《2022年计算机组成原理课后答案.docx》由会员分享，可在线阅读，更多相关《2022年计算机组成原理课后答案.docx（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精品_精品资料_第1章 运算机系 统概论1.什么是运算机系 统、运算机硬件和 运算机软件？硬件和 软件哪个更重要？解： P3运算机系 统：由运算机硬件系 统和软件系统组成的综合体.运算机硬件：指 运算机中的 电子线路和物理装置.运算机软件： 运算机运行所需的程序及相关资料.硬件和 软件在运算机系统中相互依存,缺一不行,因此同样重要.5.冯.诺依曼运算机的特点是什 么？解： 冯.诺依曼运算机的特点是： P8运算机由运算器、掌握器、存储器、输入设备、输出设备五大部件 组成.指令和数据以同同等位置存放于存储器内,并可以按的址 拜访.指令和数据均用二 进制表示.指令由操作 码、的址码两大部分 组成,操
2、作 码用来表示操作的性 质,的址码用来表示操作数在存 储器中的位置.指令在存 储器中次序存放,通常自 动次序取出 执行. 机器以运算器 为中心（原始 冯.诺依曼机）.7. 说明以下概念：主机、 CPU 、主存、存 储单元、存 储元件、存 储基元、存 储元、储备字、存 储字长、储备容量、机器字 长、指令字 长.解： P9-10主机：是 运算机硬件的主体部分,由CPU 和主存 储器MM合成为主机.CPU ：中心 处理器,是 运算机硬件的核心部件,由运算器和掌握器组成.（早期的运算器和掌握器不在同一芯片上,现在的CPU 内除含有运算器和掌握器外仍集成了 CACHE ）.主存：运算机中存放正在运行的程
3、序和数据的存储器,为运算机的主要工作存 储器,可随机存取.由存 储体、各 种规律 部件及掌握 电路组成.储备单元：可存放一个机器字并具有特定存储的址的存 储单位.储备元件：储备一位二 进制信息的物理元件, 是储备器中最小的存 储单位,又叫储备基元或存 储元,不能 单独存取.储备字：一个存 储单元所存二 进制代码的规律单 位.储备字长：一个存 储单元所存二 进制代码的位数.储备容量：存 储器中可存二 进制代码的总量.（通常主、 辅存容量分 开描述）.机器字 长：指CPU 一次能 处理的二 进制数据的位数,通常与CPU 的寄存器位数有关.指令字 长：一条指令的二 进制代码位数.8. 解 释 下 列
4、 英 文 缩 写 的 中 文 含 义 ： CPU 、PC 、IR 、CU 、ALU 、ACC 、MQ 、X 、MAR 、MDR 、I/O 、MIPS 、CPI 、FLOPS解：全面的回答 应分英文全称、中文名、功能三部分.CPU ：Central Processing Unit,中心处理机（器）,是 运算机硬件的核心部件,主要由运算器和掌握器 组成.PC ：Program Counter ,程序计数器,其功能是存放当前欲执行指令的的址,并可自动计数形成下一条指令的址.可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 1 页,共 31
5、页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_IR ：Instruction Register,指令寄存器,其功能是存放当前正在执行的指令. CU：Control Unit ,掌握 单元（部件）, 为掌握器的核心部件,其功能是产生微操作命令序列.ALU ：Arithmetic Logic Unit,算术规律 运算单元, 为运算器的核心部件,其功能是进行算术、规律运算.ACC ：Accumulator ,累加器,是运算器中既能存放运算前的操作数,又能存放运算结果的寄存器.MQ ：Multiplier-Quotient Register,乘商寄存器,乘法
6、运算 时存放乘数、除法 时存放商的寄存器.X：此字母没有 专指的缩写含义,可以用作任一部件名, 在此表示操作数寄存器, 即运算器中工作寄存器之一,用来存放操作数.MAR ：Memory Address Register,储备器的址寄存器,在主存中用来存放欲拜访的储备单元的的址.MDR ： Memory Data Register,储备器数据 缓冲寄存器,在主存中用来存放从某单元读出、或要写入某存 储单元的数据.I/O ：Input/Output equipment,输入/输出设备,为输入设备和输出设备的总称, 用于运算机内部和外界信息的 转换与传送.MIPS ：Million Instruct
7、ion Per Second,每秒执行百万条指令数, 为运算机运算速度指 标的一种计量单位.9. 画出主机框 图,分别以存数指令“ STA M ”和加法指令“ ADD M ”（ M均为主存的址）为例,在图中按序 标出完成 该指令（包括取指令 阶段）的信息流程（如）.假 设主存容量 为256M*32 位,在指令字 长、储备字长、机器字长相等的条件下,指出 图中各寄存器的位数.解：主机框 图如P13 图1.11 所示.（1） ） STA M 指令： PC MAR ,MAR MM , MMMDR , MDR IR , OPIRCU, AdIRMAR , ACC MDR ,MAR MM ,WR（2）
8、） ADD M 指令： PC MAR ,MAR MM , MM MDR , MDR IR ,OPIRCU, AdIRMAR , RD, MM MDR , MDR X,ADD ,ALU ACC ,ACC MDR , WR假设主存容量 256M*32 位,在指令字 长、储备字长、机器字 长相等的条件下,ACC 、X、IR、MDR 寄存器均 为32位, PC 和MAR 寄存器均 为28 位.10. 指令和数据都存于存 储器中, 运算机如何区分它 们？ 解： 运算机区分指令和数据有以下2种方法：通过不同的 时间段来区分指令和数据,即在取指令阶段（或取指微程序）取出的为指令,在 执行指令 阶段（或相 应
9、微程序）取出的即 为数据.通过的址来源区分,由 PC 供应储备单元的址的取出的是指令,由指令的址码部分供应存 储单元的址的取出的是操作数.第2章 运算机的 进展及应用1. 通常运算机的更新 换代以什 么为依据？ 答： P22主要以 组成运算机基本 电路的元器件 为依据,如 电子管、晶体管、集成 电路等.2. 举例说明专用运算机和通用 运算机的区 别.答：依据运算机的效率、 速度、价格和运行的 经济性和有用性可以将 运算机划分为通用运算机和 专用运算机.通用运算机适 应性强,但牺牲了效率、 速度和 经济可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - -
10、 - - -第 2 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_性,而专用运算机是最有效、最 经济和最快的 运算机,但适 应性很差.例如个人电脑和运算器.3. 什么是摩尔定律？ 该定律是否永 远生效？ 为什么？ 答： P23 ,否, P36第3章 系统总线1.什么是总线？总线传输 有何特点？ 为了减轻总线负载 , 总线上的部件 应具备什么特点？答： P41. 总线是多个部件共享的 传输部件.总线传输 的特点是：某一 时刻只能有一路信息在 总线上传输,即分 时使用.为了减轻总线负载 ,总线上的部件 应通过三态驱动缓 冲电路与总线连 通.
11、4. 为什么要设置总线判优掌握？常 见的集中式 总线掌握有几 种？各有何特点？ 哪种方式响 应时间 最快？哪 种方式对电路故障最敏锐？答： 总线判优掌握解决多个部件同 时申请总线时 的使用 权安排问题.常见的集中式 总线掌握有三 种： 链式查询、计数器定时查询 、独立 恳求.特点： 链式查询方式连线简洁 ,易于扩充,对电路故障最敏锐. 计数器定 时查询方式优先级设置较敏捷,对故障不敏锐, 连线及掌握 过程较复杂 .独立恳求方式速度最快,但硬件器件用量大, 连线多,成本 较高.5. 说明以下概念： 总线宽 度、总线带宽 、总线复用、总线的主设备（或主模 块）、总线的从设备（或从模 块）、总线的传
12、输周期和 总线的通信掌握.答： P46 .总线宽 度：通常指数据 总线的根数.总线带宽 ：总线的数据传输率,指 单位时间内总线上传输数据的位数. 总线复 用：指同一条信号 线可以分 时传输 不同的信号.总线的主设备（主模 块）：指一次 总线传输 期间,拥有总线掌握权的设备（模块）. 总线的从设备（从模 块）：指一次总线传输 期间,协作主 设备完成数据 传输的设备（模块）,它只能被 动接受主 设备发 来的命令.总线的传输周期：指 总线完成一次完整而牢靠的 传输所需时间. 总线的通信掌握：指 总线传 送过程中双方的 时间协作方式.6. 试比较同步通信和异 步通信.答：同步通信：指由 统一时钟掌握的
13、通信,掌握方式 简洁,敏捷性差,当系 统中各部件工作速度差异较大时,总线工作效率明 显下降.适合于速度差 别不大的 场合.异步通信：指没有 统一时钟掌握的通信, 部件间采纳应答方式 进行联系,掌握方式较同步复杂,敏捷性高,当系统中各部件工作速度差异 较大时,有利于提高 总线工作效率.8.为什么说半同步通信同 时保留了同 步通信和异 步通信的特点？答：半同步通信既能像同 步通信那 样由统一时钟掌握,又能像异 步通信那 样答应传输时间 不一样,因此工作效率介于两者之间.10. 为什么要设置总线标 准？你知道目前流行的 总线标 准有哪些？什 么叫plug and play ？哪些总线有这一特点？答：
14、 总线标 准的设置主要解决不同厂家各 类模块化产品的兼容 问题. 目前流行的 总线标 准有： ISA 、EISA 、PCI等.可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 3 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_plug and play ：即插即用, EISA 、PCI等具有此功能.11. 画一个具有双向 传输功能的 总线规律图 .答：在 总线的两端分 别配置三 态门,就可以使 总线具有双向 传输功能.a0 a1an bn b1b0a至b b至a12. 设数据总
15、线上接有 A、B、C、D四个寄存器, 要求选用合适的 74系列芯片,完成以下 规律设计：（1） ） 设计一个电路,在同一 时间实现 D A 、DB和DC寄存器 间的传送.（2） ） 设计一个电路, 实现以下操作：T0时刻完成 D总线.T1时刻完成 总线 A.T2时刻完成 A总线.T3时刻完成 总线 B.解：（ 1）由T 打开三态门将 D 寄存器中的内容送至 总线bus ,由cp脉冲同 时将总线上的数据打入到 A、B、C寄存器中.T 和cp的时间关 系如图（1）所示.A B Ccp脉冲总线bus 三态门D T Tcp图（1）（ 2）三态门1 受T0 T1掌握,以确保 T0时刻D总线,以及 T1时
16、刻总线接收门1A.三态门2受T2T3掌握,以确保 T2时刻A 总线,以及T3时刻总线接收 门2B.T0 、T1 、T2 、T3波形图如图（2）所示. 图2第 4 章3. 储备器的层次结构主要体 现在什么的方？ 为什么要分这些层次？ 运算机如何治理这些层次？答：存 储器的层次结构主要体 现在Cache- 主存和主存 -辅存这两个存 储层次上.Cache- 主存层次在存 储系统中主要 对CPU 访存起加速作用,即从整体运行的成效分析, CPU 访存速度加快, 接近于 Cache 的速度, 而寻址空间和位价却接近于主存.主存-辅存层次在存 储系统中主要起 扩容作用,即从程序 员的角度看,他所使用可编
17、辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 4 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_的储备器其容量和位价接近于 辅存,而速度接近于主存.综合上述两个存 储层次的作用,从整个存 储系统来看,就达到了速度快、 容量大、位价低的 优化成效.主存与 CACHE 之间的信息 调度功能全部由硬件自 动完成.而主存与 辅存层次的调度目前广泛采纳虚 拟储备技术实现 ,即将主存与 辅存的一部分通 过软硬结合的技术组成虚拟储备器,程序员可使用 这个比主存 实际空间（物理的址空 间）大得
18、多的虚 拟的址空 间（规律的址空 间）编程,当程序运行 时,再由软、硬件自动协作完成虚 拟的址空 间与主存 实际物理空 间的转换.因此,这两个层次上的 调度或转换操作对于程序 员来说都是透亮的.4. 说明存取周期和存取 时间的区分.解：存取周期和存取 时间的主要区 别是：存取时间仅为 完成一次操作的 时间,而存取周期不 仅包含操作 时间,仍包含操作后 线路的复原时间 .即：存取周期=存取时间 + 复原时间5. 什么是储备器的带宽？如存 储器的数据 总线宽 度为32位,存取周期 为200ns , 就储备器的带宽是多少？解：存 储器的带宽指单位时间内从存 储器进出信息的最大数量.储备器带宽 = 1
19、/200ns32位 = 160M 位/秒 = 20MB/ 秒 = 5M 字/秒留意：字 长32位,不是 16位.（注： 1ns=10-9s ）6. 某机字 长为32位,其储备容量是 64KB ,按字编址它的 寻址范畴是多少？如主存以字 节编址, 试画出主存字的址和字 节的址的安排情形.解：存 储容量是 64KB 时,按字 节编址的寻址范畴就是64K ,如按字 编址,其 寻址范畴为：64K /（32/8 ）= 16K主存字的址和字 节的址的安排情形：（略）.7. 一个容量 为16K32位的存 储器,其的址 线和数据 线的总和是多少？当 选用以下不同 规格的存 储芯片时,各需要多少片？1K4位,
20、2K8位, 4K 4位, 16K1位, 4K8位, 8K8位解：的址 线和数据 线的总和 = 14 + 32 = 46 根.挑选不同的芯片 时,各需要的片数 为：1K4：（ 16K 32）/（1K 4）= 16 8 = 128 片2K8：（ 16K 32）/（2K 8）= 8 4 = 32 片4K4：（ 16K 32）/（4K 4）= 4 8 = 32 片16K 1：（ 16K32） / （16K1） = 132 = 32 片4K8：（ 16K 32）/ （4K8） = 4 4 = 16 片8K8：（ 16K 32） / （8K 8） = 2 4 = 8 片8. 试比较静态RAM 和动态RAM
21、 .答：略.（参看 课件）9. 什么叫刷新？ 为什么要刷新？ 说明刷新有几 种方法.解：刷新： 对DRAM 定期 进行的全部重写 过程.刷新缘由： 因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充,因此支配了定期刷新操作.常用的刷新方法有三 种：集中式、分散式、异步式.集中式：在最大刷新 间隔时间内,集中支配一段 时间进 行刷新,存在 CPU 访存死时间.可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 5 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_分散式：在 每个
22、读/写周期之后插入一个刷新周期,无CPU 访存死时间.异步式：是集中式和分散式的折衷.10. 半导体储备器芯片的 译码驱动 方式有几 种？解：半 导体储备器芯片的 译码驱动 方式有两 种：线选法和重合法.线选法：的址 译码信号只 选中同一个字的全部位, 结构简洁, 费器材.重合法：的址分行、列两部分 译码,行、列译码线 的交叉点即 为所选单元.这种方法通 过行、列 译码信号的重合来 选址,也称矩 阵译码 .可大大 节约器材用量, 是最常用的 译码驱动 方式.11. 一个8K 8位的动态RAM 芯片,其内部 结构排列成 256 256 形式,存取周期为0.1 s.试问采纳集中刷新、分散刷新和异步
23、刷新三 种方式的刷新 间隔各为多少？解：采纳分散刷新方式刷新 间隔为:2ms ,其中刷新死 时间为：256 0.1s=25.6 s 采纳分散刷新方式刷新 间隔为： 256 （ 0.1 s+ 0.1 s）=51.2 s采纳异 步刷新方式刷新 间隔为:2ms12. 画出用 1024 4位的存 储芯片组成一个容量 为64K 8位的存 储器规律框图.要求将 64K 分成4个页面, 每个页面分16组,指出共需多少片存 储芯片.解： 设采纳SRAM 芯片, 就：总片数 = （ 64K8位） / （10244位） = 64 2 = 128 片题意分析：本 题设计 的储备器结构上分为总体、页面、组三级,因此画
24、 图时也应分三级画.第一 应确定各 级的容量：页面容量 =总容量 /页面数 = 64K 8 / 4 = 16K 8位, 4片16K 8字串联成64K 8位组容量 = 页面容量 /组数 = 16K 8位 / 16 = 1K 8位, 16 片1K 8位字串 联成16K 8位组内片数 =组容量 / 片容量 = 1K 8位 / 1K4位 = 2 片,两片 1K 4位芯片位并联成1K8位储备器规律框图：（略）.13. 设有一个 64K8位的RAM 芯片, 试问该 芯片共有多少个基本 单元电路（ 简称储备基元）？欲设计一种具有上述同 样多储备基元的芯片, 要求对芯片字 长的挑选应满 足的址 线和数据 线的
25、总和为最小, 试确定这种芯片的的址 线和数据 线,并说明有几 种解答.解：存 储基元总数 = 64K 8位 = 512K 位 = 219 位.思路：如要满意的址 线和数据 线总和最小, 应尽量把存 储元支配在字向, 由于的址位数和字数成 2的幂的关系,可 较好的压缩线 数.解：设的址线根数为a,数据线根数为b,就片容量 为：2a b = 219.b = 219-a . 如a = 19 , b = 1 ,总和 = 19+1 = 20 .a = 18 ,b = 2 , 总和 = 18+2 = 20 . a = 17 ,b = 4 , 总和 = 17+4 = 21 . a = 16 ,b = 8 ,
26、 总和 = 16+8 = 24 .,由上可看出：片字数越少,片字长越长,引脚数越多.片字数减1、片位数均按2的幂变化.可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 6 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_结论：假如满意的址线和数据 线的总和为最小,这种芯片的引脚安排方案有两种：的址线 =19根,数据 线 = 1根.或的址 线 = 18根,数据 线 = 2根.14. 某8 位微型机的址 码为18位,如使用 4K4 位的RAM芯片组成模块板结 构的存 储器, 试问：（
27、 1） 该机所允 许的最大主存空 间是多少？（ 2）如每个模块板为32K8 位,共需几个模 块板？（ 3） 每个模块板内共有几片 RAM芯片？（ 4）共有多少片 RAM ？（ 5） CPU如何挑选各模块板？解：（1）该机所允 许的最大主存空 间是：218 8 位 = 256K8位 = 256KB（ 2）模块板总数 = 256K 8 / 32K8 = 8块（ 3）板内片数 = 32K 8 位 / 4K4 位 = 8 2 = 16片（ 4） 总片数 = 16片 8 = 128片（ 5） CPU通过最高3位的址 译码输 出挑选模板,次高 3 位的址 译码输 出挑选芯片.的址格式安排如下：模板号（ 3
28、位） 芯片号（ 3位） 片内的址（ 12位）15. 设CPU共有16根的址 线,8 根数据 线,并用MREQ（低电平有效）作 访存掌握信号, R /W作读写命令信号（高 电平为读,低电平为写）. 现有以下存 储芯片： ROM （2K 8 位, 4K4 位,8K8 位）, RAM （ 1K4 位, 2K 8 位, 4K8 位）,及 74138译码器和其他门电路（ 门电路自定）.试从上述 规格中选用合适芯片,画出 CPU和储备芯片的 连接图.要求：（ 1）最小 4K的址为系统程序区, 409616383的址范 围为用户程序区.（ 2）指出 选用的存 储芯片类型及数量.（ 3） 具体画出片 选规律
29、.解：（ 1）的址空 间安排图：系统程序区（ ROM共4KB ）： 0000H-0FFFH用户程序区（ RAM共12KB ）： 1000H-FFFFH（ 2） 选片： ROM ：挑选4K4 位芯片2片,位并 联RAM： 挑选4K8 位芯片 3片, 字串联RAM1的址范 围为:1000H-1FFFH,RAM2的址范 围为2022H-2FFFH, RAM3的址范 围为:3000H-3FFFH（ 3）各芯片二 进制的址安排如下：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM1,2 0 0 0 0 0 0 0 0 0 0 0 0 0
30、0 0 00 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1RAM1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1RAM2 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 00 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1RAM3 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 7 页,共 31 页 - - - - - - - - - -可编辑资料 - -
31、 - 欢迎下载精品_精品资料_0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1CPU和储备器连接规律图 及片选规律 如下图3 所示：CPU ROM1 RAM1 RAM2 RAM3 74138ROM2 D0D3 D4 D7R/W A11 A0 Y0 Y1 Y2 Y3 Y7 A15 A14 A13 A12MREQ G2A G2B G1A B CPD/ PROGOE OE CS CS CS. . . . . . . . . .图（3）16. CPU假设同上题, 现有8片8K 8 位的RAM芯片与 CPU相连, 试回答：（ 1）用74138译码器画出 CPU与储备芯片的 连接图.（ 2）
32、写出 每片RAM的的址范 围.（ 3）假如运行 时发觉不论往哪片 RAM写入数据后,以 A000H为起始的址的储备芯片都有与其相同的数据,分析故障缘由.（ 4）依据（1）的连接图,如显现的址线A13与CPU断线,并搭接到高 电平上,将显现什么后果？可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 8 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_解：（ 1）CPU与储备器芯片 连接规律图 ：CPU RAM0 74138 RAM1D0 D7 A12 A0 Y0 Y1 Y2 Y7
33、A15 A14 A13MREQ G2A G2B G1A B CCS CS CS. . . . RAM7.R /WWE WE WE+5V（ 2）的址空 间安排图： RAM0:0000H-1FFFH RAM1:2022H-3FFFH RAM2:4000H-5FFFH RAM3:6000H-7FFFH RAM4:8000H-9FFFH RAM5:A000H-BFFFH RAM6:C000H-DFFFH RAM7:E000H-FFFFH（ 3）假如运行 时发觉不论往哪片 RAM写入数据后,以 A000H为起始的址的存可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - -
34、 - - - - -第 9 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_储芯片RAM5都有与其相同的数据, 就根本的故障缘由 为：该储备芯片的片 选输入端很可能 总是处于低电平.假设芯片与 译码器本身都是好的,可能的情形有：1）该片的-CS端与-WE端错连或短路.2）该片的-CS端与CPU的-MREQ端错连或短路.3）该片的-CS端与的 线错连 或短路.（ 4）假如的址 线A13与CPU断线,并搭接到高 电平上,将会出 现A13恒为“1” 的情形.此时储备器只能 寻址A13=1的的址空 间奇数片 ,A13=0的另一半的址空 间（偶数片
35、）将永 远拜访不到.如对A13=0的的址空 间（偶数片）进行拜访,只能错误的拜访到A13=1的对应空间奇数片中去.17.写出1100 、1101 、1110 、1111对应的汉明码.解：有效信息均 为n=4位,假 设有效信息用 b4b3b2b1表示校验位位数 k=3位,（ 2k=n+k+1 ）设校验位分别为c1、c2 、c3, 就汉明码共4+3=7位,即： c1c2b4c3b3b2b1校验位在汉明码中分别处于第1、2、4位c1=b4 b3b1 c2=b4 b2b1 c3=b3 b2b1当有效信息 为1100时,c3c2c1=011, 汉明码为1110100 .当有效信息 为1101 时,c3c
36、2c1=100, 汉明码为0011101 .当有效信息 为1110 时,c3c2c1=101, 汉明码为1011110 .当有效信息 为1111 时,c3c2c1=010, 汉明码为0110111 .18.已知收到的 汉明码（按配偶原 就配置） 为1100100 、1100111 、1100000 、1100001 , 检查上述代码是否出 错？第几位出 错？解：假 设接收到的 汉明码为：c1 c2 b4 c3b3 b2 b1 纠错过 程如下：P1=c1 b4b3 b1 P2=c2 b4b2 b1 P3=c3 b3b2 b1假如收到的 汉明码为1100100 ,就p3p2p1=011 ,说明代码
37、有错,第3位（b4 ）出错,有效信息 为：1100假如收到的 汉明码为1100111 ,就p3p2p1=111 ,说明代码有错,第7位（b1 ）出错,有效信息 为：0110假如收到的 汉明码为1100000 ,就p3p2p1=110 ,说明代码有错,第6位（b2 ）出错,有效信息 为：0010假如收到的 汉明码为1100001 ,就p3p2p1=001 ,说明代码有错,第1 位（c1 ）可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 10 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_
38、精品资料_出错,有效信息 为：000122.某机字 长16位,常规的储备空间为64K字,如想不改用其他高速的存储芯片,而使 访存速度提高到 8 倍,可实行什 么措施？画 图说明.解：如想不改用高速存 储芯片,而使访存速度提高到 8 倍,可实行八体交叉存取技术,8体交叉拜访时 序如下 图： 单体访存周期启动储备体0 启动储备体1 启动储备体2 启动储备体3 启动储备体4 启动储备体5 启动储备体6 启动储备体718.什么是“程序拜访的局部性” ？储备系统中哪一 级采纳了程序 拜访的局部性原理？解：程序运行的局部性原理指： 在一小段 时间内,最近被 拜访过 的程序和数据很可能再次被 拜访.在空间上
39、,这些被拜访的程序和数据往往集中在一小片存储区.在拜访顺 序上,指令 次序执行比转移执行的可能性大大约 5:1 .储备系统中 Cache 主存层次采纳了程序 拜访的局部性原理.25. Cache 做在CPU 芯片内有什 么好处？将指令 Cache 和数据 Cache 分开又有什么好处？答： Cache 做在CPU 芯片内主要有下面几个好处：1）可提高外部 总线的利用率.因 为Cache 在CPU 芯片内, CPU 拜访Cache 时不必占用外部 总线.2）Cache 不占用外部 总线就意味着外部 总线可更多的支持 I/O 设备与主存的信息传输,增强了系统的整体效率.3）可提高存取速度. 由于C
40、ache 与CPU 之间的数据通路大大 缩短,故存取速度得以提高.将指令 Cache 和数据 Cache 分开有如下好 处：1）可支持超前掌握和流水 线掌握,有利于 这类掌握方式下指令 预取操作的完成.2）指令 Cache 可用ROM 实现,以提高指令存取的牢靠性.3）数据 Cache 对不同数据 类型的支持更 为敏捷,既可支持整数（例32位）,也可支持浮点数据（如 64 位）.补充：Cache 结构改进的第三个措施是分 级实现 ,如二 级缓存结构,即在片内 Cache（ L1）和主存之 间再设一个片外 Cache （L2）,片外 缓存既可以弥 补片内缓存容量不 够大的缺点, 又可在主存与片内
41、 缓存间起到平滑速度差的作用, 加速片内缓存的调入调出速度.30. 一个组相连映射的 CACHE 由64块组成, 每组内包含 4块.主存包含 4096 块, 每块由128 字组成, 访存的址 为字的址. 试问主存和高速存 储器的的址各 为几可编辑资料 - - - 欢迎下载精品_精品资料_学习资料 名师精选 - - - - - - - - - -第 11 页,共 31 页 - - - - - - - - - -可编辑资料 - - - 欢迎下载精品_精品资料_位？画出主存的址格式.解： cache 组数： 64/4=16,Cache 容量为：64*128=213 字, cache 的址13位主存共
42、分 4096/16=256 区, 每区16 块主存容量 为：4096*128=219 字,主存的址 19位,的址格式如下： 主存字 块标记 （ 8位）组的址（ 4位）字块内的址（ 7位） 第6章12. 设浮点数格式 为：阶码5位（含1位阶符）,尾数 11 位（含 1位数符）.写出51/128 、-27/1024 所对应的机器数.要求如下：（ 1） 阶码和尾数均 为原码.（ 2） 阶码和尾数均 为补码.（ 3） 阶码为 移码,尾数 为补码 .解：据 题意画出 该浮点数的格式： 阶符1位阶码4位数符1位尾数10位将十进制数转换为 二进制： x1= 51/128= 0.0110011B= 2-1 *
43、 0.110 011B x2= -27/1024= -0.0000011011B = 2-5*-0.11011B）就以上各数的浮点 规格化数 为：（ 1） x1 浮=1,0001 .0.110 011 000 0x2 浮=1, 0101 . 1.110 110 000 0（ 2） x1 浮=1,1111 .0.110 011 000 0x2 浮=1, 1011 . 1.001 010 000 0（ 3） x1 浮=0,1111 .0.110 011 000 0x2 浮=0, 1011 . 1.001 010 000 016设机器数字 长为16 位,写出以下各 种情形下它能表示的数的范围.设机器数采纳一位符号位,答案均用十进制表示.（ 1）无符号数.（ 2）原码表示的定点小数.（ 3） 补码表示的定点小数.（ 4） 补码表示的定点整数.（ 5）原码表示的定点整数.（ 6）浮点数的格式 为：阶码6位（含1位阶符）,尾数 10 位（含 1位数符）.分别写出其正数和 负数的表示范 围.（ 7）浮点数格式同（ 6）,机器数采纳 补码规 格化形式,分 别写出其 对应的正数和负数的真 值范畴.解：（ 1）