《高速PCB设计指南之八clil.docx》由会员分享，可在线阅读，更多相关《高速PCB设计指南之八clil.docx（21页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、高速PCCB设计计指南之之八第一篇 掌握ICC封装的的特性以以达到最最佳EMMI抑制制性能将去耦电电容直接接放在IIC封装装内可以以有效控控制EMMI并提提高信号号的完整整性，本本文从IIC内部部封装入入手，分分析EMMI的来来源、IIC封装装在EMMI控制制中的作作用，进进而提出出11个个有效控控制EMMI的设设计规则则，包括括封装选选择、引引脚结构构考虑、输输出驱动动器以及及去耦电电容的设设计方法法等，有有助于设设计工程程师在新新的设计计中选择择最合适适的集成成电路芯芯片，以以达到最最佳EMMI抑制制的性能能。现有有的系统统级EMMI控制制技术包包括：（1） 电路封闭闭在一个个Farrad
2、aay盒中中(注意意包含电电路的机机械封装装应该密密封)来来实现EEMI屏屏蔽；（2） 电路板或或者系统统的I/O端口口上采取取滤波和和衰减技技术来实实现EMMI控制制；（3） 现电路的的电场和和磁场的的严格屏屏蔽，或或者在电电路板上上采取适适当的设设计技术术严格控控制PCCB走线线和电路路板层(自屏蔽蔽)的电电容和电电感，从从而改善善EMII性能。EMI控控制通常常需要结结合运用用上述的的各项技技术。一一般来说说，越接接近EMMI源，实实现EMMI控制制所需的的成本就就越小。PPCB上上的集成成电路芯芯片是EEMI最最主要的的能量来来源，因因此如果果能够深深入了解解集成电电路芯片片的内部部特
3、征，可可以简化化PCBB和系统统级设计计中的EEMI控控制。PPCB板板级和系系统级的的设计工工程师通通常认为为，它们们能够接接触到的的EMII来源就就是PCCB。显显然，在在PCBB设计层层面，确确实可以以做很多多的工作作来改善善EMII。然而而在考虑虑EMII控制时时，设计计工程师师首先应应该考虑虑IC芯芯片的选选择。集集成电路路的某些些特征如如封装类类型、偏偏置电压压和芯片片的工艺艺技术(例如CCMOSS、ECCL、TTTL)等都对对电磁干干扰有很很大的影影响。本本文将着着重讨论论这些问问题，并并且探讨讨IC对对EMII控制的的影响。1、EMI的来源数字集成电路从逻辑高到逻辑低之间转换或
4、者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率并不是导致EMI的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算EMI发射带宽的公式为：F=0.35/Tr其中：FF是频率率，单位位是GHHz；TTr是单单位为nns(纳纳秒)的的信号上上升时间间或者下下降时间间。从上上述公式式中不难难看出，如如果电路路的开关关频率为为50MMHz，而而采用的的集成电电路芯片片的上升升时间是是1nss，那么么该电路路的最高高EMII发射频频率将达达到3550MHHz，远
5、远远大于于该电路路的开关关频率。而而如果IIC的上上升时间间为5000pss，那么么该电路路的最高高EMII发射频频率将高高达7000MHHz。众众所周知知，电路路中的每每一个电电压值都都对应一一定的电电流，同同样每一一个电流流都存在在对应的的电压。当当IC的的输出在在逻辑高高到逻辑辑低或者者逻辑低低到逻辑辑高之间间变换时时，这些些信号电电压和信信号电流流就会产产生电场场和磁场场，而这这些电场场和磁场场的最高高频率就就是发射射带宽。电电场和磁磁场的强强度以及及对外辐辐射的百百分比，不不仅是信信号上升升时间的的函数，同同时也取取决于对对信号源源到负载载点之间间信号通通道上电电容和电电感的控控制的
6、好好坏，在在此，信信号源位位于PCCB板的的IC内内部，而而负载位位于其它它的ICC内部，这这些ICC可能在在PCBB上，也也可能不不在该PPCB上上。为了了有效地地控制EEMI，不不仅需要要关注IIC芯片片自身的的电容和和电感，同同样需要要重视PPCB上上存在的的电容和和电感。当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大；电路中的电流也存在同样的情况，如果电流同返回路径之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。换句话说，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC
7、封装中电磁场的措施大体相似。正如同PCB设计的情况，IC封装设计将极大地影响EMI。电路中相当一部分电磁辐射是由电源总线中的电压瞬变造成的。当IC的输出级发生跳变并驱动相连的PCB线为逻辑“高”时，IC芯片将从电源中吸纳电流，提供输出级所需的能量。对于IC不断转换所产生的超高频电流而言，电源总线始于PCB上的去耦网络，止于IC的输出级。如果输出级的信号上升时间为1.0ns，那么IC要在1.0ns这么短的时间内从电源上吸纳足够的电流来驱动PCB上的传输线。电源总线上电压的瞬变取决于电源总线路径上的电感、吸纳的电流以及电流的传输时间。电压的瞬变由下面的公式所定义：V=Ldi/dt，其中：LL是电流
8、流传输路路径上电电感的值值；dii表示信信号上升升时间间间隔内电电流的变变化；ddt表示示电流的的传输时时间(信信号的上上升时间间)。由由于ICC管脚以以及内部部电路都都是电源源总线的的一部分分，而且且吸纳电电流和输输出信号号的上升升时间也也在一定定程度上上取决于于IC的的工艺技技术，因因此选择择合适的的IC就就可以在在很大程程度上控控制上述述公式中中提到的的所有三三个要素素。2、ICC封装在在电磁干干扰控制制中的作作用ICC封装通通常包括括：硅基基芯片、一一个小型型的内部部PCBB以及焊焊盘。硅硅基芯片片安装在在小型的的PCBB上，通通过绑定定线实现现硅基芯芯片与焊焊盘之间间的连接接，在某某
9、些封装装中也可可以实现现直接连连接。小小型PCCB实现现硅基芯芯片上的的信号和和电源与与IC封封装上的的对应管管脚之间间的连接接，这样样就实现现了硅基基芯片上上信号和和电源节节点的对对外延伸伸。贯穿穿该ICC的电源源和信号号的传输输路径包包括：硅硅基芯片片、与小小型PCCB之间间的连线线、PCCB走线线以及IIC封装装的输入入和输出出管脚。对对电容和和电感(对应于于电场和和磁场)控制的的好坏在在很大程程度上取取决于整整个传输输路径设设计的好好坏。某某些设计计特征将将直接影影响整个个IC芯芯片封装装的电容容和电感感。首先先看硅基基芯片与与内部小小电路板板之间的的连接方方式。许许多的IIC芯片片都
10、采用用绑定线线来实现现硅基芯芯片与内内部小电电路板之之间的连连接，这这是一种种在硅基基芯片与与内部小小电路板板之间的的极细的的飞线。这这种技术术之所以以应用广广泛是因因为硅基基芯片和和内部小小电路板板的热胀胀系数(CTEE)相近近。芯片片本身是是一种硅硅基器件件，其热热胀系数数与典型型的PCCB材料料(如环环氧树脂脂)的热热胀系数数有很大大的差别别。如果果硅基芯芯片的电电气连接接点直接接安装在在内部小小PCBB上的话话，那么么在一段段相对较较短的时时间之后后，ICC封装内内部温度度的变化化导致热热胀冷缩缩，这种种方式的的连接就就会因为为断裂而而失效。绑绑定线是是一种适适应这种种特殊环环境的引引
11、线方式式，它可可以承受受大量的的弯曲变变形而不不容易断断裂。采采用绑定定线的问问题在于于，每一一个信号号或者电电源线的的电流环环路面积积的增加加将导致致电感值值升高。获获得较低低电感值值的优良良设计就就是实现现硅基芯芯片与内内部PCCB之间间的直接接连接，也也就是说说硅基芯芯片的连连接点直直接粘接接在PCCB的焊焊盘上。这这就要求求选择使使用一种种特殊的的PCBB板基材材料，这这种材料料应该具具有极低低的CTTE。而而选择这这种材料料将导致致IC芯芯片整体体成本的的增加，因因而采用用这种工工艺技术术的芯片片并不常常见，但但是只要要这种将将硅基芯芯片与载载体PCCB直接接连接的的IC存存在并且且
12、在设计计方案中中可行，那那么采用用这样的的IC器器件就是是较好的的选择。一般来说，在IC封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首选考虑。举例来说，小间距的表面贴装与大间距的表面贴装工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的IC芯片，而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的IC芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间距通常总是代表性能的提高。引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间
13、的接近程度，因此要考虑足够多的返回路径。电源和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在这种引线结构中应该分配多个电源和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感，有助于减少电源总线上的电压瞬变，从而降低EMI。由于习惯上的原因，现在市场上的许多IC芯片并没有完全遵循上述设计规则，然而IC设计和生产厂商都深刻理解这种设计方法的优点，因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。理想情况下，要为每一个信号管脚都分配一个相邻的信号返回管脚(如地管脚)。实际情况并非如此，即使思想最前卫的IC厂商也没有如此分配IC芯片的管脚，而是采用其它折衷方法
14、。在BGA封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装(QFP)或者其它鸥翼(gull wing)型封装形式的IC来说，在信号组的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意的是，不同的IC工艺技术可能采用不同的信号返回电压。有的IC使用地管脚(如TTL器件)作为信号的返回路径，而有的IC则使用电源管脚(如绝大多数的ECL器件)作为信号的返回路径，也有的IC同时使用电源和地管脚(比如大多数的CMOS器件)作为信
15、号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列，了解它们的相关工作情况。IC芯片中电源和地管脚的合理分布不仅能够降低EMI，而且可以极大地改善地弹反射(ground bounce)效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然维持该传输线在逻辑低阈值电平之上，地弹反射可能导致电路的失效或者故障。IC封装中另一个需要关注的重要问题是芯片内部的PCB设计，内部PCB通常也是IC封装中最大的组成部分，在内部PCB设计时如果能够实现电容和电感的严格控制，将极大地改善设计系统的整体EMI性能。如果这是一个两层的PCB板，至少要求PCB板的一面为连续的地平面层，PCB
16、板的另一层是电源和信号的布线层。更理想的情况是四层的PCB板，中间的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于IC封装内部的PCB通常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地降低电源总线上的电压瞬变，从而极大地改善EMI性能。这种受控的信号线不仅有利于降低EMI，同样对于确保进出IC的信号的完整性也起到重要的作用。3、其它相关的IC工艺技术问题集成电路芯片偏置和驱动的电源电压Vcc是选择IC时要注意的重要问题。从IC电源管脚吸纳的电流主要取决于该电压值以及该IC芯片输出级
17、驱动的传输线(PCB线和地返回路径)阻抗。5V电源电压的IC芯片驱动50传输线时，吸纳的电流为100mA；3.3V电源电压的IC芯片驱动同样的50传输线时，吸纳电流将减小到66mA；1.8V电源电压的IC芯片驱动同样的50传输线时，吸纳电流将减小到36mA。由此可见，在公式V=Ldi/dt中，驱动电流从100mA减少到36mA可以有效地降低电压的瞬变V，因而也就降低了EMI。低压差分信号器件(LVDS)的信号电压摆幅仅有几百毫伏，可以想象这样的器件技术对EMI的改善将非常明显。电源系统的去耦也是一个值得特别关注的问题。IC输出级通过IC的电源管脚吸纳的电流都是由电路板上的去耦网络提供的。降低电
18、源总线上电压下降的一种可行的办法是缩短去耦电容到IC输出级之间的分布路径。这样将降低“Ldi/dt”表达式中的“L”项。由于IC器件的上升时间越来越快，在设计PCB板时唯一可以实施的办法是尽可能地缩短去耦电容到IC输出级之间的分布路径。一种最直接的解决方法是将所有的电源去耦都放在IC内部。最理想的情况是直接放在硅基芯片上，并紧邻被驱动的输出级。对于IC厂商来说，这不仅昂贵而且很难实现。然而如果将去耦电容直接放在IC封装内的PCB板上，并且直接连接到硅基芯片的管脚，这样的设计成本增加得最少，对EMI控制和提高信号完整性的贡献最大。目前仅有少数高端微处理器采用了这种技术，但是IC厂商们对这项技术的
19、兴趣正与日俱增，可以预见这样的设计技术必将在未来大规模、高功耗的IC设计中普遍应用。在IC封装内部设计的电容通常数值都很小(小于几百皮法)，所以系统设计工程师仍然需要在PCB板上安装数值在0.001uF到0.1uF之间的去耦电容，然而IC封装内部的小电容可以抑制输出波形中的高频成分，这些高频成分是EMI的最主要来源。传输线终端匹配也是影响EMI的重要问题。通过实现网络线的终端匹配可以降低或者消除信号反射。信号反射也是影响信号完整性的一个重要因素。从减小EMI的角度来看，串行终端匹配效果最明显，因为这种方式的终端匹配将入射波(在传输线上传播的原始波形)降低到了Vcc的一半，因而减小了驱动传输线所
20、需的瞬时吸纳电流。这种技术通过减少“Ldi/dt”中的“di”项来达到降低EMI的目的。某些IC厂商将终端匹配电阻放在IC封装内部，这样除了能够降低EMI和提高信号完整性，还减少了PCB板上的电阻数目。检查IC芯片是否采用了这样的技术可以更加清楚IC的输出阻抗。当IC的输出阻抗同传输线的阻抗匹配时，就可以认为这样的传输线实现了“串联终端匹配”。值得注意的是串联终端匹配的IC采用了信号转换的反射模型。而在实际应用中如果沿传输线方向分布有多个负载，并且有非常严格的时序要求，这时串联终端匹配就可能不起作用。最后，某些IC芯片输出信号的斜率也受到控制。对大多数的TTL和CMOS器件来说，当它们的输出级
21、信号发生切换时，输出晶体管完全导通，这样就会产生很大的瞬间电流来驱动传输线。电源总线上如此大的浪涌电流势必产生非常大的电压瞬变(V=Ldi/dt)。而许多ECL、MECL和PECL器件通过在输出晶体管线性区的高低电平之间的转换来驱动输出级，通常称之为非饱和逻辑，其结果是输出波形的波峰和波谷会被削平，因而减小了高频谐波分量的幅度。这种技术通过提升表达式“Ldi/dt”中的信号上升时间“dt”项来减小EMI。总结通过仔细考察集成电路芯片的封装、引线结构类型、输出驱动器的设计方法以及去耦电容的设计方法，可以得出有益的设计规则，在电路设计中要注意选择和使用符合以下特征的电子元器件：*外形尺寸非常小的S
22、MT或者BGA封装；*芯片内部的PCB是具有电源层和接地层的多层PCB设计；*IC硅基芯片直接粘接在内部的小PCB上(没有绑定线)；*电源和地成对并列相邻出现(避免电源和地出现在芯片的边角位置，如74系列逻辑电路)；*多个电源和地管脚成对配置；*信号返回管脚(比如地脚)与信号管脚之间均匀分布；*类似于时钟这样的关键信号配置专门的信号返回管脚；*采用可能的最低驱动电压(Vcc)，如相对于5V来说可以采用3.3V的驱动电压，或者使用低电压差分逻辑(LVDS)；*在IC封装内部使用了高频去耦电容；*在硅基芯片上或者是IC封转内部对输入和输出信号实施终端匹配；*输出信号的斜率受控制。总之，选择IC器件
23、的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择具有最长上升时间的元器件。一旦设计工程师做出最终的决定，但是仍然不能确定同一工艺技术不同厂商生产的器件电磁干扰的情况，可以选择不同厂商生产的器件做一些测试。将有疑问的IC芯片安装到一个专门设计的测试电路板上，启动时钟运行和高速数据操作。通过连接到频谱分析仪或宽带示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。第二篇 实现现PCBB高效自自动布线线的设计计技巧和和要点尽管现在在的EDDA工具具很强大大，但随随着PCCB尺寸寸要求越越来越小小，器件件密度越越来越高高，PCCB设计计的难度度并不小小。如何何实现PPCB高高的布通通率
24、以及及缩短设设计时间间呢？本本文介绍绍PCBB规划、布布局和布布线的设设计技巧巧和要点点。 现现在PCCB设计计的时间间越来越越短，越越来越小小的电路路板空间间，越来来越高的的器件密密度，极极其苛刻刻的布局局规则和和大尺寸寸的元件件使得设设计师的的工作更更加困难难。为了了解决设设计上的的困难，加加快产品品的上市市，现在在很多厂厂家倾向向于采用用专用EEDA工工具来实实现PCCB的设设计。但但专用的的EDAA工具并并不能产产生理想想的结果果，也不不能达到到1000%的布布通率，而而且很乱乱，通常常还需花花很多时时间完成成余下的的工作。现在市面上流行的EDA工具软件很多，但除了使用的术语和功能键的
25、位置不一样外都大同小异，如何用这些工具更好地实现PCB的设计呢？在开始布线之前对设计进行认真的分析以及对工具软件进行认真的设置将使设计更加符合要求。下面是一般的设计过程和步骤。 1、确定PCB的层数电路板尺寸和布线层数需要在设计初期确定。如果设计要求使用高密度球栅阵列(BGA)组件，就必须考虑这些器件布线所需要的最少布线层数。布线层的数量以及层叠(stack-up)方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度，实现期望的设计效果。多年来，人们总是认为电路板层数越少成本就越低，但是影响电路板的制造成本还有许多其他因素。近几年来，多层板之间的成本差别已经大大减小。在开
26、始设计时最好采用较多的电路层并使敷铜均匀分布，以避免在设计临近结束时才发现有少量信号不符合已定义的规则以及空间要求，从而被迫添加新层。在设计之前认真的规划将减少布线中很多的麻烦。 2、设计规则和限制自动布线工具本身并不知道应该做些什么。为完成布线任务，布线工具需要在正确的规则和限制条件下工作。不同的信号线有不同的布线要求，要对所有特殊要求的信号线进行分类，不同的设计分类也不一样。每个信号类都应该有优先级，优先级越高，规则也越严格。规则涉及印制线宽度、过孔的最大数量、平行度、信号线之间的相互影响以及层的限制，这些规则对布线工具的性能有很大影响。认真考虑设计要求是成功布线的重要一步。 3、元件的布
27、局为最优化装配过程，可制造性设计(DFM)规则会对元件布局产生限制。如果装配部门允许元件移动，可以对电路适当优化，更便于自动布线。所定义的规则和约束条件会影响布局设计。在布局时需考虑布线路径(routing channel)和过孔区域，如图所示。这这些路径径和区域域对设计计人员而而言是显显而易见见的，但但自动布布线工具具一次只只会考虑虑一个信信号，通通过设置置布线约约束条件件以及设设定可布布信号线线的层，可可以使布布线工具具能像设设计师所所设想的的那样完完成布线线。 44、扇出出设计在在扇出设设计阶段段，要使使自动布布线工具具能对元元件引脚脚进行连连接，表表面贴装装器件的的每一个个引脚至至少应
28、有有一个过过孔，以以便在需需要更多多的连接接时，电电路板能能够进行行内层连连接、在在线测试试(ICCT)和和电路再再处理。 为了使使自动布布线工具具效率最最高，一一定要尽尽可能使使用最大大的过孔孔尺寸和和印制线线，间隔隔设置为为50mmil较较为理想想。要采采用使布布线路径径数最大大的过孔孔类型。进进行扇出出设计时时，要考考虑到电电路在线线测试问问题。测测试夹具具可能很很昂贵，而而且通常常是在即即将投入入全面生生产时才才会订购购，如果果这时候候才考虑虑添加节节点以实实现1000%可可测试性性就太晚晚了。 经过慎慎重考虑虑和预测测，电路路在线测测试的设设计可在在设计初初期进行行，在生生产过程程后
29、期实实现，根根据布线线路径和和电路在在线测试试来确定定过孔扇扇出类型型，电源源和接地地也会影影响到布布线和扇扇出设计计。为降降低滤波波电容器器连接线线产生的的感抗，过过孔应尽尽可能靠靠近表面面贴装器器件的引引脚，必必要时可可采用手手动布线线，这可可能会对对原来设设想的布布线路径径产生影影响，甚甚至可能能会导致致你重新新考虑使使用哪种种过孔，因因此必须须考虑过过孔和引引脚感抗抗间的关关系并设设定过孔孔规格的的优先级级。 55、手动动布线以以及关键键信号的的处理 尽管本本文主要要论述自自动布线线问题，但但手动布布线在现现在和将将来都是是印刷电电路板设设计的一一个重要要过程。采采用手动动布线有有助于
30、自自动布线线工具完完成布线线工作。如如图2aa和图22b所示示，通过过对挑选选出的网网络(nnet)进行手手动布线线并加以以固定，可可以形成成自动布布线时可可依据的的路径。 无论关关键信号号的数量量有多少少，首先先对这些些信号进进行布线线，手动动布线或或结合自自动布线线工具均均可。关关键信号号通常必必须通过过精心的的电路设设计才能能达到期期望的性性能。布布线完成成后，再再由有关关的工程程人员来来对这些些信号布布线进行行检查，这这个过程程相对容容易得多多。检查查通过后后，将这这些线固固定，然然后开始始对其余余信号进进行自动动布线。 6、自动动布线 对关键键信号的的布线需需要考虑虑在布线线时控制制
31、一些电电参数，比比如减小小分布电电感和EEMC等等，对于于其它信信号的布布线也类类似。所所有的EEDA厂厂商都会会提供一一种方法法来控制制这些参参数。在在了解自自动布线线工具有有哪些输输入参数数以及输输入参数数对布线线的影响响后，自自动布线线的质量量在一定定程度上上可以得得到保证证。应该该采用通通用规则则来对信信号进行行自动布布线。通通过设置置限制条条件和禁禁止布线线区来限限定给定定信号所所使用的的层以及及所用到到的过孔孔数量，布布线工具具就能按按照工程程师的设设计思想想来自动动布线。如如果对自自动布线线工具所所用的层层和所布布过孔的的数量不不加限制制，自动动布线时时将会使使用到每每一层，而而
32、且将会会产生很很多过孔孔。 在在设置好好约束条条件和应应用所创创建的规规则后，自自动布线线将会达达到与预预期相近近的结果果，当然然可能还还需要进进行一些些整理工工作，同同时还需需要确保保其它信信号和网网络布线线的空间间。在一一部分设设计完成成以后，将将其固定定下来，以以防止受受到后边边布线过过程的影影响。 采用相相同的步步骤对其其余信号号进行布布线。布布线次数数取决于于电路的的复杂性性和你所所定义的的通用规规则的多多少。每每完成一一类信号号后，其其余网络络布线的的约束条条件就会会减少。但但随之而而来的是是很多信信号布线线需要手手动干预预。现在在的自动动布线工工具功能能非常强强大，通通常可完完成
33、1000%的的布线。但但是当自自动布线线工具未未完成全全部信号号布线时时，就需需对余下下的信号号进行手手动布线线。 77、自动动布线的的设计要要点包括括： 77.1 略微改改变设置置，试用用多种路路径布线线； 77.2 保持基基本规则则不变，试试用不同同的布线线层、不不同的印印制线和和间隔宽宽度以及及不同线线宽、不不同类型型的过孔孔如盲孔孔、埋孔孔等，观观察这些些因素对对设计结结果有何何影响； 7.3让布布线工具具对那些些默认的的网络根根据需要要进行处处理； 7.44信号越越不重要要，自动动布线工工具对其其布线的的自由度度就越大大。 88、布线线的整理理 如果果你所使使用的EEDA工工具软件件
34、能够列列出信号号的布线线长度，检检查这些些数据，你你可能会会发现一一些约束束条件很很少的信信号布线线的长度度很长。这这个问题题比较容容易处理理，通过过手动编编辑可以以缩短信信号布线线长度和和减少过过孔数量量。在整整理过程程中，你你需要判判断出哪哪些布线线合理，哪哪些布线线不合理理。同手手动布线线设计一一样，自自动布线线设计也也能在检检查过程程中进行行整理和和编辑。 9、电路路板的外外观 以以前的设设计常常常注意电电路板的的视觉效效果，现现在不一一样了。自自动设计计的电路路板不比比手动设设计的美美观，但但在电子子特性上上能满足足规定的的要求，而而且设计计的完整整性能得得到保证证第三篇 布局布布线
35、技术术的发展展摘要：随随着微孔孔和单片片高密度度集成系系统等新新硬件技技术的应应用，自自由角度度布线、自自动布局局和3DD布局布布线等新新型软件件将会成成为电路路板设计计人员必必备的设设计工具具之一。 在早期期的电路路板设计计工具中中，布局局有专门门的布局局软件，布布线也有有专门的的布线软软件，两两者之间间没什么么联系。随随着球栅栅阵列封封装的高高密度单单芯片、高高密度连连接器、微微孔内建建技术以以及3DD板在印印刷电路路板设计计中的应应用，布布局和布布线已越越来越一一体化，并并成为设设计过程程的重要要组成部部分。 自动布布局和自自由角度度布线等等软件技技术已渐渐渐成为为解决这这类高度度一体化
36、化问题的的重要方方法，利利用此类类软件能能在规定定时间范范围内设设计出可可制造的的电路板板。在目目前产品品上市时时间越来来越短的的情况下下，手动动布线极极为耗时时，不合合时宜。因因此，现现在要求求布局布布线工具具具有自自动布线线功能，以以快速响响应市场场对产品品设计提提出的要要求。 1、设计计约束条条件 由由于要考考虑电磁磁兼容(EMCC)及电电磁干扰扰、串扰扰、信号号延迟和和差分对对布线等等高密度度设计因因素，布布局布线线的约束束条件每每年都在在增加。例例如，在在几年前前，一般般的电路路板仅需需6个差差分对来来进行布布线，而而现在则则需6000对。在在一定时时间内仅仅依赖手手动布线线来实现现
37、这6000对布布线是不不可能的的，因此此自动布布线工具具必不可可少。尽尽管与几几年前相相比，当当今设计计中的节节点(nnet)数目没没有大的的改变，只只是硅片片复杂性性有所增增加，但但是设计计中重要要节点的的比例大大大增加加了。当当然，对对于某些些特别重重要的节节点，要要求布局局布线工工具能够够加以区区分，但但无需对对每个管管脚或节节点都加加以限制制。 22、自由由角度布布线 随随着单片片器件上上集成的的功能越越来越多多，其输输出管脚脚数目也也大大增增加，但但其封装装尺寸并并没随之之扩大。因因此，再再加上管管脚间距距和阻抗抗因素的的限制，这这类器件件必须采采用更细细的线宽宽。同时时产品尺尺寸的
38、总总体减小小也意味味着用于于布局布布线的空空间也大大大减小小了。在在某些消消费类产产品中，底底板的大大小与其其上器件件大小相相差无几几，元件件占据的的板面积积高达880%。 某些高高密度元元件管脚脚交错，即即使采用用具455布线线功能的的工具也也无法进进行自动动布线。尽尽管455布线线工具能能对某些些恰成445的的线段进进行完美美的处理理，但自自由角度度布线工工具具有有更大的的灵活性性，并能能最大程程度提高高布线密密度。拉拉紧(ppulll-tiightt)功能能使每个个节点在在布线后后自动缩缩短以适适应空间间要求，它它能大大大降低信信号延迟迟，同时时降低平平行路径径数，有有助于避避免串扰扰的
39、产生生。尽管管自由角角度设计计具有可可制造性性，并且且性能良良好，但但是这种种设计会会导致主主板看起起来不如如以前的的设计美美观。主主板设计计在上市市时间之之后，就就可能不不再是一一件艺术术品了。 3、高密密度器件件 最新新的高密密度系统统级芯片片采用BBGA或或COBB封装，管管脚间距距日益减减小。球球间距已已低至11mm，并并且还会会继续降降低，导导致封装装件信号号线不可可能采用用传统布布线工具具来引出出。目前前有两种种方法可可解决这这个问题题：一是是通过球球下面的的孔将信信号线从从下层引引出；二二是采用用极细布布线和自自由角度度布线在在球栅阵阵列中找找出一条条引线通通道。对对这种高高密度
40、器器件而言言，采用用宽度和和空间极极小的布布线方式式是唯一一可行的的，只有有这样，才才能保证证较高的的成品率率。现代代的布线线技术也也要求能能自动地地应用这这些约束束条件。自由布线方法可减少布线层数，降低产品成本。同时也意味着在成本不变的情况下，可以增加一些接地层和电源层来提高信号完整性和EMC性能。 4、下一代电路板设计技术 微孔等离子蚀刻技术在多层板，尤其是在蜂窝电话和家用电器中的应用大大改变了对布局布线工具的要求。采用等离子蚀刻法在路径宽度内添加一个新孔不会导致底板本身或制造成本的增加，因为对等离子蚀刻法而言，制作一千个孔的成本与制作一个孔的成本一样低廉(这与激光钻孔法大不一样)。这就要
41、求布线工具具有更大的灵活性，它必须能够应用不同的约束条件，能适应不同的微孔和构建技术的要求。 元件密度的不断增加也对布局设计产生了某些影响。布局布线工具总是假设板上有足够的空间让元件拾放机来拾放表面安装元件，而不会对板上已有元件产生影响。但是元件顺序放置会产生这样一个问题，即每当放置一个新元件后，板上每个元件的最佳位置都会发生改变。 这就是布局设计过程自动化程度低而人工干预程度高的原因。尽管目前的布局工具对依次布局的元件数没什么限制，但是某些工程师认为布局工具用于依次布局时实际上是受到限制的，这个限制大约为500个元件。还有一些工程师认为当在一个板上放置的元件多达4,000个时，会产生很大问题
42、。 同顺序算法技术相比，并行布局技术能实现更好的自动布局效果。因此，当Zuken收购Incases公司后，Incases的并行布局技术使Zuken获益非浅。 5、三维布局 3D工具针对目前应用日益广泛的异形和定形板进行布局布线。如 Zuken的Freedom最新工具采用三维底板模型来进行元件的空间布局，随后再进行二维布线。此过程也能告知：此板是否具备可制造性？将来，诸如在两个不同层上采用阴影差分对的设计方法将会变得日益重要，布线工具也必须能处理这种设计，而且信号速率也将会继续提高。 目前也出现了将布局布线工具同用于虚拟原型的高级仿真工具集成起来的工具，如Zuken的Hot Stage工具，所以即使在虚拟原型时也能对布线问题进行考虑。 现在，自动布线技术已极为普及。我们相信，自由角度布线、自动布局和3D布局等新型软件技术也会同自动布线技术一样成为底板设计人员的日常设计工具，设计人员可用这些新工具来解决微孔和单片高密度集成系统等新型硬件技术问题。