《基于51单片机的语音电子时钟系统djsq.docx》由会员分享，可在线阅读，更多相关《基于51单片机的语音电子时钟系统djsq.docx（64页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、江苏师范范大学 毕业设设计题 目 基于551单片片机的语语音电子子时钟系系统学生姓名名李承鑫鑫学号100831191228专业 自自动化系 别机机 电 系指导教师师张兴奎奎 二零一一四年三月摘 要单片计算算机既单单片微型型计算机机。由RRAM,ROMM,CUUP构成成，定时时，计数数和多种种接口与与一体的的微型控控制器。他他体积小小，成本本低，功功能强，广广泛应用用于智能能产业和和工业自自动化上上。而551 系系列单片片机是各各单片机机中最为为典型和和最有代代表性的的一种。这这次毕业业设计通通过对它它的学习习，应用用，从而而达到学学习，设设计的能能力。 本文以以AT889C551单片片机为核核
2、心，将将时钟集集成芯片片DS113022产生的的时钟信信号送入入单片机机，由六六位数码码管动态态显示；采用不不断查询询单片机机存储的的作息时时间的方方法，利利用语音音芯片播播放音乐乐，同时时采取定定义三个个按键及及软件控控制的方方式，实实现快速速校时和和整点报报时功能能；硬件件部分介介绍时钟钟集成芯芯片DSS13002以及及时钟信信号模块块、HYY-1系系列语音音芯片以以及自动动控制打打铃模块块、直流流电源模模块、单单片机AAT899C511及动态态显示模模块；软软件部分分主要介介绍设计计思路及及主程序序以及各各模块程程序流程程图。关键词：数字时时钟； 单片机机； 时时钟集成成芯片； 语音音芯
3、片II目 录绪论111. 系系统的总总体设计计21.1 系统设设计要求求21.2 系统设设计总方方案21.2.1时钟钟电路方方案31.2.2数码码管显示示方案32. 系系统的硬硬件设计计52.1 时钟电电路模块块52.1.1 时时钟电路路硬件连连接图52.1.2 时时钟电路路模块工工作原理理52.1.3 时时钟芯片片DS1130225 22.2 校时电电路模块块82.1.1 校校时电路路硬件连连接图82.1.2 校校时电路路模块工工作原理理92.3 整点报报时模块块92.1.1 整整点报时时电路硬硬件连接接图92.1.2 整整点报时时电路模模块工作作原理102.4 数码管管显示模模块102.4
4、.1 数数码管显显示电路路硬件连连接图102.4.2 数数码管显显示模块块工作原原理112.4.3 数数码管112.4.4 驱驱动器132.5 音乐打打铃模块块152.5.1 音音乐打铃铃电路电电路硬件件连接图图152.5.2 音音乐打铃铃模块工工作原理理152.5.3 HHY-11系列语语音芯片片16 22.6 AT889C551的外外设电路路162.6.1 AAT89CC51单单片机162.6.2 时时钟电路路212.6.3 复复位电路路21 2.7 直直流电源源电路22 2.8 系系统总原原理图233. 系系统的软软件设计计25 33.1 软件设设计思路路253.1.1 显显示电路路设计
5、思思路263.1.2 整整点报时时和语音音电路设设计思路路263.1.3 校校时电路路设计思思路28结论229致谢330参考文献献31附录332V东华理工大学长江学院毕业设计（论文） 绪论 绪论论数字时钟钟是采用用数字电电路实现现时、分分、秒显显示的计计时装置置，广泛泛用于个个人家庭庭、车站站、码头头等场所所，成为为人们日日常生活活不可缺缺少的必必需品。由由于电子子时钟采采用了石石英技术术，因而而走时精精度高、稳稳定性好好、使用用方便、不不需要经经常调校校。与机机械式时时钟相比比具有更更高的准准确性和和直观性性，且无无机械装装置，具具有更长长的使用用寿命。数数字电子子时钟用用集成电电路计时时时
6、，译译码代替替机械式式传动，用用数码管管LEDD代替指指针显示示进而显显示时间间，减小小了计时时误差，这这种表具具有时、分分、秒显显示时间间的功能能，还可可以进行行校时。故故钟表的的数字化化给人们们的生活活带来了了极大的的方便。然然而随着着电子技技术的飞飞速发展展以及人人们的生生活水平平不断的的提高，人人们对于于时钟的的要求不不仅仅在在于简单单的计时时，更趋趋向多功功能的数数字时钟钟。比如如闹钟功功能、日日历显示示功能、温温度测量量功能、温温度计量量功能、自自动报时时等功能能。在自自动控制制工程中中常常用用到时钟钟。比如如，上下下课钟声声是按特特定的作作息时间间鸣响的的；某些些自动门门有定时时
7、开闭的的要求。在在很多实实际应用用中，只只要对数数字时钟钟的程序序和硬件件电路加加以一定定的修改改，便可可以实现现对应的的功能。因因此研究究数字时时钟及其其应用，有有着非常常现实的的意义。 近年来来由于大大规模集集成电路路的发展展，单片片机具有有功耗低低、体积积小、控控制功能能强、扩扩展灵活活、价格格便宜、使使用方便便等优点点，促使使单片机机被广泛泛的应用用于仪器器仪表、家家用电器器、医用用设备、航航空航天天、专用用设备的的智能化化以及过过程控制制等领域域。 本文的的语音电电子时钟钟正是以以单片机机为核心心，时钟钟集成芯芯片、语语音芯片片、数码码管等元元件组成成。通过过对数字字时钟的的硬件电电
8、路以及及对单片片机的软软件控制制，使得得设计的的电子时时钟实现现整点报报时、快快速校时时等功能能。因而而基于551单片片机的数数字语音音电子时时钟具有有硬件结结构简单单，所需需元件较较少，实实用性更更强。58东华理工大学长江学院毕业设计（论文） 系统的总体设计 1. 系统统的总体体设计 1.1 系系统设计计要求 本课题题的设计计要求和和技术指指标： 1.系系统具有有时、分分、秒计计时，66位数字字显示功功能；2.系统统具有快快速校时时功能；3.系统统具有整整点报时时功能； 4.以以时钟电电路为基基础，设设计一个个长江学学院作息息时间自自动打铃铃器。 1.2 系系统设计计总方案案 根据系系统的设
9、设计要求求和技术术指标，基基于时钟钟电路、显显示电路路、自动动控制打打铃电路路等问题题，考虑虑到三个个设计方方案：方案一：选用TTTL、CCMOSS电路实实现，主主要包括括晶体振振荡器电电路、分分频器电电路、时时间计数数器电路路、七段段译码驱驱动电路路、LEED数码码管显示示电路、校校准电路路。这钟钟设计方方案主要要靠硬件件电路和和准确计计算元件件参数来来达到设设计要求求，因此此，电路路使用分分立元件件较多、灵灵活性小小、电路路复杂、调调试困难难、集成成度较低低等缺点点。方案二：选大规规模时钟钟集成芯芯片LMM83661搭建建时钟电电路，用用存储器器RAMM62664作译译码器，设设计作息息时
10、间自自动打铃铃器。该该设计方方案采用用的专门门时钟集集成芯片片LM883611是一种种动态共共阴屏幕幕具有性性能稳定定、走时时功能、定定时功能能和睡眠眠功能。可可以使用用50或或60hhz频率率作为数数字钟的的基准频频率。但但此芯片片不易购购买。虽虽然使用用元件较较少，但但是线路路复杂，也也主要依依靠硬件件电路实实现功能能，计算算量较大大。方案三：选用551系列列单片机机为核心心元件，由由时钟电电路、显显示电路路、直流流电源电电路等模模块组成成语音电电子时钟钟系统。通通过简单单的硬件件电路和和51单单片机软软件控制制的方法法完成系系统的设设计要求求。由于于时钟的的实现大大部分是是由软件件的编程
11、程来实现现的，因因此没有有前两种种方案的的硬件的的束缚。而而且只要要对数字字时钟的的硬件电电路和程程序加以以一定的的修改，就就能实现现更多功功能的数数字时钟钟的设计计。综合上述述三种设设计方案案的比较较，基于于成本等等元素的的考虑，本本文采用用方案三三。根据系统统的设计计要求，采采用单片片机ATT89CC51作作为控制制器件，本本系统的的设计主主要包括括时钟电电路模块块、校时时模块、整整点报时时模块、数数码管显显示模块块、音乐乐打铃模模块，该该系统框框图如图图1-11所示： 校时模块 控制器件 AT89C51 数码管显示模块 整点报时模块 时钟电路模块 DS11302 音乐打铃模块 HY-1
12、直流电源模块图1-11 系系统原理理框图 1.校校时模块块：用于于实现快快速设置置时、分分的值。 2.整整点报时时模块：当分值值计满660时，通通过蜂鸣鸣器发出出响声。3.时钟钟电路模模块：用用于产生生时钟信信号，且且将时钟钟信号送送入单片片机处理理。4.数码码管显示示模块：六位数数码管动动态的显显示时、分分、秒。 5.音音乐打铃铃模块：依照作作息时间间，在特特定的时时间到达达之时播播放乐曲曲。 1.2.1 时时钟电路路方案 方案一一：通过过软件方方式实现现时钟电电路。在在单片机机内部存存储时钟钟的时、分分、秒信信息。利利用定时时器与软软件结合合的方式式，实现现1秒定定时中断断，每产产生一次次
13、中断，存存储器相相应的秒秒值加11；若秒秒值达到到60，则则将其清清零，并并将相应应的分值值加1；若分值值到达660，则则分值清清零，并并将时值值加1；若时值值达到224，则则将时值值清零。由由于每次次执行程程序时，定定时器都都要重新新赋予初初值，所所以该时时钟精度度不高。 方案二二：采用用专门时时钟电路路集成芯芯片DSS13002，该该芯片内内部采用用石英晶晶体振荡荡器，能能够提供供更加精精确的时时间信号号。还有有一个月月小与331天时时自动调调整，且且具有闰闰年补偿偿功能。为为了保证证时钟在在突然掉掉电情况况下仍能能正常工工作，芯芯片采用用了双电电源供电电，以备备随时提提供正确确的时间间，
14、且该该芯片价价格便宜宜。 基于上上述两种种方案的的比较，本本文采用用时钟电电路集成成芯片DDS13302，即即方案二二。1.2.2数码码管显示示方案 方案一一：数码码管LEED工作作在静态态显示方方式时，其其公共端端接到一一个固定定的电平平，其特特点是每每个数码码管的段段选必须须接一个个8位数数据线来来保持显显示的字字形码。当当送入一一次字形形码后，显显示字形形可一直直保持，直直到送入入新字形形码为止止。这种种方式的的优点是是占用CCPU时时间少，显显示便于于监测和和控制。缺缺点是在在LEDD的位数数比较多多时，会会占用大大量的II/O，硬硬件电路路比较复复杂，成成本较高高。 方案二二：数码码
15、管LEED工作作在动态态显示方方式时，所所有位数数码管的的段选线线并联在在一起，由由位选线线控制是是哪一位位数码管管有效。选选亮数码码管采用用动态扫扫描显示示。这种种方式的的优点是是即使LLED的的位数较较多时硬硬件电路路也较简简单、只只需要占占用一组组I/OO。 通过两两种方案案的比较较，本文文采用数数码管的的动态显显示方式式，即方方案二。东华理工大学长江学院毕业设计（论文） 系统的硬件设计 2. 系统统的硬件件设计 2.1 时时钟电路路模块2.1.1 时时钟电路路硬件连连接图 时钟芯芯片DSS13002的XX1、XX2脚构构成一个个时钟电电路，外外接322.7668kHHz晶振振，Vccc
16、1接接+5VV的电源源，Vccc2接接+3VV的电池池，作为为备用电电源。与与单片机机AT889C551的连连接仅需需要三条条线：SSCLKK串行时时钟引脚脚、I/O串行行数据引引脚、复复位/片片选RSST，且且分别与与P3.3、PP3.66、P33.5连连接。具具体连接接图如图图2-11所示：图2-11 时时钟电路路DS3302的的硬件图图2.1.2 时时钟电路路模块工工作原理理 选用串串行接口口时钟芯芯片DSS13002来设设计时钟钟电路，该该时钟电电路以单单片机AAT899C511为控制制元件，以以DS113022为计时时芯片，构构成时钟钟电路。而而且DSS13002与单单片机仅仅需要三
17、三个线，节节省了接接口资源源。为了了保证芯芯片安全全的工作作，分别别在SCCLK、 I/OO、/RRST接接上上拉拉电阻来来限流。由由于Vccc2接接有备份份电源，所所以即使使在断电电后也不不会丢失失时间和和数据信信息，保保证继续续工作。2.1.3 时时钟芯片片DS1130222.1.3.11 功能能特性描描述DS13302 是美国国DALLLASS公司推推出的一一种高性性能、低低功耗、带带RAMM的实时时时钟电电路，它它可以对对年、月月、日、周周日、时时、分、秒秒进行计计时，具具有闰年年补偿功功能，工工作电压压为2.5V5.55V。采采用三线线接口与与CPUU进行同同步通信信，并可可采用突突
18、发方式式一次传传送多个个字节的的时钟信信号或RRAM数数据。DDS13302内内部有一一个3118的的用于临临时性存存放数据据的RAAM寄存存器。DDS13302是是DS112022的升级级产品，与与DS112022兼容，但但增加了了主电源源/后背背电源双双电源引引脚，同同时提供供了对后后背电源源进行涓涓细电流流充电的的能力。DS1302用于数据记录，特别是对某些具有特殊意义的数据点的记录上，能实现数据与出现该数据的时间同时记录，因此广泛应用于测量系统中。 控制字字节的最最高有效效位(位位7)必必须是逻逻辑1，如如果它为为0，则则不能把把数据写写入DSS13002中，位位6如果果为0，则则表示
19、存存取日历历时钟数数据，为为1表示示存取RRAM数数据;位位5至位位1指示示操作单单元的地地址;最最低有效效位(位位0)如如为0表表示要进进行写操操作，为为1表示示进行读读操作，控控制字节节总是从从最低位位开始输输出。DDS13302 的控制制字如表表2-11所示。表2-11 DDS13302控控制字 76543210 1RAMA4A3A2A1A0RD/CK/WR 在控制制指令字字输入后后的下一一个SCCLK时时钟的上上升沿时时，数据据被写入入DS113022，数据据输入从从低位即即位0开开始。同同样，在在紧跟88位的控控制指令令字后的的下一个个SCLLK脉冲冲的下降降沿读出出DS113022
20、的数据据，读出出数据时时从低位位0位到到高位77。DS13302有有12个个寄存器器，其中中有7个个寄存器器与日历历、时钟钟相关，存存放的数数据位为为BCDD码形式式,其日日历、时时间寄存存器及其其控制字字见表22-2。表2-22 DDS13302控控制字表表读寄存器器写寄存器器BIT77BIT66BIT55BIT44BIT33BIT22BIT11BIT00 范范围81h80hCH10秒秒0055983h82h10秒分0055985h84h12/224010时时1122/023AM/PPM87h86h0010日日131189h88h00010月月112289h续表 22-2读寄存器器写寄存器器
21、BIT77BIT66BIT55BIT44BIT33BIT22BIT11BIT00 范范围8Bh8Ah00000周日178Dh8Ch10年年009998Fh8EhWP0000000-此外，DDS13302 还有年年份寄存存器、控控制寄存存器、充充电寄存存器、时时钟突发发寄存器器及与RRAM相相关的寄寄存器等等。时钟钟突发寄寄存器可可一次性性顺序读读写除充充电寄存存器外的的所有寄寄存器内内容。 DS113022与RAAM相关关的寄存存器分为为两类：一类是是单个RRAM单单元，共共31个个，每个个单元组组态为一一个8位位的字节节，其命命令控制制字为CC0HFDHH，其中中奇数为为读操作作，偶数数为写
22、操操作；另另一类为为突发方方式下的的RAMM寄存器器，此方方式下可可一次性性读写所所有的RRAM的的31个个字节，命命令控制制字为FFEH(写)、FFFH(读)。2.1.3.22 管脚脚描述 DS113022的外部部引脚分分配如图图2-22所示、内内部结构构如图22-3所所示。图2-22 DDS13302外外部引脚脚图图2-33 DDS13302内内部结构构图 管脚说说明：Vccc1：主主电源。 Vccc2：备份电电源，当当Vccc2VVcc11+0.2V时时，由VVcc22向DSS13002供电电，当VVcc222.0V之之前，RRST必必须保持持低电平平。只有有在SCCLK为为低电平平时，
23、才才能将RRST置置为高电电平。 2.2 校校时模块块2.2.1 校校时电路路硬件连连接图 定义三三个按键键：时设设置键、分分设置键键、加11键，与与单片机机AT889C551的PP1.00、P11.1、PP1.22相连接接。同样样为了保保证芯片片的安全全工作，需需要在这这几个II/O口口线接上上一定阻阻值的限限流电阻阻，具体体连接图图如图22-4所所示：图2-44 校校时电路路硬件图图2.2.2 校校时模块块工作原原理本文采用用的是独独立式按按键，直直接用II/O口口线构成成校时电电路。每每个按键键占用一一条I/O口线线，每个个按键的的工作状状态都不不会产生生相互的的影响。按按键的开开关状态
24、态转换为为高、低低电平状状态。通通过采用用单片机机AT889C551的汇汇编语言言的编程程，软件件控制实实现如下下操作：如果没没有任何何按键被被按下，则则时钟正正常走下下去。当当S1按按键被按按下时，执执行时设设置状态态时钟停停止走动动，按下下S3键键可以实实现时值值加1操操作，加加到244后清零零；当SS2按键键被按下下时，执执行分设设置状态态时钟停停止走动动，按下下S3键键可以实实现分值值加1操操作，加加到600后清零零。 2.3 整整点报时时模块2.3.1 整整点报时时电路硬硬件连接接图采用蜂鸣鸣器的驱驱动电路路，即用用三极管管的导通通状态来来驱动蜂蜂鸣器，从从而控制制蜂鸣器器只在整整点
25、时发发出响声声。具体体的连接接如图22-5所所示：图2-55 整整点报时时电路硬硬件图2.3.2 整整点报时时模块工工作原理理由于蜂鸣鸣器的工工作电流流一般比比较大，所以单片机的I/O 口是无法直接驱动的，故本文设计利用一个PNP三极管来放大电路来驱动蜂鸣器。三极管Q1起开关作用，其基极的低电平使三极管饱和导通，使蜂鸣器发出响声；而基极高电平则使三极管截止，蜂鸣器不能发出响声。 通过软软件控制制，实现现整点报报时的功功能。当当分计时时计满660时，把把连接蜂蜂鸣器的的I/OO口线置置0延时时蜂鸣器器需要鸣鸣响的时时间后再再把该II/O端端口置11，关闭闭蜂鸣器器。本文设计计时连接接蜂鸣器器的I
26、/O口线线选用PP3.77。 2.4 数数码管显显示模块块2.2.1 数数码管显显示电路路硬件连连接图将六位数数码管的的8个笔笔划段aah同同名端连连接在一一起，与与驱动器器CC445111的ah管脚脚相连且且每个笔笔划段加加上上拉拉电阻；每一个个数码管管的公共共端coom与反反相驱动动器744LS3373的的输出端端Q0Q5相连。而而CC445111、744LS3373分分别与单单片机AAT899C511的P00和P22口线连连接。具具体连接接图如图图2-66所示：图2-66 数数码管显显示电路路硬件图图2.4.2 数数码管显显示模块块工作原原理本文设计计的显示示模块为为了节省省I/OO接口
27、，简简化电路路，采用用了数码码管的动动态显示示方式。其其中芯片片CC445111用于字字段口的的控制作作用，而而74LLS3773用于于位选择择的控制制作用，且且控制每每个时刻刻只能有有一个数数码管处处于有效效工作状状态。同同时驱动动器还有有增加显显示的稳稳定性和和亮度的的作用。先先通过字字位口输输出使第第1位LLED数数码管的的共阴极极为0，其其余位的的共阴极极为1，字字段口相相应输出出第1位位要显示示的字形形码，并并延时11ms5mss，然后后字位口口使第22位的共共阴极为为0，其其余位的的共阴极极为1；字段口口再输出出第2位位要显示示的字形形码，每每位轮流流循环显显示。虽虽然每一一瞬间只
28、只会有以以为LEED在显显示时间间，但由由于人眼眼的视觉觉暂留特特性，使使人感觉觉每个LLED总总在亮，即即动态扫扫描显示示方式。这这主要采采取软件件的方式式来完成成。2.4.3 数数码管2.4.3.11 数码码管的分分类和原原理数码管一一般是由由8个发发光二极极管显示示字段的的显示器器件。其其中7个个二极管管组成一一个“8”，另一一个为小小数点。可可显示009及及一些英英文字母母AFF或特殊殊字符。其其引脚图图如图22-7所所示：图2-77 数数码管LLED外外部引脚脚图通常数码码管有共共阴极与与共阳极极两种结结构，共共阴极就就是把所所有LEED的阴阴极连接接到共同同接点ccom。而而每个L
29、LED的的阳极分分别为aa、b、cc、d、ee、f、gg及dpp（小数数点）如如图2-8所示示。共阳阳极则是是把所有有LEDD的阳极极连接到到共同接接点coom。而而每个LLED的的阴极分分别为aa、b、cc、d、ee、f、gg及dpp（小数数点），如如图2-9所示示。本文文设计中中所采用用的是共共阴极LLED数数码管。图2-88 共共阴数码码管内部部结构图图及实物物图图2-99 共共阳数码码管内部部结构图图及实物物图 其工作作原理分分别为： 共阳极极数码管管的8个个发光二二极管的的阳极（二二极管正正端）连连接在一一起。通通常，公公共阳极极接高电电平（一一般接电电源），其其它管脚脚接段驱驱动电
30、路路输出端端。当某某段驱动动电路的的输出端端为低电电平时，则则该端所所连接的的字段导导通并点点亮。根根据发光光字段的的不同组组合可显显示出各各种数字字或字符符。此时时，要求求段驱动动电路能能吸收额额定的段段导通电电流，还还需根据据外接电电源及额额定段导导通电流流来确定定相应的的限流电电阻。 共阴极极数码管管的8个个发光二二极管的的阴极（二二极管负负端）连连接在一一起。通通常，公公共阴极极接低电电平（一一般接地地），其其它管脚脚接段驱驱动电路路输出端端。当某某段驱动动电路的的输出端端为高电电平时，则则该端所所连接的的字段导导通并点点亮，根根据发光光字段的的不同组组合可显显示出各各种数字字或字符符
31、。此时时，要求求段驱动动电路能能提供额额定的段段导通电电流，还还需根据据外接电电源及额额定段导导通电流流来确定定相应的的限流电电阻。2.4.3.22 数码码管的显显示数码管有有静态显显示和动动态显示示两种方方式。 静态显显示方式式：LEED在显显示某一一字符时时，其显显示驱动动电路具具有锁存存功能，由由单片机机送出的的显示驱驱动码一一经送出出后，在在不改变变显示内内容的情情况下，该该驱动器器应一直直保持到到显示下下一个字字符为止止。数码码管工作作在静态态方式时时，其公公共段应应接到一一个固定定的电平平。动态显示示方式：将每一一片LEED相同同的段码码线并联联，只有有一个88位并行行口（字字段口
32、）控控制，而而每位LLED的的共阴端端引出也也由一个个并行口口（字位位口）控控制，组组成动态态显示电电路。2.4.4 驱驱动器2.4.4.11 CCC45111描述述CC45511是是常用的的七段显显示译码码器。它它的内部部除了七七段译码码器电路路外，还还有锁存存电路和和输出驱驱动器部部分，既既有输出出大驱动动电流的的能力，最最大可达达25mmA，可可直接驱驱动LEED数码码管或荧荧光数码码管。 CC445111有四个个输入端端A、BB、C、DD和七个个输出端端agg，它还还具有输输入BCCD码锁锁存、灯灯测试和和熄灭显显示控制制功能，它它们分别别有锁存存端LEE、灯测测试端LLT、熄熄灭控制
33、制端/BBT来控控制。其其外部引引脚如图图2-110所示示： 图2-10 CCC45111外部部引脚图图 当锁存存允许端端LE=“0”时，锁锁存器直直通，译译码器输输出端随随输入端端而变化化，当LLE=“1”时，锁锁存器锁锁定，输输出端保保持不变变，熄灭灭控制端端/BII=“0”时，译译码器输输出全“0”，因此此，正常常工作时时应使/BI为为高电平平。另外外灯测试试端/LLT=“0”时，译译码器输输出全“1”，数码码管各段段均亮，即即显示“8”， 用用来检测测数码管管是否正正常。当当输入的的BCDD码大于于10001时，七七段显示示输出全全“0”，各段段均不亮亮。CCC45111驱动动器逻辑辑
34、图如表表2-33：表2-33 CCC45511驱驱动器逻逻辑图输 入输 出出LE/BI/LTDCBAabcdefg显 示示XX0XXXX11111118X01XXXX0000000消 隐01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消 隐01110110000000消 隐01111000000000消 隐011110
35、10000000消 隐01111100000000消 隐01111110000000消 隐111XXXX 锁 存存锁 存2.4.4.22 744LS3373描描述74LSS3733为三态态输出的的八位透明锁锁存器，3733 的输输出端 Q0Q7可直接接与总线线相连。当当三态允允许控制制端 OOE 为为低电平平时， Q0Q7为正常常逻辑状状态，可可用来驱驱动负载载或总线线。当 OE 为高电电平时， Q0Q7呈高阻阻态，即即不驱动动总线，也也不为总总线的负负载，但但锁存器器内部的的逻辑操操作不受受影响。 当锁存存允许端端 LEE 为高高电平时时，O 随数据据 D 而变。当当 LEE 为低低电平时时
36、，O 被锁存存在已建建立的数数据电平平。当 LE 端施密密特触发发器的输输入滞后后作用，使使交流和和直流噪噪声抗扰扰度被改改善 4400mmV。 其外部部引脚图图如图22-111所示： 图2-11 744LS3373外外部引脚脚图 管脚说说明：Vccc：电源源GNDD：接地地D0D7:数据据输入端端Q0Q7:数据据输出端端/OEE:三态态允许控控制端，低低电平有有效LE:锁存也也许端 2.5 音音乐打铃铃模块2.5.1 音音乐打铃铃电路硬硬件连接接图 HY-1系列列语音芯芯片管脚脚2与单单片机AAT899C511的P22.1连连接，具具体连接接如图22-122所示：图2-112 音乐打打铃电路
37、路硬件图图2.5.2 音音乐打铃铃模块工工作原理理 其中与与语音芯芯片2脚脚连接的的P2.1口起起着开关关的作用用，控制制HY-1语音音芯片的的工作，而而且HYY-1音音乐集成成电路内内存一首首乐曲。当当触发端端受脉冲冲触发后后立即输输出音乐乐信号，乐乐曲程序序结束时时工作自自行停止止。当触触发端与与触发电电平相连连时，电电路反复复呜奏，直直到脱离离触发电电平且正正常演奏奏的乐曲曲程序结结束后才才自行停停止。电电路内设设有前置置放大器器和功放放，使用用灵活，可可直接驱驱动扬声声器，也也可以从从前置放放大器引引出端驱驱动电蜂蜂呜器。首先将长长江学院院的作息息时间存存储到单单片机AAT899C51
38、1的几个个位地址址中，通通过不断断的提取取DS113022的时间间，利用用软件的的方式将将其时间间与存储储的时间间进行对对比，如如果该时时间为作作息时间间则P22.1脚脚置1，打打开语音音芯片，蜂蜂鸣器立立即输出出音乐信信号播放放乐曲；如果该该时间不不是作息息时间则则继续提提取时间间与之对对比，不不断重复复查询作作息时间间这一操操作，以以实现依依照作息息时间表表来控制制语音芯芯片的工工作。2.5.3 HHY-11系列语语音芯片片2.5.3.11 功能能特性描描述 HY-1 系系列音乐乐集成电电路是一一种大规规模CMMOS 集成电电路。该该电路将将包括前前置放大大器和功功率放大大器在内内的所有有
39、电路用用CMOOS 技技术集成成在一块块。HYY-1 系列音音乐集成成电路具具有驱动动能力大大和输出出端运用用灵活的的特点。该该系列产产品外围围元件少少，耗电电省，且且应用灵灵活，适适用于门门铃、玩玩具、各各种呼叫叫及报警警装置。3.5.3.22 工作作原理 HY-1系列列音乐芯芯片外部部引脚如如图2-13所所示：图2-113 HY-1系列列音乐芯芯片外部部引脚图图在芯片上上已焊接接一个668K的的电阻，其其中5脚脚为功率率输出端端，能直直接驱动动扬声器器。3、33脚为前前置放大大器的输输出端，可可用于推推动压电电蜂鸣器器工作或或推动半半导体三三极管。当当用正脉脉冲触发发端2脚脚触发端端时，它
40、它便会自自动演奏奏乐曲。 2.6 AAT899C511的外设设电路2.6.1 AAT89CC51单单片机2.6.1.11 功能能特性描描述AT899C511是美国国ATMMEL公公司生产产的低电电压，高高性能CCMOSS8位单单片机，片片内含44K的可可反复擦擦写的只只读程序序存储器器和1228B的的随机存存取数据据存储器器，器件件采用AATMEEL公司司的高密密度、非非易失性性存储技技术生产产，兼容容标准MMCS-51指指令系统统，片内内置通用用8位中中央处理理器和FFlassh存储储单元，功功能强大大AT889C551单片片机可灵灵活应用用于各种种控制领领域。 AT889C551提供供以下
41、标标准功能能：4KK字节FFlassh闪存存储器，1128字字节内部部RAMM，311个I/O口线线，两个个16位位定时/计数器器，一个个5向量量两级中中断结构构，一个个全双工工串行通通信口，片片内振荡荡器及时时钟电路路。（其其内部结结构如图图2-114所示示）同时时，ATT89CC51可可降至00Hz的的静态逻逻辑操作作，并支支持两种种软件可可选的节节电工作作模式。空空闲方式式停止CCPU的的工作，但但允许RRAM，定定时/计计数器，串串行通信信口及中中断系统统继续工工作。掉掉电方式式保存RRAM中中的内容容，但振振荡器停停止工作作并禁止止其他所所有部件件工作直直到下一一个硬件件复位。图2-114 AT889C551内部部结构图图