《PCB印制电路板设计常见问题解答qrv.docx》由会员分享，可在线阅读，更多相关《PCB印制电路板设计常见问题解答qrv.docx（31页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、PCB设设计常见见问题解解答1、如何何选择PPCB板板材？选择PCCB板材材必须在在满足设设计需求求和可量量产性及及成本中中间取得得平衡点点。设计计需求包包含电气气和机构构这两部部分。通通常在设设计非常常高速的的PCBB板子(大于GGHz的的频率)时这材材质问题题会比较较重要。例例如，现现在常用用的FRR-4材材质，在在几个GGHz的的频率时时的介质质损(ddiellecttricc looss)会对信信号衰减减有很大大的影响响，可能能就不合合用。就就电气而而言，要要注意介介电常数数(diieleectrric connstaant)和介质质损在所所设计的的频率是是否合用用。2、如何何避免高高
2、频干扰扰？避免高频频干扰的的基本思思路是尽尽量降低低高频信信号电磁磁场的干干扰，也也就是所所谓的串串扰(CCrossstaalk)。可用用拉大高高速信号号和模拟拟信号之之间的距距离，或或加grrounnd gguarrd/sshunnt ttracces在在模拟信信号旁边边。还要要注意数数字地对对模拟地地的噪声声干扰。3、在高高速设计计中，如如何解决决信号的的完整性性问题？信号完整整性基本本上是阻阻抗匹配配的问题题。而影影响阻抗抗匹配的的因素有有信号源源的架构构和输出出阻抗(outtputt immpeddancce)，走走线的特特性阻抗抗，负载载端的特特性，走走线的拓拓朴(ttopoolog
3、gy)架架构等。解解决的方方式是靠靠端接(terrminnatiion)与调整整走线的的拓朴。4、差分分布线方方式是如如何实现现的？差分对的的布线有有两点要要注意，一一是两条条线的长长度要尽尽量一样样长，另另一是两两线的间间距(此此间距由由差分阻阻抗决定定)要一一直保持持不变，也也就是要要保持平平行。平平行的方方式有两两种，一一为两条条线走在在同一走走线层(sidde-bby-ssidee)，一一为两条条线走在在上下相相邻两层层(ovver-undder)。一般般以前者者sidde-bby-ssidee实现的的方式较较多。5、对于于只有一一个输出出端的时时钟信号号线，如如何实现现差分布布线？要
4、用差分分布线一一定是信信号源和和接收端端也都是是差分信信号才有有意义。所所以对只只有一个个输出端端的时钟钟信号是是无法使使用差分分布线的的。6、接收收端差分分线对之之间可否否加一匹匹配电阻阻？接收端差差分线对对间的匹匹配电阻阻通常会会加, 其值应应等于差差分阻抗抗的值。这这样信号号品质会会好些。7、为何何差分对对的布线线要靠近近且平行行？对差分对对的布线线方式应应该要适适当的靠靠近且平平行。所所谓适当当的靠近近是因为为这间距距会影响响到差分分阻抗(diffferrenttiall immpeddancce)的的值, 此值是是设计差差分对的的重要参参数。需需要平行行也是因因为要保保持差分分阻抗的
5、的一致性性。若两两线忽远远忽近, 差分分阻抗就就会不一一致, 就会影影响信号号完整性性(siignaal iinteegriity)及时间间延迟(timmingg deelayy)。8、如何何处理实实际布线线中的一一些理论论冲突的的问题1. 基基本上, 将模模/数地地分割隔隔离是对对的。 要注意意的是信信号走线线尽量不不要跨过过有分割割的地方方(mooat), 还还有不要要让电源源和信号号的回流流电流路路径(rretuurniing currrennt ppathh)变太太大。 2. 晶振是是模拟的的正反馈馈振荡电电路, 要有稳稳定的振振荡信号号, 必必须满足足looop ggainn与phh
6、asee的规范范, 而而这模拟拟信号的的振荡规规范很容容易受到到干扰, 即使使加grrounnd gguarrd ttracces可可能也无无法完全全隔离干干扰。 而且离离的太远远, 地地平面上上的噪声声也会影影响正反反馈振荡荡电路。 所以, 一定定要将晶晶振和芯芯片的距距离进可可能靠近近。 33. 确确实高速速布线与与EMII的要求求有很多多冲突。 但基本本原则是是因EMMI所加加的电阻阻电容或或ferrritte bbeadd, 不不能造成成信号的的一些电电气特性性不符合合规范。 所以, 最好好先用安安排走线线和PCCB叠层层的技巧巧来解决决或减少少EMII的问题题, 如如高速信信号走内内
7、层。 最后才才用电阻阻电容或或ferrritte bbeadd的方式式, 以以降低对对信号的的伤害。 9、如何何解决高高速信号号的手工工布线和和自动布布线之间间的矛盾盾？现在较强强的布线线软件的的自动布布线器大大部分都都有设定定约束条条件来控控制绕线线方式及及过孔数数目。 各家EEDA公公司的绕绕线引擎擎能力和和约束条条件的设设定项目目有时相相差甚远远。 例例如, 是否有有足够的的约束条条件控制制蛇行线线(seerpeentiine)蜿蜒的的方式, 能否否控制差差分对的的走线间间距等。 这会影影响到自自动布线线出来的的走线方方式是否否能符合合设计者者的想法法。 另另外, 手动调调整布线线的难易
8、易也与绕绕线引擎擎的能力力有绝对对的关系系。 例例如, 走线的的推挤能能力, 过孔的的推挤能能力, 甚至走走线对敷敷铜的推推挤能力力等等。 所以, 选择择一个绕绕线引擎擎能力强强的布线线器, 才是解解决之道道。10、关关于teest couuponn。testt cooupoon是用用来以TTDR (Tiime Dommainn Reefleectoometter) 测量量所生产产的PCCB板的的特性阻阻抗是否否满足设设计需求求。 一一般要控控制的阻阻抗有单单根线和和差分对对两种情情况。 所以， tesst ccouppon上上的走线线线宽和和线距(有差分分对时)要与所所要控制制的线一一样。
9、最重要要的是测测量时接接地点的的位置。 为了减减少接地地引线(grooundd leead)的电感感值， TDRR探棒(proobe)接地的的地方通通常非常常接近量量信号的的地方(proobe tipp)， 所以， tesst ccouppon上上量测信信号的点点跟接地地点的距距离和方方式要符符合所用用的探棒棒。详情情参考如如下链接接1. htttp:/deevellopeer.iinteel.ccom/dessignn/chhipssetss/appplnnotss/pccd_ppress3999.pddf2. htttp:/wwww.Pollariinsttrummentts.ccom/i
10、nddex.htmml (点选AAppllicaatioon nnotees)11、在在高速PPCB设设计中，信信号层的的空白区区域可以以敷铜，而而多个信信号层的的敷铜在在接地和和接电源源上应如如何分配配？一般在空空白区域域的敷铜铜绝大部部分情况况是接地地。 只只是在高高速信号号线旁敷敷铜时要要注意敷敷铜与信信号线的的距离， 因为所所敷的铜铜会降低低一点走走线的特特性阻抗抗。 也也要注意意不要影影响到它它层的特特性阻抗抗， 例例如在dduall sttripplinne的结结构时。12、是是否可以以把电源源平面上上面的信信号线使使用微带带线模型型计算特特性阻抗抗？电源源和地平平面之间间的信号号
11、是否可可以使用用带状线线模型计计算？是的， 在计算算特性阻阻抗时电电源平面面跟地平平面都必必须视为为参考平平面。 例如四四层板: 顶层层-电源源层-地地层-底底层， 这时顶顶层走线线特性阻阻抗的模模型是以以电源平平面为参参考平面面的微带带线模型型。13、在在高密度度印制板板上通过过软件自自动产生生测试点点一般情情况下能能满足大大批量生生产的测测试要求求吗？一般软件件自动产产生测试试点是否否满足测测试需求求必须看看对加测测试点的的规范是是否符合合测试机机具的要要求。另另外，如如果走线线太密且且加测试试点的规规范比较较严，则则有可能能没办法法自动对对每段线线都加上上测试点点，当然然，需要要手动补补
12、齐所要要测试的的地方。14、添添加测试试点会不不会影响响高速信信号的质质量？至于会不不会影响响信号质质量就要要看加测测试点的的方式和和信号到到底多快快而定。基基本上外外加的测测试点(不用线线上既有有的穿孔孔(viia oor DDIP pinn)当测测试点)可能加加在线上上或是从从线上拉拉一小段段线出来来。前者者相当于于是加上上一个很很小的电电容在线线上，后后者则是是多了一一段分支支。这两两个情况况都会对对高速信信号多多多少少会会有点影影响，影影响的程程度就跟跟信号的的频率速速度和信信号缘变变化率(edgge rratee)有关关。影响响大小可可透过仿仿真得知知。原则则上测试试点越小小越好(当
13、然还还要满足足测试机机具的要要求)分分支越短短越好。15、若若干PCCB组成成系统，各各板之间间的地线线应如何何连接？各个PCCB板子子相互连连接之间间的信号号或电源源在动作作时，例例如A板板子有电电源或信信号送到到B板子子，一定定会有等等量的电电流从地地层流回回到A板板子 (此为KKircchofff ccurrrentt laaw)。这这地层上上的电流流会找阻阻抗最小小的地方方流回去去。所以以，在各各个不管管是电源源或信号号相互连连接的接接口处，分分配给地地层的管管脚数不不能太少少，以降降低阻抗抗，这样样可以降降低地层层上的噪噪声。另另外，也也可以分分析整个个电流环环路，尤尤其是电电流较大
14、大的部分分，调整整地层或或地线的的接法，来来控制电电流的走走法(例例如，在在某处制制造低阻阻抗，让让大部分分的电流流从这个个地方走走)，降降低对其其它较敏敏感信号号的影响响。16、能能介绍一一些国外外关于高高速PCCB设计计的技术术书籍和和资料吗吗？现在高速速数字电电路的应应用有通通信网路路和计算算机等相相关领域域。在通通信网路路方面，PPCB板板的工作作频率已已达GHHz上下下，迭层层数就我我所知有有到400层之多多。计算算机相关关应用也也因为芯芯片的进进步，无无论是一一般的PPC或服服务器(Serrverr)，板板子上的的最高工工作频率率也已经经达到4400MMHz (如RRambbus)
15、 以上上。因应应这高速速高密度度走线需需求，盲盲埋孔(bliind/burriedd viias)、miircrroviias及及buiild-up制制程工艺艺的需求求也渐渐渐越来越越多。 这些设设计需求求都有厂厂商可大大量生产产。 以以下提供供几本不不错的技技术书籍籍： 11.Hoowarrd WW. JJohnnsonn，“Higgh-SSpeeed DDigiitall Deesiggn A Hanndboook of Blaack Maggic”； 22.Sttephhen H. Halll，“Higgh-SSpeeed DDigiitall Syysteem DDesiign”； 3
16、3.Brriann Yaang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。17、两两个常被被参考的的特性阻阻抗公式式：a.微带带线(mmicrrosttripp) ZZ=887/sqrrt(EEr+11.411)ln5.998H/(0.8W+T) 其中中，W为为线宽，TT为走线线的铜皮皮厚度，HH为走线线到参考考平面的的距离，EEr是PPCB板板材质的的介电常常数(ddiellecttricc coonsttantt)。此此公式必必须在00.1(W
17、/H)2.00及1(Err)115的情情况才能能应用。 b.带带状线(strripllinee) ZZ=660/ssqrtt(Err)lln44H/0.667(T+0.88W) 其其中，HH为两参参考平面面的距离离，并且且走线位位于两参参考平面面的中间间。此公公式必须须在W/H00.355及T/H1000MHzz）高密密度PCCB设计计中的技技巧?在设计高高速高密密度PCCB时，串串扰(ccrossstaalk intterffereencee)确实实是要特特别注意意的，因因为它对对时序(timmingg)与信信号完整整性(ssignnal inttegrrityy)有很很大的影影响。以以下提
18、供供几个注注意的地地方： 1.控控制走线线特性阻阻抗的连连续与匹匹配。 2.走走线间距距的大小小。一般般常看到到的间距距为两倍倍线宽。可可以透过过仿真来来知道走走线间距距对时序序及信号号完整性性的影响响，找出出可容忍忍的最小小间距。不不同芯片片信号的的结果可可能不同同。 33.选择择适当的的端接方方式。 4.避避免上下下相邻两两层的走走线方向向相同，甚甚至有走走线正好好上下重重迭在一一起，因因为这种种串扰比比同层相相邻走线线的情形形还大。 5.利利用盲埋埋孔(bblinnd/bburiied viaa)来增增加走线线面积。但但是PCCB板的的制作成成本会增增加。 在实际际执行时时确实很很难达到
19、到完全平平行与等等长，不不过还是是要尽量量做到。除除此以外外，可以以预留差差分端接接和共模模端接，以以缓和对对时序与与信号完完整性的的影响。23、模模拟电源源处的滤滤波经常常是用LLC电路路。但是是为什么么有时LLC比RRC滤波波效果差差？ LC与RRC滤波波效果的的比较必必须考虑虑所要滤滤掉的频频带与电电感值的的选择是是否恰当当。 因因为电感感的感抗抗(reeacttancce)大大小与电电感值和和频率有有关。如如果电源源的噪声声频率较较低，而而电感值值又不够够大，这这时滤波波效果可可能不如如RC。但但是，使使用RCC滤波要要付出的的代价是是电阻本本身会耗耗能，效效率较差差，且要要注意所所选
20、电阻阻能承受受的功率率。 24、滤滤波时选选用电感感，电容容值的方方法是什什么？电感值的的选用除除了考虑虑所想滤滤掉的噪噪声频率率外，还还要考虑虑瞬时电电流的反反应能力力。如果果LC的的输出端端会有机机会需要要瞬间输输出大电电流，则则电感值值太大会会阻碍此此大电流流流经此此电感的的速度，增增加纹波波噪声(rippplee nooisee)。 电容值值则和所所能容忍忍的纹波波噪声规规范值的的大小有有关。纹纹波噪声声值要求求越小，电电容值会会较大。而而电容的的ESRR/ESSL也会会有影响响。 另另外，如如果这LLC是放放在开关关式电源源(swwitcchinng rreguulattionn p
21、oowerr)的输输出端时时，还要要注意此此LC所所产生的的极点零零点(ppolee/zeero)对负反反馈控制制(neegattivee feeedbbackk coontrrol)回路稳稳定度的的影响。 25、如如何尽可可能的达达到EMMC要求求，又不不致造成成太大的的成本压压力？PCB板板上会因因EMCC而增加加的成本本通常是是因增加加地层数数目以增增强屏蔽蔽效应及及增加了了ferrritte bbeadd、chhokee等抑制制高频谐谐波器件件的缘故故。除此此之外，通通常还是是需搭配配其它机机构上的的屏蔽结结构才能能使整个个系统通通过EMMC的要要求。以以下仅就就PCBB板的设设计技巧
22、巧提供几几个降低低电路产产生的电电磁辐射射效应。 1、尽尽可能选选用信号号斜率(sleew rratee)较慢慢的器件件，以降降低信号号所产生生的高频频成分。 2、注注意高频频器件摆摆放的位位置，不不要太靠靠近对外外的连接接器。 3、注注意高速速信号的的阻抗匹匹配，走走线层及及其回流流电流路路径(rretuurn currrennt ppathh)， 以减少少高频的的反射与与辐射。 4、在在各器件件的电源源管脚放放置足够够与适当当的去耦耦合电容容以缓和和电源层层和地层层上的噪噪声。特特别注意意电容的的频率响响应与温温度的特特性是否否符合设设计所需需。 55、对外外的连接接器附近近的地可可与地层
23、层做适当当分割，并并将连接接器的地地就近接接到chhasssis grooundd。 66、可适适当运用用grooundd guuardd/shhuntt trracees在一一些特别别高速的的信号旁旁。但要要注意gguarrd/sshunnt ttracces对对走线特特性阻抗抗的影响响。 77、电源源层比地地层内缩缩20HH，H为为电源层层与地层层之间的的距离。26、当当一块PPCB板板中有多多个数/模功能能块时，常常规做法法是要将将数/模模地分开开，原因因何在？将数/模模地分开开的原因因是因为为数字电电路在高高低电位位切换时时会在电电源和地地产生噪噪声，噪噪声的大大小跟信信号的速速度及电
24、电流大小小有关。如如果地平平面上不不分割且且由数字字区域电电路所产产生的噪噪声较大大而模拟拟区域的的电路又又非常接接近，则则即使数数模信号号不交叉叉， 模模拟的信信号依然然会被地地噪声干干扰。也也就是说说数模地地不分割割的方式式只能在在模拟电电路区域域距产生生大噪声声的数字字电路区区域较远远时使用用。27、另另一种作作法是在在确保数数/模分分开布局局，且数数/模信信号走线线相互不不交叉的的情况下下，整个个PCBB板地不不做分割割，数/模地都都连到这这个地平平面上。道道理何在在？数模信号号走线不不能交叉叉的要求求是因为为速度稍稍快的数数字信号号其返回回电流路路径(rretuurn currren
25、nt ppathh)会尽尽量沿着着走线的的下方附附近的地地流回数数字信号号的源头头，若数数模信号号走线交交叉，则则返回电电流所产产生的噪噪声便会会出现在在模拟电电路区域域内。28、在在高速PPCB设设计原理理图设计计时，如如何考虑虑阻抗匹匹配问题题？在设计高高速PCCB电路路时，阻阻抗匹配配是设计计的要素素之一。而而阻抗值值跟走线线方式有有绝对的的关系， 例如是是走在表表面层(miccrosstriip)或或内层(strripllinee/dooublle sstriipliine)，与参参考层(电源层层或地层层)的距距离，走走线宽度度，PCCB材质质等均会会影响走走线的特特性阻抗抗值。也也就
26、是说说要在布布线后才才能确定定阻抗值值。一般般仿真软软件会因因线路模模型或所所使用的的数学算算法的限限制而无无法考虑虑到一些些阻抗不不连续的的布线情情况，这这时候在在原理图图上只能能预留一一些teermiinattorss(端接接)，如如串联电电阻等，来来缓和走走线阻抗抗不连续续的效应应。真正正根本解解决问题题的方法法还是布布线时尽尽量注意意避免阻阻抗不连连续的发发生。29、哪哪里能提提供比较较准确的的IBIIS模型型库？IBISS模型的的准确性性直接影影响到仿仿真的结结果。基基本上IIBISS可看成成是实际际芯片II/O buffferr等效电电路的电电气特性性资料，一一般可由由SPIICE
27、模模型转换换而得 (亦可可采用测测量， 但限制制较多)，而SSPICCE的资资料与芯芯片制造造有绝对对的关系系，所以以同样一一个器件件不同芯芯片厂商商提供，其其SPIICE的的资料是是不同的的，进而而转换后后的IBBIS模模型内之之资料也也会随之之而异。也也就是说说，如果果用了AA厂商的的器件，只只有他们们有能力力提供他他们器件件准确模模型资料料，因为为没有其其它人会会比他们们更清楚楚他们的的器件是是由何种种工艺做做出来的的。如果果厂商所所提供的的IBIIS不准准确， 只能不不断要求求该厂商商改进才才是根本本解决之之道。30、在在高速PPCB设设计时，设设计者应应该从那那些方面面去考虑虑EMC
28、C、EMMI的规规则呢？一般EMMI/EEMC设设计时需需要同时时考虑辐辐射(rradiiateed)与与传导(connducctedd)两个个方面. 前者者归属于于频率较较高的部部分(30MMHz)后者则则是较低低频的部部分(30MMHz). 所所以不能能只注意意高频而而忽略低低频的部部分.一一个好的的EMII/EMMC设计计必须一一开始布布局时就就要考虑虑到器件件的位置置, PPCB迭迭层的安安排, 重要联联机的走走法, 器件的的选择等等, 如如果这些些没有事事前有较较佳的安安排, 事后解解决则会会事倍功功半, 增加成成本. 例如时时钟产生生器的位位置尽量量不要靠靠近对外外的连接接器, 高
29、速信信号尽量量走内层层并注意意特性阻阻抗匹配配与参考考层的连连续以减减少反射射, 器器件所推推的信号号之斜率率(sllew ratte)尽尽量小以以减低高高频成分分, 选选择去耦耦合(ddecooupllingg/byypasss)电电容时注注意其频频率响应应是否符符合需求求以降低低电源层层噪声. 另外外, 注注意高频频信号电电流之回回流路径径使其回回路面积积尽量小小(也就就是回路路阻抗lloopp immpeddancce尽量量小)以以减少辐辐射. 还可以以用分割割地层的的方式以以控制高高频噪声声的范围围. 最最后, 适当的的选择PPCB与与外壳的的接地点点(chhasssis grooun
30、dd)。31、如如何选择择EDAA工具？目前的ppcb设设计软件件中，热热分析都都不是强强项，所所以并不不建议选选用，其其它的功功能1.3.44可以选选择PAADS或或Caddencce性能能价格比比都不错错。 PPLD的的设计的的初学者者可以采采用PLLD芯片片厂家提提供的集集成环境境，在做做到百万万门以上上的设计计时可以以选用单单点工具具。32、请请推荐一一种适合合于高速速信号处处理和传传输的EEDA软软件。常规的电电路设计计，INNNOVVEDAA 的 PADDS 就就非常不不错，且且有配合合用的仿仿真软件件，而这这类设计计往往占占据了770%的的应用场场合。在在做高速速电路设设计，模模
31、拟和数数字混合合电路，采采用Caadennce的的解决方方案应该该属于性性能价格格比较好好的软件件，当然然Menntorr的性能能还是非非常不错错的，特特别是它它的设计计流程管管理方面面应该是是最为优优秀的。（大大唐电信信技术专专家 王王升）33、对对PCBB板各层层含义的的解释 Topooverrlayy -顶顶层器件件名称， 也叫 topp siilksscreeen 或者 topp coompoonennt llegeend, 比如如 R11 C55, IIC100.boottoomovverllay-同理mmulttilaayerr-如如果你设设计一个个4层板板，你放放置一个个 frr
32、ee padd orr viia, 定义它它作为mmulttilaay 那那么它的的padd就会自自动出现现在4个个层 上上，如果果你只定定义它是是topp laayerr, 那那么它的的padd就会只只出现在在顶层上上。34、22G以上上高频PPCB设设计，走走线,排排版,应应重点注注意哪些些方面？2G以上上高频PPCB属属于射频频电路设设计，不不在高速速数字电电路设计计讨论范范围内。而而射频电电路的布布局（llayoout)和布线线（rooutiing)应该和和原理图图一起考考虑的，因因为布局局布线都都会造成成分布效效应。而而且，射射频电路路设计一一些无源源器件是是通过参参数化定定义，特特
33、殊形状状铜箔实实现，因因此要求求EDAA工具能能够提供供参数化化器件，能能够编辑辑特殊形形状铜箔箔。Meentoor公司司的booarddstaatioon中有有专门的的RF设设计模块块，能够够满足这这些要求求。而且且，一般般射频设设计要求求有专门门射频电电路分析析工具，业业界最著著名的是是agiilennt的eeesooft，和和Menntorr的工具具有很好好的接口口。35、22G以上上高频PPCB设设计，微微带的设设计应遵遵循哪些些规则?射频微带带线设计计，需要要用三维维场分析析工具提提取传输输线参数数。所有有的规则则应该在在这个场场提取工工具中规规定。36、对对于全数数字信号号的PCC
34、B，板板上有一一个800MHzz的钟源源。除了了采用丝丝网（接接地）外外，为了了保证有有足够的的驱动能能力，还还应该采采用什么么样的电电路进行行保护？确保时钟钟的驱动动能力，不不应该通通过保护护实现，一一般采用用时钟驱驱动芯片片。一般般担心时时钟驱动动能力，是是因为多多个时钟钟负载造造成。采采用时钟钟驱动芯芯片，将将一个时时钟信号号变成几几个，采采用点到到点的连连接。选选择驱动动芯片，除除了保证证与负载载基本匹匹配，信信号沿满满足要求求（一般般时钟为为沿有效效信号），在在计算系系统时序序时，要要算上时时钟在驱驱动芯片片内时延延。37、如如果用单单独的时时钟信号号板，一一般采用用什么样样的接口口
35、，来保保证时钟钟信号的的传输受受到的影影响小？时钟信号号越短，传传输线效效应越小小。采用用单独的的时钟信信号板，会会增加信信号布线线长度。而而且单板板的接地地供电也也是问题题。如果果要长距距离传输输，建议议采用差差分信号号。LVVDS信信号可以以满足驱驱动能力力要求，不不过您的的时钟不不是太快快，没有有必要。38、227M,SDRRAM时时钟线（880M-90MM），这这些时钟钟线二三三次谐波波刚好在在VHFF波段，从从接收端端高频窜窜入后干干扰很大大。除了了缩短线线长以外外，还有有那些好好办法？如果是三三次谐波波大，二二次谐波波小，可可能因为为信号占占空比为为50%，因为为这种情情况下，信信
36、号没有有偶次谐谐波。这这时需要要修改一一下信号号占空比比。此外外，对于于如果是是单向的的时钟信信号，一一般采用用源端串串联匹配配。这样样可以抑抑制二次次反射，但但不会影影响时钟钟沿速率率。源端端匹配值值，可以以采用下下图公式式得到。 39、什什么是走走线的拓拓扑架构构？Topoologgy,有有的也叫叫rouutinng oordeer.对对于多端端口连接接的网络络的布线线次序。40、怎怎样调整整走线的的拓扑架架构来提提高信号号的完整整性？这种网络络信号方方向比较较复杂，因因为对单单向，双双向信号号，不同同电平种种类信号号，拓朴朴影响都都不一样样，很难难说哪种种拓朴对对信号质质量有利利。而且且
37、作前仿仿真时，采采用何种种拓朴对对工程师师要求很很高，要要求对电电路原理理，信号号类型，甚甚至布线线难度等等都要了了解。41、怎怎样通过过安排迭迭层来减减少EMMI问题题？首先，EEMI要要从系统统考虑，单单凭PCCB无法法解决问问题。层层叠对EEMI来来讲，我我认为主主要是提提供信号号最短回回流路径径，减小小耦合面面积，抑抑制差模模干扰。另另外地层层与电源源层紧耦耦合，适适当比电电源层外外延，对对抑制共共模干扰扰有好处处。42、为为何要铺铺铜？一般铺铜铜有几个个方面原原因。，EMMC.对对于大面面积的地地或电源源铺铜，会会起到屏屏蔽作用用，有些些特殊地地，如PPGNDD起到防防护作用用。，P
38、PCB工工艺要求求。一般般为了保保证电镀镀效果，或或者层压压不变形形，对于于布线较较少的PPCB板板层铺铜铜。，信信号完整整性要求求，给高高频数字字信号一一个完整整的回流流路径，并并减少直直流网络络的布线线。当然然还有散散热，特特殊器件件安装要要求铺铜铜等等原原因。43、在在一个系系统中，包包含了ddsp和和pldd，请问问布线时时要注意意哪些问问题呢？看你的信信号速率率和布线线长度的的比值。如如果信号号在传输输线上的的时延和和信号变变化沿时时间可比比的话，就就要考虑虑信号完完整性问问题。另另外对于于多个DDSP，时时钟，数数据信号号走线拓拓普也会会影响信信号质量量和时序序，需要要关注。44、
39、除除prootell工具布布线外，还还有其他他好的工工具吗？至于工具具，除了了PROOTELL，还有有很多布布线工具具，如MMENTTOR的的WG220000,ENN20000系列列和poowerrpcbb，Caadennce的的alllegrro，zzukeen的ccadsstarr,crr50000等，各各有所长长。45、什什么是“信号回回流路径径”？ 信号回流流路径,即reeturrn ccurrrentt。高速速数字信信号在传传输时，信信号的流流向是从从驱动器器沿PCCB传输输线到负负载，再再由负载载沿着地地或电源源通过最最短路径径返回驱驱动器端端。这个个在地或或电源上上的返回回信号就
40、就称信号号回流路路径。DDr.JJohsson在在他的书书中解释释，高频频信号传传输，实实际上是是对传输输线与直直流层之之间包夹夹的介质质电容充充电的过过程。SSI分析析的就是是这个围围场的电电磁特性性，以及及他们之之间的耦耦合。46、如如何对接接插件进进行SII分析？在IBIIS3.2规范范中，有有关于接接插件模模型的描描述。一一般使用用EBDD模型。如如果是特特殊板，如如背板，需需要SPPICEE模型。也也可以使使用多板板仿真软软件（HHYPEERLYYNX或或IS_mulltibboarrd），建建立多板板系统时时，输入入接插件件的分布布参数，一一般从接接插件手手册中得得到。当当然这种种
41、方式会会不够精精确，但但只要在在可接受受范围内内即可。47、请请问端接接的方式式有哪些些？端接（ttermminaal）,也称匹匹配。一一般按照照匹配位位置分有有源端匹匹配和终终端匹配配。其中中源端匹匹配一般般为电阻阻串联匹匹配，终终端匹配配一般为为并联匹匹配，方方式比较较多，有有电阻上上拉，电电阻下拉拉，戴维维南匹配配，ACC匹配，肖肖特基二二极管匹匹配。48、采采用端接接（匹配配）的方方式是由由什么因因素决定定的？匹配采用用方式一一般由BBUFFFER特特性，拓拓普情况况，电平平种类和和判决方方式来决决定，也也要考虑虑信号占占空比，系系统功耗耗等。49、采采用端接接（匹配配）的方方式有什什
42、么规则则？数字电路路最关键键的是时时序问题题，加匹匹配的目目的是改改善信号号质量，在在判决时时刻得到到可以确确定的信信号。对对于电平平有效信信号，在在保证建建立、保保持时间间的前提提下，信信号质量量稳定；对延有有效信号号，在保保证信号号延单调调性前提提下，信信号变化化延速度度满足要要求。MMenttorICXX产品教教材中有有关于匹匹配的一一些资料料。另外外Hiigh Speeed Diggitaal ddesiign a hhandd boook of blaackmmagiic有有一章专专门对ttermminaal的讲讲述，从从电磁波波原理上上讲述匹匹配对信信号完整整性的作作用，可可供参考
43、考。50、能能否利用用器件的的IBIIS模型型对器件件的逻辑辑功能进进行仿真真？如果果不能，那那么如何何进行电电路的板板级和系系统级仿仿真？IBISS模型是是行为级级模型，不不能用于于功能仿仿真。功功能仿真真，需要要用SPPICEE模型，或或者其他他结构级级模型。免串扰？变化的信信号（例例如阶跃跃信号）沿沿传输线线由A到到B传播播，传输输线C-D上会会产生耦耦合信号号，变化化的信号号一旦结结束也就就是信号号恢复到到稳定的的直流电电平时，耦耦合信号号也就不不存在了了，因此此串扰仅仅发生在在信号跳跳变的过过程当中中，并且且信号沿沿的变化化（转换换率）越越快，产产生的串串扰也就就越大。空空间中耦耦合
44、的电电磁场可可以提取取为无数数耦合电电容和耦耦合电感感的集合合，其中中由耦合合电容产产生的串串扰信号号在受害害网络上上可以分分成前向向串扰和和反向串串扰Scc，这个个两个信信号极性性相同；由耦合合电感产产生的串串扰信号号也分成成前向串串扰和反反向串扰扰SL，这这两个信信号极性性相反。耦耦合电感感电容产产生的前前向串扰扰和反向向串扰同同时存在在，并且且大小几几乎相等等，这样样，在受受害网络络上的前前向串扰扰信号由由于极性性相反，相相互抵消消，反向向串扰极极性相同同，叠加加增强。串串扰分析析的模式式通常包包括默认认模式，三三态模式式和最坏坏情况模模式分析析。默认认模式类类似我们们实际对对串扰测测试的方方式，即即侵害网网络驱动动器由翻翻转信号号驱动，受受害网络络驱动器器保持初初始状态态（高电电平或低低电平），然然后计算算串扰值值。这种种方式对对于单向向信号的的串扰分分析比较较有效。