《哈理工电子技术数字部分cylj.docx》由会员分享，可在线阅读，更多相关《哈理工电子技术数字部分cylj.docx（91页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、哈尔滨理工大学 数字电子技术单元练习题数制和码码制、逻逻辑代数数基础教学内容容：0、概述述 （11）逻辑辑代数 （2）二二进制表表示法 （3）二二进制代代码 1、基本本概念、公公式和定定理 （11）基本本和常用用逻辑运运算 （22）公式式和定理理 2、逻辑辑函数的的化简方方法 （11）标准准式和最最简式 （2）公公式化简简法 （33）图形形化简法 （44）具有有约束的的函数的的化简 3、逻辑辑函数的的表示方方法及其其相互转转换 （11）几种种表示方方法 （22）几种种表示法法的相互转转换 重点难点点：逻辑代数数的公式式、定理理及应用用 逻辑函数数各种表表示方法法及其相相互转换换 逻辑函数数的化
2、简简（包括括具有约约束的函函数） 教学要求求：掌握逻辑辑函数四四种表示示方法，能能熟练地地相互转转换，会会根据输输入画输输出波形形； 掌握逻辑辑函数两两种化简简方法，正正确理解解约束条条件，并并能在化化简中熟熟练运用用。一、单项项选择题题1、数字字电路中的工作信号为( )。(a) 随时时间连续续变化的的电信号号 (b) 脉冲信号 (c) 直流信号2、ABB+CD的“与非”逻辑式为( )。(a) (b) (cc) 3、图示示逻辑电路的逻辑式为( )。(a) B+AA(b) ABB+(c) +AB(dd) AAB 4、下列列逻辑符符号中，能能实现逻逻辑功能的是( )。5、逻辑辑图和输入A，B的波形
3、如图所示，分析当输出F为“0”的时刻应是( )。(a) t1(b) tt2(c) t36、逻辑辑式BC+ABCC+C，化简后为( )。(a) B+C(b) C+AB (c) CC+BC7、逻辑辑符号如图所示，表示“与”门的是( ) 。8、逻辑辑图和输入A，B的波形如图所示，分析在t1 时刻输出F为( )。(a) “1”(b) “0”(c) 不定9、逻辑辑图和输入A，B的波形如图所示，分析在t1 时刻输出F为( )。(a) “1”(b) “0”(c) 任意10、逻逻辑符号号如图所所示，其中中表示“非”门的是( )。二、非客客观题1. 一数字字信号的的波形如如图1.1.11所示，试试问该波波形所代
4、代表的二二进制数数是什么么？解：2. 将下列列十进制制数转换换为二进进制数、八八进制数数、十六六进制数数和84421BBCD码码（要求求转换误误差不大大于2-4）： (11) 443(2) 1227(3) 2554.225(4) 2.7188解：3. 将下列列每一二二进制数数转换为为十六进进制码： (1) 10010001B(2) 111.0111011B解：4. 将下列列十进制制转换为为十六进进制数： (1) 5000D(2) 599D(3) 0.34DD(4) 10002.45DD解：5将下下列十六六进制数数转换为为二进制制数： (1) 233F.445H(2) A0040.51HH解：6
5、将下下列十六六进制数数转换为为十进制制数： (1) 1003.22H(2) A445D.0BCCH解：7用逻逻辑代数数证明下下列不等等式(a) (b) (c) 8用代代数法化化简下列列等式(a) (b) (c) (dd) (e) (ff) (g) (h) (i) (j) (k) (l) (m) 9将下下列各式式转换成成与 或形形式(a) (b) (c) 10利利用与非非门实现现下列函函数(a) L=AB+AC (bb) (c) 11用用卡诺图图法化简简下列各各式(a) (b) (c) (d) (e) (f) (g) (h) 12电电路如图图所示，“1”表示开关闭合，“0”则表示断开；“1”表示
6、灯F亮，“0”则表示灯熄。试写出F的逻辑式。13画画出的逻辑图，列出其逻辑状态表。14 逻辑状态表如下所示，其输入变量为A，B，C ，输出为S，试写出S的逻辑式。ABCS0000001101010110100110101100111115、逻逻辑电路如图所示，写写出逻辑式，并化简为 最最 简 与 或或 表 达 式式。 F门 电 路教学内容容：1、半导导体二极极管、三三极管和和MOSS管开关关特性 （1）理理想开关关的开关关特性 （2）半半导体二二极管开开关特性性 （33）半导导体三极极管开关关特性 （44）MOOS管开开关特性性 2、分立立元件门门电路 （1）二二极管与与门，或或门 （22）三
7、极极管非门门 3、CMMOS门门电路 （11）CMMOS反反相器 （2）CCMOSS与非门门、或非非门、与与门和或或门 （33）COOMS与与或非门门和异或或门 （44）COOMS传传输门、三三态门、漏漏极开路路门 4、TTTL集成成门电路路 （11）TTTL反相相器 （22）TTTL与非非门、或或非门、与与门、或或门、与与或非门门和异或或门 （33）TTTL集电电极开路路门和三三态门重点难点点：各种TTTL门电电路符号号，功能能及其描描述方法法教学要求求：掌握握常见TTTL门门电路及及CMOOS门电电路符号号，结构构特点，功功能及表表示方法法 2了解解分立元元件构成成的各种种门电路路了解二二
8、极管的的钳位作作用，了了解逻辑辑门的扇扇出系数数、开门门电平、关关门电平平、抗干干扰容限限的概念念。3理解解TTLL基本与与非门的的结构和和工作原原理及传传输特性性。 4理解解MOSS与非门门和或非非门电路路，理解解CMOOS传输输门和模模拟开关关。 5掌握握TTLL门、CCMOSS门多余余输入端端的处理理，掌握握OC门门、三态态门使用用特点。一、 单项选择择题1、数字字电路中晶体管大多工作于( )。(a) 放大状态(b) 开开关状态(c) 击击穿状态2、 TTTL 与非门的扇出系数是( )。(a) 输出端允许驱动各类型门电路的最大数目(b) 输出端允许驱动同类型门电路的最小数目(c) 输出端
9、允许驱动同类型门电路的最大数目3、晶体体管的开关作用是 ( )。(a) 饱合时集射极接通，截止时集射极断开(b) 饱合时集射极断开，截止时集射极接通(c) 饱合和截止时集射极均断开4、在MMOS门门电路中，CMMOS 门电路的主要缺点是( )。(a) 静态电流大(b) 输输出幅度小(c) 工艺复杂，成本较高5、逻辑辑图和输输入A，B的波形形如图所所示，分分析在tt1时刻输出F为( )。(a) 0(b) 11(c) 不不定6、场效效应管门电路如图所示，该电路为( )。(a)“与非”门(b) “非”门(c) “或”门7、逻辑辑电路如如图所示示，输入 A“1”，B“1”，C“0”，则输出F为( )。
10、 (a) 高高阻状态(b) “1”(c) “0”8、 TTTL 三态输出“与非”门电路与 TTTL “与非”门电路的区别是( )。(a) 多一个输入端(b) 多一个输出端(c) 多多一只二极管9、CMMOS 门电路的静态功耗 ( )。(a) 大大(b) 小小(c) 等于零10、逻逻辑电路如图所示，则输出( )。(a) (b) (c) AAB11、逻逻辑电路路如图所所示，EEN 为为控制端，若C = 1，则F为 ( )。(a) (b) (c) 高高阻状态12、图图示门电路为( )。(a) “与”门(b) “与非”门 (c) “非”门二、 非客观题题1、在 图 中中，G11、G2、G3 是是 OC
11、C 门，OOC 门门 输 出 高高 电 平 VVOH3V 时时 的 漏 电电 流 IOH=1000A，其 输 出出 低 电 平平 VOL0.44V 时时 的 最 大大 负 载 电电 流 ILM=116mAA；负 载 门门 是 二 输输 入 端 TTTL 与 非非 门，它它 们 的 低低 电 平 输输 入 电 流流 为 IIL=1.44 mAA、高 电 平平 输 入 电 流 IIH= 40A，VCC=5 V，R1=2 kW，求求 此 线 与与 输 出 能能 带 动 多多 少 个 这这 样 的 负负 载 门。&VCCR1G1G2：nn个G32、计算算图示电电路中22输入或或非门GG1能驱动动多少个
12、个同样的的或非门门电路。已已知或非非门的低电平输输出电流流最大值值IOL(maxx)=116mAA，高电电平输出出电流最最大值IIOH(maxx)= -00.4mmA，高电平输输入电流流最大值值IIH(maxx)=440A，低低电平输输入电流流最大值值IIL(maxx)=-1.66mA。1111G1vI3、图示示接口电电路中，已已知三极极管的为1000，导导通时VVBE = 0.77V，饱饱和压降降为VCESS = 0.1V；RC = 4.77k。OCC门允许许的最大大负载电电流为IILM = 110mAA，这时输出出的低电电平VOL= 0.11V。OOC门输输出三极极管截止止时的漏漏电流为为
13、IOH 2000A。TTL门门电路的的低电平平输入电电流为 IIL= - 11.5mmA，高高电平输输入电流流为IIH = 220A。（1） 要求三极极管反相相器输出出的高电电平大于于3.55V，低低电平低低于0.3V，试试计算电电阻RB的取值值范围。（2） 若将OCC门改为为推拉式式输出的的与非门门，会发发生什么么问题？ &VOVCRBRC4.7kVCC=+5V组合逻辑辑电路教学内容容：1、组合合电路的的基本分分析方法法和设计计方法 2、加法法器和数数值比较较器 3、编码码器和译译码器 4、数据据选择器器和分配配器 5、用中中规模集集成电路路实现组组合逻辑辑函数（1）用用数据选选择器实实现组
14、合合逻辑函函数 （2）用用译码器器实现组组合逻辑辑函数6、组合合电路中中的竞争争冒险（1）竞竞争冒险险概念及及成因 （2）消消除竞争争冒险的的方法重点难点点：组合电路路分析方方法，组组合电路路设计方方法 常用组合合电路部部件功能能和应用用 教学要求求：1掌握握组合电电路分析析方法，能能熟练地地对给定定电路进进行分析析，并能能用各种种表示方方法表达达其功能能 2掌握握组合电电路设计计的一般般步骤，能能根据要要求设计计简单组组合电路路 3掌握握常用组组合电路路部件功功能，会会用译码码器数据据选择器器ROMM,PLLA实现现所需 4正确确理解组组合电路路中竞争争冒险产产生原因因， 了了解消除除的常用
15、用方法一、单项项选择题题1、逻辑辑状态表表如下所所示，指指出能实实现该功功能的逻逻辑部件件是( )。(a) 二进制译码器 (bb) 十十进制编码码器 (cc) 二二进制编码器输输出入BA000110112、逻辑辑电路如图所示，其全加器为( )。3、二进进制编码表如下所示，指出它的逻辑式为( )。(a) BB= Y2+Y3A=Y1+Y3(b) BB= Yo+Y1A=Y2+Y3(c) BB= Y2+Y3A=Yo+Y2输输出入 B A 0 0 0 1 1 0 1 14、逻辑辑状态表表如下所所示，指指出能实实现该功功能的逻逻辑部件件是( )。(a) 十进进制译码器 (b) 二二进制译码器 (cc) 二
16、进制编码器输入输出BAY0Y1Y2Y30010000101001000101100015、图示示为采用共阴极数码管的译码显示电路，若显示码数是 2，译译码器输出端应为( )。(a) a=b=d=e=“1”，g=cc=f =“0”(b) a=b=d=e=gg=“0”，c=f =“1”(c) a=b=c=d=e=g=“1”，c=f =“0”6、图示示逻辑电路的逻辑式为( )。(a) B+AA(b) ABB+(c) +AB(d) ABB 7、全加加器的逻辑符号如图所示，当Ai=“0”，Bi=“0”，Ci1 =“0”时，Ci和Si分别为 ( )。(a) 1 00(b) 0 118、逻辑辑电路如图所示，
17、全加器为( )。9、逻辑辑电路如图所示，由其逻辑功能判断应为( )。(a) 二进制编码器(b) 二二进制译码器(c) 十十进制编码器10、二十进制显示译码器用于将将二进制制代码译译成( )。(a) 二十进制数字(b) 十十进制数字(c) 二二进制数字11、半半加器逻辑符号如图所示，当A=“1”，B=“1”时，C和S分别为( )。(a) CS(b) CS (c) C12、编编码器的逻辑功能是( ) 。(a) 把某种二进制代码转换成某种输出状态(b) 将某种状态转换成相应的二进制代码(c) 把二进制数转换成十进制数13、已已知二位二进制译码器的状态表，用“与”门实现译码的电路为 ( )。14、采用
18、共阳极数码管的译码显示电路如图所示，若显示码数是 1，译码器输出端应为( )。(a) a=“0”，b = c = “1”，d = e = f = g =“0”(b) a = b =“1”，c =“0”，d = e = f = g =“0”(c) a=“1”，b= c =“0”，d = e = f = g =“1”15、用用“与非”门实现二进制编码的电路为( )。16、逻逻辑电路如图所示，其全加器为( )。17、全全加器的逻辑状态表为( )。 00 00 00 00 00 00 00 11 00 11 00 11 00 00 11 00 11 11 11 00 11 00 00 00 11 11
19、 00 11 11 00 11 11 00 11 00 11 11 11 11 11 (a)ABCSABS0000000010101110011011110110 (b) (c)18、若若把某一全加器的进位输出接至另一全加器的进位输入，则可构成( )。(a) 二位并行进位的全加器(b) 二位串行进位的全加器(c) 一位串行进位的全加器二、非客客观题1、画出出的逻辑图。2、七段段显示译码器与共阴极LEDD 管管相连，已知其状态表，试依序写出所显示的字形。步输入输出序DCBAabcdefg 100010110111 200101111110 300111100111 4010010011113、某
20、逻逻辑电路的状态表如下，其其输入变量为A，B，C，输出为F，试写出F 的逻逻辑式。ABCF000000100100011010001010110011114、画出出的逻辑图，列出其逻辑状态表。5、逻辑辑电路如图所示，当当开关 S 拨在“1”位时，七段共阴极显示器显示何种字符（未与开关 S 相连的各“与非”门输入端均悬空)。6、试分分析图所所示逻辑辑电路的的功能。7、分析析图所示示逻辑电电路的功功能。8、 试试用2输输入与非非门和反反相器设设计一个个4位的的奇偶校校验器，即即当4位位数中有有奇数个个1时输输出为00，否则则输出为为1。9、某雷雷达站有有3部雷雷达A、BB、C，其其中A和和B功率率
21、消耗相相等，CC的功率率是A的的功率的的两倍。这这些雷达达由两台台发电机机X和YY供电，发发电机XX的最大大输出功功率等于于雷达AA的功率率消耗，发发电机YY的最大大输出功功率是XX的3倍倍。要求求设计一一个逻辑辑电路，能能够根据据各雷达达的启动动和关闭闭信号，以以最节约约电能的的方式启启、停发发电机。10、写写 出 图 中中 输 出 FF1、F2、F3的 逻逻 辑 函 数数 式 并 用用 卡 诺 图图 法 化 为为 最 简 与与 或 式。图图 中 74LLS422是 二二 十 进 制制 译 码 器器，其 逻 辑辑 功 能 是是 将 输 入入 BCCD 码码 的110个 代 码码 译 成100
22、个 低低 电 平 输输 出 信 号号，具 有 拒拒 绝 伪 码码 的 功 能能，其 逻 辑辑 式 为：，。Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y97 4 L S 4 2A3 A2 A1 A0&F1F22F3M N O P11、已已 知 双 44 选 1 数数 据 选 择择 器 74LLS1553 的的 逻 辑 式式 为：，请 用 它 产产 生 逻 辑辑 函 数：，画画 在 图 中中，允 许 使使 用 必 要要 的 门 电电 路, A1 、AA0已 经经 接 上 了了 B和 C。Y1 Y2A0 74LS153A1S1 D10 D11D12D13 S2 D20 D21 D22 D
23、23CB12、用用CT774LSS1511型8选选1数据据选择器器实现逻逻辑函数数式。CCT744LS1151的的框图和和功能表表如图所所示。选 择选 通输 出A2 AA1 AA0Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11000000000A2 YA1 CT74LS151A0 S D7 D6 D5 D4 D3 D2 D1 D0D0D1D2D3D4D5D6D713、用用 下 图 所所 示 集 成成 二 进 制制 译 码 器器74LLS1338 和和 与 非 门门 实 现 一一 组 逻 辑辑 函 数当 时 ，译 码 器器 744LS1138 处 于于 工
24、作 状状 态。否 则译译 码 器 被被 禁 止 其中：Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 触发器教学内容容：、基本本触发器器（1）用用与非门门组成的的基本触触发器（22）用或或非门组组成的基基本触发发器（33）集成成基本触触发器DD/A转转换主要要参数 2、同步步触发器器（1）同同步RSS触发器器（2）同同步D触触发器3、主从从触发器器（1）主主从RSS触发器器（2）主主从JKK触发器器4、边沿沿触发器器（1）边边沿D触触发器 （2）边边沿JNN触发器器5、时钟钟触发器器的功能能分类及及转换（11）功能能分类 （2）不不同类型型的
25、转换换6、触发发器逻辑辑功能表表示方法法及转换换（1）功功能表示示方法 （2）各各种表示示法间的的转换重点难点点：触发发器基本本特性和和按逻辑辑功能的的分类，触发器器不同结结构及其其动作特特点，触发器器的转换换方法。教学要求求：1掌握握触发器器的基本本特点，不不同功能能触发器器状态变变换规律律，熟知知各种功功能描述述方法。2正确确理解不不同结构构的不同同动作特特点，会会根据输输入波形形画出输输出波形形。 3知道道常见的的几种触触发器转转换成其其它功能能触发器器的方法法。一、单项项选择题题1、在RRD=SD=“1”时，基本 RSS 触发器 ( )。(a) 置“0”(b) 置置“1” (cc) 保
26、持原状态2、逻辑辑电路如图所示，当RD=SD=S=R=“1”时，脉冲来到后可控RS 触发器的新状态为（）。(a) “0” (bb) “1” (c) 不不定3、触发发器输出的状态取决于 ( )。(a) 输入信号(b) 电路路的原始始状态 (cc) 输入信信号和电电路的原原始状态态4、分析析下面逻辑电路图中C、J、K 的波形。当初始状态为“0”时，输输出Q 端是“0”的瞬间为（）。 (a) (b) (c) 5、逻辑辑电路如图所示，分析图中C，J，K 的波形。当初始状态为“0”时，输出Q 是“1”的瞬间为（）。(a) (b) (c) 6、逻辑辑电路如图所示，A=“0”时，脉冲冲来到后后D 触发发器（
27、）。(a) 具有计数器功能(b) 置置“0” (c) 置置“1”7、触发发器连接如下图所示，则具有（）。(a) T 触发器功能(b) DD 触发器功能(c) TT 触发器功能8、T 触发器的状态表为（）。TQn+11TQn+11TQn+110 0001 111Qn (aa) (b) (c)9、可控控 RSS 触发器的状态表为（）。SDRDQn+11SDRDQn+11SRQn+11 0 010 000 0 1 001 001 0 1 0 111不变10 1 1 100不定11不定 (a) (b) (c)10、逻逻辑电路如图所示，它具有（）。(a) D 触发器功能(b) TT 触发器功能(c) T
28、T 触发器功能11、某某主从型型JK触发发器，当当J=K=“1”时，C端的频频率f=2000 Hzz，则Q的频率率为( ) 。(a) 2000 HHz(bb) 4000 Hzz(c) 1100 Hz12、逻逻辑电路如图所示，输输入为X，Y，同它功能相同的是（）。(a) 可控 RSS 触触发器 (bb) JK 触发器 (cc) 基本 RSS 触发器 (dd) T 触触发器13、下下图逻辑电路如图所示，分析RD ，SD 的波形，当当初始状态为“0”时，输输出Q 是“1”的瞬间为 ( )。(a) t1 (bb) t2 (c) tt314、逻逻辑电路如图所示，A=“0”时，脉冲来到后 JKK触发器（）
29、。(a) 具有计数功能 (b) 置“0” (cc) 置“1”(d) 保保持原状态15、逻逻辑电路如图所示，分析C的波形，当初始状态为“0”时，输出Q是“0”的瞬间为（）。(a) t1 (b) t2 (c) tt3二非客客观题1、设触触发器的初始状态为“0”，已知C脉冲及各输入的波形，试画出触发器输出Q的波形。图1 为可控RS 触发器，图2 为维持阻塞D触发器图3 为主从JK 触发器。2、基本本RS 触发器Q的初始状态为“0”，根据给出的和的波形，试画出Q的波形，并并列出状态表。3、过流流保护电路如图所示，试分析其工作原理( 设二极管的管压降=0.6 VV，门电路的关门电平为 0.8 VV，开门
30、电平为1.44 V)。4、 分析图图所示电电路的功功能，列列出真值值表。5、 如图55.1.6所示示的触发发器的CCP、RR、S信信号波形形如图所所示，画画出Q和和的波形形，设初初态Q=0。6、由与与或非门门组成的的同步RRS触发发器如图图所示，试试分析其其工作原原理并列列出功能能表。7、设主主从JKK触发器器的初始始状态为为0，CCP、JJ、K信信号如图图所示，试试画出触触发器QQ端的波波形。8、 逻逻辑电路路如图所所示，已已知CPP和A的的波形，画画出触发发器Q端端的波形形，设触触发器的的初始状状态为00。解：9、用适适当的逻逻辑门，将将D触发发器转换换成T触触发器、RRS触发发器和JJK
31、触发发器。解：时序逻辑辑电路教学内容容：、时序序电路的的基本分分析和设设计方法法（1）基基本分析析方法 （2）基本设计方法2、计数数器（1）特特点和分分类（22）二进进制计数数器（33）十进进制计数数器（44）N进进制计数数器、寄存存器（1） 寄存器的的主要特特点和分分类 （22）基本本寄存器器 （33）移位位寄存器器 （44）移位位寄存器器型计数数器 、顺序序脉冲发发生器（11）一般般步骤 （2）设设计举例例 重点难点点：掌握时序序电路的的特点和和分析方方法，能能熟练地地根据给给定 电电路，用用各种方方法分析析电路功功能，画画出状态态出表和和状态图图时序图图。教学要求求：1掌握握时序逻逻辑电
32、路路的定义义及同步步时序电电路的分分析与设设计方法法和一般般步骤。2理解解时序电电路各方方程组（输输出方程程组、驱驱动方程程组、状状态方程程组），状状态转换换表、状状态转换换图及时时序图在在分析和和设计时时序电路路中的重重要作用用。3熟知知计数器器、寄存存器、移移位寄存存器等常常见时序序电路功功能特点点，会用用集成计计数器构构成任意意进制计计数器。一单项项选择题题1、分析析某时序逻辑电路的状态表，判定它是（）。(a) 移位寄存器(b) 二二进制计数器 (cc) 十进制计数器C00001001201131114110510060002、时时序逻辑电路如图所示，原状态为“00”，当送入两个C脉冲后
33、的新状态为（）。(a) 00 0 (b) 1 11 (cc) 1 0 3、某计计数器最大输入脉冲数为 122，组成该计数器所需最少的触发器个数为（）。(a) 2 (b) 33 (c) 44、一位位十进制计数器由（）位位二进制计数器组成。(a) 2 (b) 33 (cc) 45、逻辑辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后触发器 ( )。(a) 具有计数功能 (bb) 保持原状态 (cc) 置“0” (d) 置置“1”6、寄存存器与计数器的主要区别是（）。(a) 寄寄存器具有记忆功能，而计数器没有(b) 寄寄存器只能存数，不能能计数，计数器不仅能连续计数，也能存数(c) 寄寄存器只
34、能存数，计数器只能计数，不能存数7、移位位寄存器与数码寄存器的区别是（）。(a) 前前者具有移位功能，后者则没有(b) 前前者不具有移位功能，后者则有(c) 两两者都具有移位功能和计数功能8、如图图所示时序逻辑电路为（）。(a) 同同步二进进制计数数器(b) 数码寄存器(c) 移位寄存器9、分析析某时序逻辑电路的状态表，判定它是（）。(a) 移位寄存器(b) 二二进制计数器 (c) 十进制计数器C000010012011311141105100600010、时时序逻辑电路如图所示，原状态为“10”，当送入一个C脉冲后的新状态为（）。(a) “1 00 ” (b) “0 11” (c) “1 11”11、如如图所示时序逻辑电路为（）。(a) 异步步二进制制计数器器(b)异步十十进制计计数器 (cc) 同步十十进