EDA状态机实验报告(共6页).doc

上传人:飞****2 文档编号:6234544 上传时间:2022-02-01 格式:DOC 页数:6 大小:110.50KB
返回 下载 相关 举报
EDA状态机实验报告(共6页).doc_第1页
第1页 / 共6页
EDA状态机实验报告(共6页).doc_第2页
第2页 / 共6页
点击查看更多>>
资源描述

《EDA状态机实验报告(共6页).doc》由会员分享,可在线阅读,更多相关《EDA状态机实验报告(共6页).doc(6页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精选优质文档-倾情为你奉上 状态机设计学院:数学与计算机学院 专业: 姓名: 学号: 一、实验目的1通过实验掌握有限状态机的要点和特点及其设计;2用状态机实现串行序列的设计。二、设计要求1 先设计11010序列信号发生器;2 再设计一个序列信号检测器,若系统检测到串行序列11010则输出为“1”,否则输出为“0”,并对其进行仿真和硬件测试。三、实验设备PC机,Quartue软件,实验箱四、实验原理1、序列信号发生器CNT00000001001000110100010101100111ZOUT01110100CNT10001001101010111100110111101111ZOUT11011

2、010复位信号CLRN。当CLRN=0时,使CNT=0000,当CLRN=1时,不影响程序运行,每来一个CLK脉冲CNT加一。2、序列信号检测器状态转移图:S0 S2 S1 S3 S4 S5101010100五、实验步骤1、信号发生器(1)建立工作库文件夹,输入设计项目VHDL代码,如下:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY s_machine IS PORT(clk,reset,state_input:IN STD_LOGIC; comb_output:OUT STD_LOGIC);END s_machine;ARCHITECTURE

3、 behav OF s_machine ISTYPE FSM_ST IS (s0,s1,s2,s3);SIGNAL current_state,next_state: FSM_ST;BEGINREG:PROCESS(reset,clk) BEGINIF reset=1 THEN current_state=s0;ELSIF CLKEVENT AND CLK=1 THEN current_statecomb_output=0; IF state_input=0 THEN next_state=s0; ELSE next_statecomb_output=0; IF state_input=0 T

4、HEN next_state=s0; ELSE next_statecomb_output=0; IF state_input=0 THEN next_state=s0; ELSE next_statecomb_output=1; IF state_input=0 THEN next_state=s0; ELSE next_state=s3; END IF;END case; END PROCESS;END behav;(2)对其进行波形仿真,如下图:3)将其转换成可调用元件如图:2、信号检测器1)建立工作库文件夹,输入设计项目VHDL代码,如下:LIBRARY IEEE ;USE IEEE.

5、STD_LOGIC_1164.ALL;ENTITY SCHK IS PORT(DIN, CLK, CLR : IN STD_LOGIC; ss : OUT STD_LOGIC_VECTOR END SCHK;ARCHITECTURE behav OF SCHK IS SIGNAL Q : INTEGER RANGE 0 TO 5 ; SIGNAL D : STD_LOGIC_VECTOR(5 DOWNTO 0); BEGIN D = 11010 ; PROCESS( CLK, CLR ) BEGIN IF CLR = 1 THEN Q IF DIN = D(4) THEN Q = 1 ; EL

6、SE Q IF DIN = D(3) THEN Q = 2 ; ELSE Q IF DIN = D(2) THEN Q = 3 ; ELSE Q IF DIN = D(1) THEN Q = 4 ; ELSE Q IF DIN = D(0) THEN Q = 5 ; ELSE Q Q = 0 ; END CASE ; END IF ; END PROCESS ; PROCESS( Q ) BEGIN IF Q = 5 THEN ss = 1 ; ELSE ss = 0 ; END IF ; END PROCESS ;END behav ;3)将其转换成可调用元件如图:3.序列信号检测器顶层文件1)调用序列信号发生器和序列信号检测器元件,建立工作库文件夹,输入设计项目原理图如下图:2)对总体进行波形仿真,如下图:功能仿真:六、实验心得本实验中使用moore型状态机效果更好一些。在实际应用中,mealy型和moore型状态机各有所长,应根据实际合理选择。专心-专注-专业

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 应用文书 > 教育教学

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁