《可测性设计及DFT软件的使用.ppt》由会员分享，可在线阅读，更多相关《可测性设计及DFT软件的使用.ppt（49页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、可测性设计及DFT软件的使用张艳2007-11-5OutlinevDFT基础vDFTCompile生成扫描链vTetraMAX生成ATPGv设计实例20007-11-52共49页DFT基础v测试vDFTv故障模型vATPGvDFT常用方法20007-11-53共49页测试(1-3)CMOS反相器中的物理缺陷20007-11-54共49页测试(2-3)目前的产品测试方法20007-11-55共49页测试(3-3)ATE20007-11-56共49页DFT基础v测试vDFTv故障模型vATPGvDFT常用方法20007-11-57共49页DFT(Design For Test)controllab
2、ilityobservability20007-11-58共49页DFT基础v测试vDFTv故障模型vATPGvDFT常用方法20007-11-59共49页故障模型物理故障逻辑故障封装引脚间的漏电或短路 单一固定故障芯片焊接点到管脚连线断裂延时故障表面玷污、含湿气静态电流故障金属层迁移、应力、脱皮 金属层开路、短路 20007-11-510共49页单一固定故障20007-11-511共49页等价故障(1/3)20007-11-512共49页等价故障(2/3)20007-11-513共49页等价故障(3/3)NAND的输入SA0和输出的SA1效果等效A SA0,B SA0,Y SA1是一个等效故
3、障集20007-11-514共49页故障压缩20007-11-515共49页不可测故障20007-11-516共49页DFT基础v测试vDFTv故障模型vATPGvDFT常用方法20007-11-517共49页ATPGATPG Automatic Test Pattern GeneratorD算法PODEM(Goel)FAN(Fujiwara和Shimono)高级算法 20007-11-518共49页D算法20007-11-519共49页D算法-activate the SA0 fault20007-11-520共49页D算法-propagate fault effect20007-11-52
4、1共49页D算法-anatomy of a test pattern20007-11-522共49页D算法-record the test pattern20007-11-523共49页DFT基础v测试vDFTv故障模型vATPGvDFT常用方法20007-11-524共49页DFT常用方法v功能点测试 需在每个测试点增加可控的输入和输出，I/O增加v扫描测试 结构化的DFT技术，全扫描和部分扫描v内建自测试 消除了对ATE的存储能力和频率的限制，更具发展潜力20007-11-525共49页扫描测试(1/2)20007-11-526共49页扫描测试(2/2)20007-11-527共49页Ou
5、tlinevDFT基础vDFTCompile生成扫描链vTetraMAX生成ATPGv设计实例20007-11-528共49页设计流程20007-11-529共49页普通D触发器20007-11-530共49页Test-Ready Compilationset_scan_configuration -style multiplexed_flip_flop -clock_mixing no_mix-chain_count 1set_dft_signal-view existing_dft-type ScanClock -port clk -timing 1 8.5set_dft_signal-v
6、iew existing_dft-type Reset -port rst_n-active_state 0set_dft_signal-view spec-type ScanEnable -port se -active_state 1set_dft_signal-view spec-type ScanDataIn -port aset_dft_signal-view existing_dft -type ScanDataOut-port o20007-11-531共49页Test DRCcheck_scan or check_test这两个命令检查以下四类可测性问题：模型问题，诸如是否缺少
7、相应的扫描单元；拓扑结构问题，例如是否存在不受时钟控制的组合逻辑反馈回路；确定测试协议，如找出测试时钟端口，找出测试模式下固定电平的测试状态端口；测试协议仿真，检查扫描过程是否可以正确的进行。20007-11-532共49页Preview Scan Architecturepreview_scan show allv预览将要生成的扫描链的大致情况，及时发现不合乎要求的地方。20007-11-533共49页Scan Insertioninsert_scanv使扫描触发器串链，建立和排序扫描链，同时进行优化以去除违反的DRC规则。20007-11-534共49页扫描触发器20007-11-535共
8、49页Reportreport_constraint-all_violatorsreport_scan_path-view existing_dft-chain report_scan_path-view existing_dft-cell estimate_test_coverage20007-11-536共49页Export to TetraMAXwrite_test_protocol -output./report/add.spfwrite-f verilog-hie -output./report/add.v20007-11-537共49页OutlinevDFT基础vDFTCompil
9、e生成扫描链vTetraMAX生成ATPGv设计实例20007-11-538共49页设计流程20007-11-539共49页Read the NetlistBUILD read netlist mydesign.vv读入DFTC转交给TetraMAX的网表文件。20007-11-540共49页Read Library ModelsBUILD read netlist library./simic18.vv必须读入所有和你的设计相关的verilog库模型，此库文件由工艺厂商提供。20007-11-541共49页Build the ModelBUILD run build_model top_mo
10、dule 20007-11-542共49页Performing DRCBUILD run drc mydesign.spf v测试协议文件的DRC检查20007-11-543共49页Preparing for ATPGTEST add faults-all v初始化故障列表以产生一份新的在ATPG设计模型中包含所有可能的故障点的故障列表 20007-11-544共49页Run ATPGTEST run atpg random v默认情况下，TetraMAX先执行Basic-Scan ATPG，接着是Sequential ATPG，最后是Full-Sequential ATPG 20007-11
11、-545共49页Review Test CoverageTEST report summariesTEST report patterns summaryv查看测试覆盖率和产生的矢量的数目，若测试覆盖率很低，则需要重新进行ATPG测试矢量生成，直到得到满意的测试覆盖率。20007-11-546共49页Compress Test PatternsTEST run pattern_compress 99 v99指示按不同的顺序进行99次故障仿真20007-11-547共49页Save Test PatternTEST write patterns patterns.stil-format stilTEST write faults faults.AU-class au v.stil文件与.spf文件的格式一样，都是采用stil语言描述，所不同的是增加了pattern部分，给出了各个测试pattern的具体细节。20007-11-548共49页OutlinevDFT基础vDFTCompile生成扫描链vTetraMAX生成ATPGv设计实例20007-11-549共49页