《2017年10月自考02325计算机系统结构试卷及答案解释.pdf》由会员分享，可在线阅读，更多相关《2017年10月自考02325计算机系统结构试卷及答案解释.pdf（5页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、欢迎您阅读并下载本文档，本文档来源于互联网，如有侵权请联系删除！我们将竭诚为您提供优质的文档！2017 年 10 月高等教育自学考试全国统一命题考试 计算机系统结构试卷 (课程代码 02325)本试卷共 3 页，满分 100 分，考试时间 150 分钟。考生答题注意事项：1本卷所有试题必须在答题卡上作答。答在试卷上无效。试卷空白处和背面均可作草稿纸。2第一部分为选择题。必须对应试卷上的题号使用 2B 铅笔将“答题卡”的相应代码涂黑。3第二部分为非选择题。必须注明大、小题号，使用 0.5 毫米黑色字迹签字笔作答。4合理安排答题空间。超出答题区域无效。第一部分选择题 一、单项选择题：本大题共 10
2、 小题，每小题 1 分，共 10 分，在每小题列出的备选项中只有一项是最符合题目要求的请将其选出。1计算机实现的设计着眼于的技术是 A器件技术和编译技术 B器件技术和微组装技术 C微组装技术和模拟技术 D器件技术和模拟技术 2下列选项中，不是并行性开发途径的是 A器件改进 B时间重叠 C资源重复 D资源共享 3浮点数表示中，当阶值位数一定时，不会受到尾数进制影响的是 A精度 B数符 C范围 D离散程度 4主存中的实际地址称为 A物理地址 B逻辑地址 C虚拟地址 D相对地址 5下列属于外部中断的是 A主存访问方式保护中断 B寻址超过主存容量中断 C定时器中断 D指令和数据格式出错中断 6下列不属
3、于集中式总线控制优先次序方式的是 A串行链接 BDMA C定时查询 D独立请求 7CPU 要能预知未来被访问信息的地址是基于计算机程序具有的特性是 A快速性 B稳定性 C局部性 D可靠性 8流水按处理的级别可分为的级数是 A6 级 B5 级 C4 级 D3 级 9编号为 0，1，15 的 l6 个处理器，当互连网络函数为 Cube3 时，3 号处理器连接到的处理器的号数是 A9 810 C11 D12 10按指令流和数据流的多倍性，多处理机属于的系统是 ASISD BSIMD CMISD DMIMD 第二部分非选择题 二、填空题：本大题共 10 小题，每小题 2 分，共 20 分。11 计算机
4、系统层次结构由高到低依次为应用语言机器级、_高级语言机器级_、汇编语言机器级、_操作系统机器就_、传统机器语言机器级和微程序机器级。12计算机系统设计的主要任务包括系统结构、_系统组成_和_系统实现_的设计。欢迎您阅读并下载本文档，本文档来源于互联网，如有侵权请联系删除！我们将竭诚为您提供优质的文档！13计算机的运算类指令和_结构主要是按计算机有什么样的_数据表示_来确定的。14所谓规格化正尾数，就是正尾数小数点后的第_1_个 rm 进制数位不是_0_的数。15指令系统的设计包括指令_和指令_的设计。16在机器指令系统的设计、发展和改进上有_CISC_和_RISC_两种不同的途径和方向。17中
5、断可分为_内部中断_、外部中断和_软件中断_类。18信息在总线上的传送方法基本上可分为_和_两种。19一个复杂的大程序可以分解成多个在逻辑上相对独立的模块，这些模块可以是主程序、_或_也可以是数据块。20数据驱动计算的操作是按输人数据_决定的次序进行，需求驱动计算的操作则按数据_所决定的次序进行。三、简答题：本大题共 5 小题，每小题 6 分，共 30 分。21简述计算机功能分别用硬件实现和软件实现的优点和缺点。22简述数据描述符和标志符的差别。23简述面向高级语言的优化实现改进 CISC 指令系统的途径。24简述中断系统的主要功能和要求。25简述数据流计算机存在的问题。四、简单应用题：本大题
6、共 2 小题，每小题 10 分，共 20 分 o 26程序存放在模 32 单字交叉存储器中，设访存申请队的转移概率 A=25，求每个存储周期能访问到的平均字数。当模为 16呢?由此可得到什么结论?27采用 LRU 替换算法的页式虚拟存储器共有 9 页空间准备分配给 A、B 两道程序。已知 B 道程序若给其分配 4 页时，命中率为8/15；若分配 5 页时，命中率可达 10/15。现在给出 A 道程序的页地址流为 2、3、2、1、5、2、4、5、3、2、5、2、1、4、5。(1)画出用堆栈对 A 道程序页地址流的模拟处理过程图；(2)统计给其分配 4 页和 5 页时的命中率。五、综合应用题：本大
7、题共 2 小题，每小题 10 分，共 20 分 o 28有一个 Cache 存储器，主存有 07 共 8 块，Cache 为 4 块，采用组相联映像，设 Cache 已先后预取进了主存的第 1、5、3、7 块，现访存块地址流又为 l、2、1、3、7、0、l、2、5、6 时，在 Cache 分 2 组的条件下：(1)画出用 FIF0 替换算法时，Cache 内各块的实际替换过程图，并标出命中时刻。(2)求出在此期间的 Cache 命中率。29阵列有 07 共 8 个处理单元，要求按(0，5)、(1，4)、(2，7)、(3，6)配对通信。(1)写出实现此功能的互连函数的一般式；(2)画出用三级立方体网络实现互连函数的互连网络拓扑图，并标出各控制开关的状态。欢迎您阅读并下载本文档，本文档来源于互联网，如有侵权请联系删除！我们将竭诚为您提供优质的文档！欢迎您阅读并下载本文档，本文档来源于互联网，如有侵权请联系删除！我们将竭诚为您提供优质的文档！欢迎您阅读并下载本文档，本文档来源于互联网，如有侵权请联系删除！我们将竭诚为您提供优质的文档！