《深圳大学-数字集成电路(中文)第六章doc资料.ppt》由会员分享，可在线阅读，更多相关《深圳大学-数字集成电路(中文)第六章doc资料.ppt（91页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、EE141 Digital Integrated Circuits2ndCombinational Circuits深圳大学-数字集成电路(中文)第六章EE141 Digital Integrated Circuits2ndCombinational Circuitsq每一时刻每一时刻(除了切换期间的瞬态效应）每个门除了切换期间的瞬态效应）每个门 的输出通过一个低阻路径连接到的输出通过一个低阻路径连接到q在任何时候该门的输出即为该电路实现的布在任何时候该门的输出即为该电路实现的布尔函数值尔函数值(再一次忽略切换期间的瞬态效应再一次忽略切换期间的瞬态效应)q不同于动态电路，后者依赖把信号值暂时存
2、不同于动态电路，后者依赖把信号值暂时存放在高阻抗电路节点的电容上放在高阻抗电路节点的电容上静态静态CMOS电路设计电路设计VDD or Vss 2EE141 Digital Integrated Circuits2ndCombinational Circuits静态互补静态互补 CMOSVDDF(In1,In2,InN)In1In2InNIn1In2InNPUNPDNPMOS onlyNMOS onlyPUN(上拉网络)和 PDN(下拉网络)是双通道逻辑网络3EE141 Digital Integrated Circuits2ndCombinational Circuits构成构成PUN和和P
3、DN网络网络q一个晶体管可以看成是一个由其栅信号控制的开关qPDN由NMOS器件构成，PUN由PMOS器件构成q可以推导出一组规则来实现逻辑功能q互补CMOS结构的上拉和下拉网络互为对偶网络q互补门本质上是反相的，只能实现与非、或非和异或门q实现一个具有N个输入的逻辑门需晶体管数目2N个4EE141 Digital Integrated Circuits2ndCombinational CircuitsNMOS 晶体管的串并联结晶体管的串并联结Transistors can be thought as a switch controlled by its gate signalNMOS swi
4、tch closes when switch control input is highNMOS逻辑规则-串联AND操作、并联OR操作5EE141 Digital Integrated Circuits2ndCombinational CircuitsPMOS 晶体管的串并联结晶体管的串并联结PMOS逻辑规则-串联NOR 操作、并联NAND操作6EE141 Digital Integrated Circuits2ndCombinational CircuitsNMOS下拉器件下拉器件 PMOS上拉器件上拉器件VDDVDD 0PDN0 VDDCLCLPUNVDD0 VDD-VTnCLVDDVDD
5、VDD|VTp|CLSDSDVGSSSDDVGS7EE141 Digital Integrated Circuits2ndCombinational Circuits互补互补 CMOS 逻辑类型逻辑类型PUN和PDN是互补网络 符合DeMorgan定律 单级互补CMOS逻辑门是反相输出的 同相：需加额外反相8EE141 Digital Integrated Circuits2ndCombinational CircuitsExample Gate:NAND9EE141 Digital Integrated Circuits2ndCombinational CircuitsExample Gat
6、e:NOR10EE141 Digital Integrated Circuits2ndCombinational Circuits构成一个复合门构成一个复合门11EE141 Digital Integrated Circuits2ndCombinational Circuits复合复合CMOS门门OUT=D+A (B+C)DABCDABC12EE141 Digital Integrated Circuits2ndCombinational CircuitsEE141单元设计标准单元通用逻辑可综合等高，宽度可变数据通路单元规则、结构化逻辑（算术运算）单元中包含互连线固定高度和宽度数字集成电路14
7、组合逻辑电路13EE141 Digital Integrated Circuits2ndCombinational Circuits标准单元标准单元不包含维数信息表示了晶体管间的相对位置14EE141 Digital Integrated Circuits2ndCombinational Circuits标准单元标准单元15EE141 Digital Integrated Circuits2ndCombinational Circuits棍棒图棍棒图不包含维数信息表示了晶体管间的相对位置InOutVDDGNDInverterAOutVDDGNDBNAND216EE141 Digital Int
8、egrated Circuits2ndCombinational Circuits棍棒图棍棒图CABX=C (A+B)BACijABC17EE141 Digital Integrated Circuits2ndCombinational CircuitsC (A+B)的两个版本的两个版本XCABABCXVDDGNDVDDGND18EE141 Digital Integrated Circuits2ndCombinational Circuits棍棒图棍棒图逻辑图逻辑图CABX=C (A+B)BACijjVDDXXiGNDABCPUNPDNABC逻辑图19EE141 Digital Integr
9、ated Circuits2ndCombinational CircuitsX逻辑图逻辑图CABX=(A+B)(C+D)BADVDDXXGNDABCPUNPDNCDDABCD20EE141 Digital Integrated Circuits2ndCombinational Circuits例例:x=ab+cd21EE141 Digital Integrated Circuits2ndCombinational Circuits互补互补 CMOS 组合逻辑特性组合逻辑特性n 静态特性静态特性高噪声容限高噪声容限(NM)VOH=VDD,VOL=VSS (GND)无静态功耗无静态功耗 稳态时，稳
10、态时，VDD和和VSS(GND)间无直流通路间无直流通路n 动态特性动态特性上升、下降时延接近上升、下降时延接近 上下网络有适当的尺寸比例上下网络有适当的尺寸比例22EE141 Digital Integrated Circuits2ndCombinational CircuitsCMOS 特性特性q满电源幅度开关;高噪声容限q电平幅度与器件尺寸无关;ratiolessq稳态时总有到VDD或GND之间的通路;低输出阻抗q高输入阻抗;输入稳态电流几乎为零q电源与地之间无直接通路;无静态功耗q传输延时是负载电容和晶体管电阻的函数23EE141 Digital Integrated Circuits
11、2ndCombinational Circuits开关延时模型开关延时模型AReqARpARpARnCLACLBRnARpBRpARnCintBRpARpARnBRnCLCintNAND2INVNOR224EE141 Digital Integrated Circuits2ndCombinational Circuits输入波形对延时的影响输入波形对延时的影响q延时与输入波形有关q输出高到低的转换A=B=0-1延时：0.69(2Rn)CLA=1，B=0-1-延时：0.69(2Rn)CLA=0-1，B=1延时：0.69(2Rn)CL实际上单A跳变比单 B跳变快CLARnARpBRpBRnCint
12、25EE141 Digital Integrated Circuits2ndCombinational Circuits输入波形对延时的影响输入波形对延时的影响q延时与输入波形有关q输出低到高的转换A=B=1-0延时：0.69 Rp/2 CLA=1，B=1-0-延时：0.69 Rp CLA=1-0，B=1延时：0.69 Rp CL实际上单A跳变比单B跳变快CLARnARpBRpBRnCint26EE141 Digital Integrated Circuits2ndCombinational Circuits延时对输入波形的依赖延时对输入波形的依赖A=B=10B=1,A=10B=1 0,A=1
13、time psVoltage VInput DataPatternDelay(psec)A=B=0169A=1,B=0162A=01,B=150A=B=1035A=1,B=1076A=10,B=157NMOS=0.5m/0.25 mPMOS=0.75m/0.25 mCL=100 fF27EE141 Digital Integrated Circuits2ndCombinational Circuits扇入的考虑扇入的考虑DCBADCBACLC3C2C1 分布RC模型 (Elmore延时)tpHL=0.69 Reqn(C1+2C2+3C3+4CL)传输延时随扇入迅速恶化 -最坏情况成平方关系 -
14、电阻电容同时起作用28EE141 Digital Integrated Circuits2ndCombinational Circuitstp：扇入的函数：扇入的函数tpLHtp(psec)fan-in避免扇入大于4的门tpHL平方线性tptpLH 29EE141 Digital Integrated Circuits2ndCombinational Circuitstp 扇出的函数扇出的函数tpNOR2tp(psec)eff.fan-out所有的门具有相同驱动电流tpNAND2tpINV斜率是驱动力的函数30EE141 Digital Integrated Circuits2ndCombin
15、ational Circuitstp：扇入和扇出的函数：扇入和扇出的函数q扇入:平方源于电容和电阻的增加q扇出:每个额外扇出增加负载 CL31EE141 Digital Integrated Circuits2ndCombinational Circuits复杂门快速设计复杂门快速设计 1q晶体管尺寸规则只要扇出电容为主q渐进尺寸规则InNCLC3C2C1In1In2In3M1M2M3MN分布RC线M1 M2 M3 MN (最接近输出最小)使R1R2R3RN32EE141 Digital Integrated Circuits2ndCombinational Circuits复杂门快速设计复杂
16、门快速设计 2q晶体管排序C2C1In1In2In3M1M2M3CLC2C1In3In2In1M1M2M3CLcritical pathcritical path放电101放电放电1延时由CL,C1 and C2的放电时间决定延时由CL的放电时间决定1101放电放电结束放电结束33EE141 Digital Integrated Circuits2ndCombinational Circuits复杂门快速设计复杂门快速设计 3q不同的逻辑结构F=ABCDEFGH34EE141 Digital Integrated Circuits2ndCombinational Circuits复杂门快速设计
17、复杂门快速设计 4q插入缓冲器将扇入和扇出隔离开CLCL35EE141 Digital Integrated Circuits2ndCombinational CircuitsEE141晶体管尺寸规则假定典型p/n管比例为2/1并联保持(考虑单个跳变；同时跳变时电阻，并联速度更快)串联加倍(考虑同时跳变时，电阻串联折半，减小单个电阻)2 ARpBRp24 BRp单个信号输入电容为INV的5/3单个信号 Rn输入电容 2 B为INV的4/3CL4ARpCint2RnACint1RnARnB1CL数字集成电路28组合逻辑电路36EE141 Digital Integrated Circuits2n
18、dCombinational Circuits晶体管尺寸规则晶体管尺寸规则 CLBRnARpBRpARnCintBRpARpARnBRnCLCint2222114437EE141 Digital Integrated Circuits2ndCombinational Circuits复杂复杂CMOS门晶体管尺寸规则门晶体管尺寸规则OUT=D+A (B+C)DABCDABC1222448838EE141 Digital Integrated Circuits2ndCombinational Circuits复杂复杂CMOS门晶体管尺寸规则门晶体管尺寸规则OUT=D+A (B+C)DABCDABC
19、1222448839EE141 Digital Integrated Circuits2ndCombinational Circuits有比逻辑有比逻辑40EE141 Digital Integrated Circuits2ndCombinational Circuits有比逻辑有比逻辑目标:相对于静态互补CMOS,减少晶体管个数VDDVSSPDNIn1In2In3FRLLoadVDDVSSIn1In2In3FVDDVSSPDNIn1In2In3FVSSPDNResistiveDepletionLoadPMOSLoad(a)电阻负载(b)耗尽 NMOS负载(c)伪NMOS负载VT 有比逻辑43
20、EE141 Digital Integrated Circuits2ndCombinational Circuits有比逻辑有比逻辑-无源负载无源负载VDDVSSPDNIn1In2In3FRL电阻负载电阻负载NMOS+电阻负载电阻负载 VOH=VDD VOL=RPNRPN+RL 不对称响应不对称响应 存在静态功耗存在静态功耗 tpL=0.69 RLCLVDD44EE141 Digital Integrated Circuits2ndCombinational Circuits有比逻辑有比逻辑有源负载有源负载耗尽负载 NMOS伪-NMOSVDDVSSIn1In2In3FVDDVSSPDNIn1I
21、n2In3FVSSPDN耗尽负载耗尽负载PMOS负载负载VT 寄生小=速度快l理想开关 -低导通电阻和低寄生电容54EE141 Digital Integrated Circuits2ndCombinational Circuits实例实例:与门与门55EE141 Digital Integrated Circuits2ndCombinational Circuits纯纯NMOS传输管逻辑传输管逻辑00.511.520.01.02.03.0Time nsVoltage VxOutIn56EE141 Digital Integrated Circuits2ndCombinational Circ
22、uits纯纯NMOS传输逻辑传输逻辑A=2.5 VBC=2.5 VCLA=2.5 VC=2.5 VBM2M1Mn缺陷 -阈值损失 -后继反相器有短路 功耗57EE141 Digital Integrated Circuits2ndCombinational Circuits纯纯NMOS传输管逻辑的改进传输管逻辑的改进M2M1MnMrOutABVDDVDDLevel RestorerX 电平恢复器 -使Vx迅速拉到高电平 问题：尺寸规划 -A=0，B=0-1时 -有比逻辑58EE141 Digital Integrated Circuits2ndCombinational Circuits59E
23、E141 Digital Integrated Circuits2ndCombinational Circuits互补传输晶体管逻辑互补传输晶体管逻辑CPLlCPL门的特点互补数据输入用较少管子实现加法器和异或功能差分信号极性免去了多余反相器属于静态逻辑，有较好抑噪能力模块化结构60EE141 Digital Integrated Circuits2ndCombinational Circuits传输晶体门逻辑传输晶体门逻辑ABCCABCCBCLC=0 VA=2.5 VC=2.5 VBCLC=0 VA=0 VC=2.5 V61EE141 Digital Integrated Circuits2
24、ndCombinational Circuits传输门电阻传输门电阻62EE141 Digital Integrated Circuits2ndCombinational Circuits基于传输晶体管逻辑的电路基于传输晶体管逻辑的电路ABFBABBM1M2M3/M463EE141 Digital Integrated Circuits2ndCombinational Circuits传输门网络中的延时传输门网络中的延时V1Vi-1C2.52.500ViVi+1CC2.50Vn-1VnCC2.50InV1ViVi+1CVn-1VnCCInReqReqReqReqCC(a)(b)CReqReqC
25、CReqCCReqReqCCReqCInm(c)64EE141 Digital Integrated Circuits2ndCombinational Circuits延时优化延时优化65EE141 Digital Integrated Circuits2ndCombinational Circuits动态逻辑动态逻辑66EE141 Digital Integrated Circuits2ndCombinational Circuits动态动态 vs.静态电路静态电路q静态电路在任何时候通过低阻通路，输出连在VDD或VSS.除非在开关的瞬间扇入n需要2n个晶体管（一半为p管）q动态电路依赖高阻
26、节点（电容）暂存信号电荷结构简单，寄生小，速度快易受噪声影响扇入n需要n+2晶体管（一个是p管）67EE141 Digital Integrated Circuits2ndCombinational Circuits输出条件输出条件q动态门的输出一旦放电后，要等到下一次预充电才能充电q在求值时，输出最多完成一次1-0转化要么保持为1要么放电到0，放电后不可能回到1，直到再次充电级联问题.q在求值期间或是求值之后，输出可以是高组态，状态存储在CL上，PDN网络截至69EE141 Digital Integrated Circuits2ndCombinational Circuits动态门的特点动
27、态门的特点q逻辑函数仅由 PDN完成晶体管数目为N+2（静态互补CMOS：2N）q全幅输出(VOL=GND and VOH=VDD)q器件尺寸不影响逻辑电平与比例无关q开关速度更快寄生电容小（Cin，Cout）q无短路功耗只有漏电和电容功耗70EE141 Digital Integrated Circuits2ndCombinational Circuits动态门特点（续）动态门特点（续）q总功耗通常高于静态互补CMOSVDD 和GND之间无静态电流和短路电流无毛刺较高的转化概率Clk额外负载q需要一个预充电或求值时钟CLK71EE141 Digital Integrated Circuits
28、2ndCombinational Circuits动态设计中的问题动态设计中的问题 1:电荷漏电电荷漏电CLClkClkOutAMpMe漏电来源CLKVOut预充电求值主要是亚阈值漏电流72EE141 Digital Integrated Circuits2ndCombinational Circuits电荷漏电解决方法电荷漏电解决方法CLClkClkMeMpABOutMkp类似于传输晶体管中的电平恢复管维持管73EE141 Digital Integrated Circuits2ndCombinational Circuits动态设计中的问题动态设计中的问题 2:电荷共享电荷共享CL 存储的
29、电荷在CL 和 CA 之间再分配（共享），降低了可靠性CLClkClkCACBB=0AOutMpMe74EE141 Digital Integrated Circuits2ndCombinational Circuits例：电荷共享例：电荷共享CL=50fFClkClkAABBB!BCCOutCa=15fFCc=15fFCb=15fFCd=10fF75EE141 Digital Integrated Circuits2ndCombinational Circuits电荷共享电荷共享B=0ClkXCLCaCbAOutMpMaVDDMbClkMe76EE141 Digital Integrated
30、 Circuits2ndCombinational Circuits克服电荷再分配克服电荷再分配ClkClkMeMpABOutMkpClk对内部节点进行预充电，采用时钟驱动晶体管代价是增加面积和功耗77EE141 Digital Integrated Circuits2ndCombinational Circuits动态设计中的问题动态设计中的问题 3:背栅耦合背栅耦合CL1ClkClkB=0A=0Out1MpMeOut2CL2In动态 NAND静态 NAND=1=078EE141 Digital Integrated Circuits2ndCombinational Circuits背栅耦合
31、效应背栅耦合效应VoltageTime,nsClkInOut1Out279EE141 Digital Integrated Circuits2ndCombinational Circuits动态设计中的问题动态设计中的问题 4:时钟馈通时钟馈通CLClkClkBAOutMpMe在输出OUT和输入时钟CLK之间（预充电管），由于栅漏电容导致输出电压超出VDD。时钟的快速上升沿（下降呀）耦合到输出OUT80EE141 Digital Integrated Circuits2ndCombinational Circuits时钟馈通时钟馈通ClkClkIn1In2In3In4OutIn&ClkOutT
32、ime,nsVoltage时钟馈通时钟馈通81EE141 Digital Integrated Circuits2ndCombinational Circuits动态设计中的问题动态设计中的问题 5:动态门级联动态门级联ClkClkOut1InMpMeMpMeClkClkOut2VtClkInOut1Out2VVTn输入不允许10的转化，只允许0 1 的转化!82EE141 Digital Integrated Circuits2ndCombinational CircuitsDomino 逻辑逻辑In1In2PDNIn3MeMpClkClkOut1In4PDNIn5MeMpClkClkOut
33、2Mkp1 11 00 00 183EE141 Digital Integrated Circuits2ndCombinational Circuits为何称为为何称为Domino逻辑逻辑?每个输出都只有1-0翻转（或保持1输出），就像Domino骨牌倾倒ClkClkIniPDNInjIniInjPDNIniPDNInjIniPDNInj84EE141 Digital Integrated Circuits2ndCombinational CircuitsDomino 逻辑特点逻辑特点q只能实现同相逻辑q速度很快静态反相器可以偏移，只有L-H的传输输入电容减小逻辑驱动需求减小85EE141 D
34、igital Integrated Circuits2ndCombinational CircuitsDomino 逻辑的设计逻辑的设计MpMeVDDPDNClkIn1In2In3Out1ClkMpMeVDDPDNClkIn4ClkOut2MrVDD输入=0预充电时可能取消!86EE141 Digital Integrated Circuits2ndCombinational Circuits取消求值晶体管的取消求值晶体管的Domino逻辑逻辑1.预充电周期延长预充电周期延长-关键路径关键路径2.功耗增大功耗增大-总是采用求值器件总是采用求值器件87EE141 Digital Integrat
35、ed Circuits2ndCombinational Circuits差分差分 Domino逻辑逻辑解决非反相逻辑问题ABMeMpClkClkOut=ABABMkpClkOut=ABMkpMp1 01 0onoff88EE141 Digital Integrated Circuits2ndCombinational Circuitsnp-CMOS在PDN网络输入只允许0 1转换在PUN网络输入只允许1 0转换In1In2PDNIn3MeMpClkClkOut1In4PUNIn5MeMpClkClkOut2(to PDN)1 11 00 00 189EE141 Digital Integrated Circuits2ndCombinational Circuitsnp-CMOSIn1In2PDNIn3MeMpClkClkOut1In4PUNIn5MeMpClkClkOut2(to PDN)1 11 00 00 1到其他的PDN网络到其他的PUN网络对噪声非常敏感！90EE141 Digital Integrated Circuits2ndCombinational Circuits此此课课件下件下载载可自行可自行编辑编辑修改，修改，仅仅供参考！供参考！感感谢谢您的支持，我您的支持，我们们努力做得更好！努力做得更好！谢谢谢谢