《计算机组成原理与结构习题及答案.doc》由会员分享，可在线阅读，更多相关《计算机组成原理与结构习题及答案.doc（96页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、优质文本 习题一一 选择题 (每题1分，共10分)1 计算机系统中的存贮器系统是指_。A RAM存贮器B ROM存贮器C 主存贮器D 主存贮器和外存贮器2 某机字长32位，其中1位符号位，31位表示尾数。假设用定点小数表示，那么最大正小数为_。A +1 2-32 B +1 2-31 C 2-32 D 2-313 算术 / 逻辑运算单元74181ALU可完成_。A 16种算术运算功能B 16种逻辑运算功能C 16种算术运算功能和16种逻辑运算功能D 4位乘法运算和除法运算功能4 存储单元是指_。A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D
2、存放两个字节的所有存贮元集合；5 相联存贮器是按_进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式及堆栈方式6 变址寻址方式中，操作数的有效地址等于_。A 基值存放器内容加上形式地址位移量B 堆栈指示器内容加上形式地址位移量C 变址存放器内容加上形式地址位移量D 程序记数器内容加上形式地址位移量7 以下表达中正确描述的句子是：_。A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作8
3、计算机使用总线结构的主要优点是便于实现积木化，同时_。A 减少了信息传输量B 提高了信息传输的速度C 减少了信息传输线的条数D 加重了CPU的工作量9 带有处理器的设备一般称为_设备。A 智能化 B 交互式 C 远程通信 D 过程控制10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数 据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每 秒_次中断请求。AN / NX + Y B. N / X + YN C .min1 / X ,1 / Y D. max1 /
4、X ,1 / Y 二 填空题每题3分，共24分1存储A._并按B._顺序执行，这是C._型计算机的工作原理。2移码表示法主要用于表示A._数的阶码E，以利于比拟两个B._的大小和 C._操作。3闪速存储器能提供高性能、低功耗、高可靠性及A._能力，为现有的B._体 系结构带来巨大变化，因此作为C._用于便携式电脑中。4寻址方式按操作数的A._位置不同，多使用B._和C._型,前者比后者执 行速度快。5微程序设计技术是利用A._方法设计B._的一门技术。具有规整性、可维护 性、C ._等一系列优点。6衡量总线性能的重要指标是A._，它定义为总线本身所能到达的最高B._。PCI 总线的带宽可达C.
5、_。7显示适配器作为CRT和CPU的接口，由A. _存储器，B. _控制器，C. _ 三局部组成。8DMA技术的出现使得A. _可通过B. _直接访问C. _。三 应用题1. 11分设机器字长32位，定点表示，尾数31位，数符1位，问：（1） 定点原码整数表示时，最大正数是多少？最大负数是多少？（2） 定点原码小数表示时，最大正数是多少？最大负数是多少？2. 11分设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少？3. 11分指令格式如下所示，
6、OP为操作码字段，试分析指令格式特点。 31 26 22 18 17 16 15 0 OP 源存放器 变址存放器 偏移量 4. 11分某机采用微程序控制方式，其存储器容量为51248位，微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如下图： 微命令字段 判别测试字段 下地址字段 操作控制 顺序控制 （1） 微指令中的三个字段分别应多少位？（2） 画出对应这种微指令格式的微程序控制器逻辑框图。5 11分画出PCI总线结构图，说明三种桥的功能。6 11分某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲存放器一个，比拟器一个
7、，能及给定范围比拟，可发出“温度过低或“温度过高的信号，如图B1.1所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。 请拟定该接口中有哪些主要部件不要求画出完整的连线图，并概略说明在两 种方式下的工作原理。 习题一答案一 选择题 1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A二 填空题1. A.程序 B.地址 C
8、.冯诺依曼2. A.浮点 B.指数 C.对阶3. A. 瞬时启动 B.存储器 C.固态盘4. A.物理 B.RR C.RS5. A.软件 B.操作控制 C.灵活性6. A.总线带宽 B.传输速率 C.264MB / S7. A.刷新 B.显示 C.ROM BIOS8. A.外围设备 B.DMA控制器 C.内存三 应用题1. 解：1定点原码整数表示：0 111 111 111 111 111 111 111 111 111 1111 最大正数： 数值 = 231 1100 111 111 111 111 111 111 111 111 111 1111 最大负数： 数值 = -231 110 2
9、定点原码小数表示： 最大正数值 = 1 2-31 10 最大负数值 = -1 2-31 102. 解：信息总量： q = 64位 4 =256位 顺序存储器和交叉存储器读出4个字的时间分别是： t2 = m T = 4200ns =810 7 (s) t1 = T + (m 1) = 200 + 350 = 3.5 10 7 (s) 顺序存储器带宽是： W1 = q / t2 = 32 107 位/ S 交叉存储器带宽是： W2 = q / t1 = 73 107 位/ S3. 解：1操作码字段为6位，可指定 26 = 64种操作，即64条指令。 2单字长32二地址指令。 3一个操作数在原存放
10、器共16个，另一个操作数在存储器中由变址寄 存器内容 + 偏移量决定，所以是RS型指令。 4这种指令结构用于访问存储器。4. 解：1假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件， 故该字段为4位，如采用字段译码只需3位，下地址字段为9位，因为控制容量为512单元，微命令字段是 48 4 - 9 = 35 位。5. 2对应上述微指令格式的微程序控制器逻辑框图B1.2如下：其中微地址存放器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两局部组成微指令存放器。地址转移逻辑的输入是指令存放器OP码，各状态条件以及判别测试字段所给的判别标志某一位为1，其输出修改微地
11、址存放器的适当位数，从而实现微程序的分支转移。 图B1.26. 解：PCI总线结构框图如图B1.3所示： 图.B1.3PCI总线有三种桥，即HOST / PCI桥简称HOST桥，PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用：（1） 它连接两条总线，使总线间相互通信。（2） 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。（3） 利用桥可以实现总线间的卒发式传送。7. 解：数据采集接口方案设计如图B1.4所示。 现结合两种工作方式说明上述部件的工作。（1） 定期检寻方式
12、 主机定期以输出指令DOA、设备码；或传送指令送出控制字到A存放器，其中用四位分别指定选中的缓冲存放器四个B存放器分别及四个采集器相应。然后，主机以输入指令DIA、设备码；或传送指令取走数据。（2） 中断方式 比拟结果形成状态字A ，共8位，每二位表示一个采集器状态：00 正常 ，01 过低 ，10 过高。有任一处不正常A 中有一位以上为“1都将通过中断请求逻辑内含请求触发器、屏蔽触发器发出中断请求。中断响应后，效劳程序以DIA、设备码；或传送指令取走状态字。可判明有几处采集数据越限、是过高或过低，从而转入相应处理。 图B1.4 习题二 一 选择题每题1分，共10分1 六七十年代，在美国的_州
13、，出现了一个地名叫硅谷。该地主要工业是_它也是_的发源地。A 马萨诸塞 ，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2 假设浮点数用补码表示，那么判断运算结果是否为规格化数的方法是_。A 阶符及数符相同为规格化数B 阶符及数符相异为规格化数C 数符及尾数小数点后第一位数字相异为规格化数D数符及尾数小数点后第一位数字相同为规格化数3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_。A -215 +215 -1 B -215 1 +215 1 C -215 + 1 +215 D
14、 -215 +215 4 某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，6 。5 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个6 用某个存放器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 存放器直接 D 存放器间接7 流水CPU 是由一系列叫做“段的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU_。A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能
15、力 D吞吐能力小于前者的吞吐能力8 描述PCI总线中根本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个CPUB PCI 总线体系中有三种桥，它们都是PCI 设备C 从桥连接实现的PCI总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按CPU 的需要出现在总线上9 计算机的外围设备是指_。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了CPU 和内存以外的其它设备10 中断向量地址是：_。A 子程序入口地址 B 中断效劳例行程序入口地址C中断效劳例行程序入口地址的指示器 D 中断返回地址二. 填空题 每题3分，共24分1 为了运算器的A. _，采用了B
16、. _进位，C. _乘除法流水线等并行措施。2 相联存储器不按地址而是按A. _访问的存储器，在cache中用来存放B. _，在虚拟存储器中用来存放C. _。3 一个较完善的指令系统应包含A. _类指令，B. _类指令，C. _类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。4 硬布线器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。5 当代流行的标准总线内部结构包含A. _总线，B. _总线，C. _总线， 公用总线。6 磁外表存储器主要技术指标有A._，B. _，C. _，数据传输率。7 DMA 控制器按其A. _结构，分
17、为B. _型和C. _型两种。8 261663161358 的值为A. _。三 .应用题1. 11分求证： X Y 补=X补 -Y0 + Yi 2-i 2. 11分某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式立即、直接、基值、相对设计指令格式。3. 11分如图B2.1表示使用快表页表的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是
18、多少？ 图B2.14. 11分假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器高电平工作，SA 、SB为16位锁存器，4个通用存放器由D触发器组成，O端输出， 图B2.2 其读写控制如下表所示： 读控制 R0 RA0RA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 写控制 W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入 要求：1设计微指令格式。 2画出ADD，SUB两条微指令程序流程图。5. 11分画出单机系统中采用的三种总线结构。6. 11分试推导磁盘存贮器读写一
19、块信息所需总时间的公式。 习题二答案 一. 选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二. 填空题1. A.高速性 B.先行 C.阵列。2. A.内容 B.行地址表 C.页表和快表。3. A.数据传送 B.算术运算 C.逻辑运算。4. A.指令周期 B.布尔代数 C.门电路和触发器。5. A.数据传送 B.仲裁 C.中断和同步。6. A.存储密度 B.存储容量 C.平均存取时间。7. A.组成结构 B.选择 C.多路。8. A.5810三应用题1. 证明：设x补=x0x1x2xn , y补=y0y1yn（1） 被乘数x 符号任意，
20、乘数y符号为正。 根据补码定义，可得 x补 = 2+x=2n+1 + x mod 2 y补 = y 所以 x补y补 = 2n+1y + xy=2y1y2yn+xy其中y1y2yn是大于0的正整数，根据模运算性质有 2y1y2yn= 2 mod 2所以 x补y补=2+xy= xy补 mod 2即 xy补=x补y补=x补y （2） 被乘数x 符号任意，乘数y符号为负。 x补=x0.x1x2xn y补=1.y1y2yn=2+y mod 2由此 y=y补2=0.y1y2yn 1所以 xy=xy1y2ynx xy补= xy1y2yn补-x补又 y1y2yn0，根据式 有 xy1y2yn补 = x补0.y
21、1y2yn所以 xy补= x补0.y1y2yn-x补 （3） 被乘数x和乘数y符号都任意。将式和式两种情况综合起来，即得补码乘法的统一算式，即 xy补= x补0.y1y2ynx补y0 = x补-y00.y1y2yn =x补 -y0 + yi 2-i 证毕2. 解：64条指令需占用操作码字段OP6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式X2位，形式地址D8位，其指令格式如下： 15 10 9 8 7 0 OP X D寻址模式定义如下：X= 0 0 直接寻址 有效地址 E=D256单元X= 0 1 间接寻址 有效地址 E= (D64KX= 1 0 变址寻址 有效地址
22、 E= (R)D 64KX= 1 1 相对寻址 有效地址 E=PCD 64K其中R为变址存放器16位，PC为程序计数器16位，在变址和相对寻址时，位移量D可正可负。3. 解：1 用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000及虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。 （2） 主存实地址码 = 96000 + 0128 = 96128（3） 虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，那么将该页号及该
23、页在主存中的起始地址写入主存；如该页面不存在，那么操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。4解：各字段意义如下：F1读ROR3的选择控制。 F2写ROR3的选择控制。 F3打入SA的控制信号。 F4打入SB的控制信号。 F5翻开非反向三态门的控制信号LDALU。 F6翻开反向三态门的控制信号LDALU ，并使加法器最低位加1。 F7锁存器SB清零RESET信号。 F8 一段微程序结束，转入取机器指令的控制信号。 R 存放器读命令 W存放器写命令2ADD、SUB两条指令的微程序流程图见图B2.3所示。 图B2.3 5三种系统总线结构如图B2.4： 图B2.46
24、解：设读写一块信息所需总时间为Tb，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，那么：Tb=TsTLTm。假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，那么数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tmn / rN秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=1/2r秒，由此可得： Tb=Ts1/2rn/rN 秒 习题三一 选择题每题1分，共10分1 冯诺依曼机工作的根本方式的特点是_。A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2 在机器数_中，零的表示形式是唯一的。A 原码
25、 B 补码 C 移码 D 反码3 在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4. 某计算机字长32位，其存储容量为4MB，假设按半字编址，它的寻址范围是_。 A 04MB B 02MB C 02M D 01M5 主存贮器和CPU之间增加cache的目的是_。A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用存放器的数量D 既扩大主存贮器容量，又扩大CPU中通用存放器的数量6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用_。
26、A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式7 同步控制是_。A 只适用于CPU控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8描述 PCI 总线中根本概念不正确的句子是_。A. PCI 总线是一个及处理器无关的高速外围设备B. PCI总线的根本传输机制是猝发或传送 C. PCI 设备一定是主设备 D. 系统中只允许有一条PCI总线9 CRT的分辨率为10241024像素，像素的颜色数为256，那么刷新存储器的容量为_。A 512KB B 1MB C 256KB D 2MB 10为了便于实现多级中断，保存现场信息最
27、有效的方法是采用_。 A 通用存放器 B 堆栈 C 存储器 D 外存二 填空题每题3分，共24分1 在计算机术语中，将运算器和控制器合在一起称为A. _，而将B. _和存储器 合在一起称为C. _。2 数的真值变成机器码可采用A. _表示法，B. _表示法，C._表示法，移 码表示法。3 广泛使用的A. _和B. _都是半导体随机读写存储器。前者的速度比后者快， 但C. _不如后者高。4 形式指令地址的方式，称为A._方式，有B. _寻址和C. _寻址。5. CPU从A. _取出一条指令并执行这条指令的时间和称为B. _。由于各种指 令的操作功能不同，各种指令的指令周期是C. _。6. 微型机
28、算计机的标准总线从16位的A. _总线，开展到32位的B. _总线和C. _总线，又进一步开展到64位的PCI总线。7VESA标准是一个可扩展的标准，它除兼容传统的A. _等显示方式外，还支持B. _像素光栅，每像素点C. _颜色深度。8中断处理过程可以A. _进行。B. _的设备可以中断C. _的中断效劳程序。三.应用题1. 11分 x = - 0.01111 ，y = +0.11001， 求 x 补 ， -x 补 ， y 补 ， -y 补 ，x + y = ？ ，x y = ？2. 11分假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指
29、令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。3. 11分某机字长32位，常规设计的存储空间32M ，假设将存储空间扩至256M，请提出一种可能方案。4. (11分)图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。指令存贮器IM最大容量为16384字字长18位，数据存贮器DM最大容量是65536字字长16位。各存放器均有“打入Rin和“送出Rout控制命令，但图中未标出。 图B3.1设处理机格式为： 17 10 9 0 OP X加法指令可写为“ADD XR1。其功能是AC0 + Ri + XAC1，其中Ri+ X局部通过寻址方式指向数据存贮器，现取Ri为
30、R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明根本操作步骤和相应的微操作控制信号。511分总线的一次信息传送过程大致分哪几个阶段？假设采用同步定时协议，请画出 读数据的时序图来说明。611分图B3.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重 中断？并分析图B3.2的中断过程。 图B3.296 / 96优质文本习题三答案一 选择题 1 B 2 B 3 D 4 C 5 A 6 C 7 C 8 C 9 B 10 B二 填空题1. A.CPU B.CPU C.主机 2. A.原码 B.补码 C.反码 3. A.SRAM B.DRAM C.集程度 4. A.指令寻址
31、B.顺序 C.跳跃 5. A.存储器 B.指令周期 C.不相同的 6. A.ISA B.EISA C.VISA 7. A.VGA B.12801024 C.24位 8.A.嵌套 B.优先级高 C.优先级地 三应用题1. 解： x 原 = 1.01111 x 补 = 1.10001 所以 ： -x 补 = 0.01111 y 原 = 0.11001 y 补 = 0.11001 所以 ： -y 补 = 1.00111 x 补 11.10001 x 补 11.10001 + y 补 00.11001 + -y 补 11.00111 x + y 补 00.01010 x - y 补 10.11000
32、所以： x + y = +0.01010 因为符号位相异，结果发生溢出2. 解：由条件，机器字长16位，主存容量128KB / 2 = 64KB字，因此MAR = 18位，共128条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I / O类指令，双字长用于访问主存的指令。OP R1 R2OP X R2 D 15 9 5 4 3 2 0 15 9 8 6 5 3 2 0 寻址方式由寻址模式X定义如下： X = 000 直接寻址 E = D64K X = 001 立即数 D = 操作数 X = 010 相对寻址 E = PC + D PC = 16位 X =
33、011 基值寻址 E = Rb + D ，Rb =16 位 X = 100 间接寻址 E = D X = 101 变址寻址 E = RX + D ，RX = 10位3. 解：可采用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，M2，M7，每个模块32M32位。它各自具备一套地址存放器、数据缓冲存放器，各自以同等的方式及CPU传递信息，其组成结构如图B3.3： 图B3.3CPU访问8个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个
34、模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将重叠进行。4. 解：加法指令“ADD XRi是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用存放器的内容Ri加上指令格式中的X量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B3.4：相应的微操作控制信号列在框图外。 图B3.45. 解：分五个阶段：请求总线，总线仲裁，寻址目的地址，信息传送，状态返回错误报告。如图B3.5 图B3.56. 解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运行于最低优先权优先权为6。图B3.2中出现了4重中断。图B3.2中中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断效劳；到T3时刻，优先权4的中断效劳还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断效劳，而响应优先权3的中断。到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3的效劳程序，到T7时刻，又被优先权1的中断源所中断，到T8