《基于虚拟仪器技术的逻辑分析仪的研究_吴林平.docx》由会员分享，可在线阅读，更多相关《基于虚拟仪器技术的逻辑分析仪的研究_吴林平.docx（53页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 RESEARCH OF LAGIC ANALYZER BASED VIRTUAL INSTRUMENT TECHNOLOGY A Dissertation Submitted to Southeast University For the Academic Degree of Master of Engineering BY WU Lin-Ping Supervised by Vice Prof. ZHANG Peng and Prof. HU Ren-Jie Department of Electrical Engineering Southeast University March 20
2、04 学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明 并表示了谢意。 签名： _ 日期 : 关于学位论文使用授权的说明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档 的内 容和纸质论文的内容相一致。除在保密期内的保密论文
3、外，允许论文被查阅和借阅，可 以公布 (包括刊登 )论文的全部或部分内容。论文的公布 (包括刊登 )授权东南大学研究生 院办理。 签名： _ 导师签名： _ 日期 : 中文摘要 摘要 逻辑分析仪是数据域测试最基本的工具之一，虚拟仪器技术是仪器技术与飞速发展的计算机技 术相结合的产物，它代表着仪器发展的最新方向，有着良好的应用和发展前景。本论文主要工作是 研究和设计基于虚拟仪器技术的逻辑分析仪。 论文首先探讨了逻辑分析仪和虚拟仪器技术，深入剖析他们的工作机理、特点及系统构成等。 由于虚拟仪器技术的关键在于软件，论文论述了虚拟仪器的软件结构、虚拟仪器的软件开发平台。 所有这些都体现出基于虚拟仪器技
4、术的逻辑分析仪在数据域测试的优越性。 论文围绕基于虚拟仪器技术的逻辑分析仪的设计具体展开。论文探讨了逻辑分析仪的工作原理， 在对逻辑分析仪进行需求分析的基础上，确定了逻辑分析仪的整体方案。仪器由 PC端应用软件和逻 辑分析仪硬件两大部分组成。论文对逻辑分析仪的硬件部分作了具体设计，包括微处理器及存储器 模块、时 钟发生模块、电平转换模块、 PC接口模块等，并给出固化软件的规划。 设计实现逻辑分析仪简单触发、计数触发、序列触发、延迟触发等多种触发方式，并分别进行 了 CPLD仿真，结果表明：设计完全满足系统需求。 论文对 PC端虚拟仪器软件的设计作了规划，包括其主要实现功能、软面板、主程序、仪器
5、驱动 程序、RS-232接口等，论文给出了逻辑分析仪上下位机之间的通信协议。 最后论文对主要工作进行总结，并指出了系统硬软件需要进一步完善和发展的方面。 【关键词】逻辑分析仪 .虚拟仪器 .CPLD.状态分析 .定时分析 .触发 _ 英文摘要 _ ABSTRACT Logic Analyzer is one basic tool of Data Domain Measure. It is a kind of instrument with wide application in research, teaching and manufacture. Virtual instrumentatio
6、n technique is developed upon both instrument technique and computer technique. This technique is considered as the future trend of instrument technology. This thesis focuses on the research and development of the Logic Analyzer(LA) based Virtual Instrument (VI) technology. The first part of the the
7、sis has a review-like character. It makes a brief introduction of the logic analyzer technique, which including logic analyzers concept, main function. The thesis also introduces the virtual instrument concept, system architecture, etc. The development of virtual instrument application software is d
8、iscussed in detail. It includes Virtual Instrument Software Architecture (VISA), and Virtual Instrument software platforms. The thesis mainly discusses the design of Logic Analyzer, based on logic analyzer technique. The principle of Logic Analyzer is addressed. After requirement analysis being surv
9、eyed, the system framework is presented. The instrument is made up of two parts: application software on personal computer, and the data-sampling system based hardware circuit board. The hardware circuit board is designed and discussed in detail, its firmware design is also described. The thesis act
10、ualizes many kinds of trigger type of the instrument, simulates them in CPLD. All prove that the design is satisfied with the requirement. The layout of the application software on personal computer is put forward, including designing the main function, driver, RS-232 interface and communication pro
11、tocol. In the end of the thesis, a summary is presented and some suggestions are forward to improve the instrument. 【 Keywords】 Logic Analyzer, Virtual Instruments, CPLD, Logic States Analyzer Logic Timer Analyzer, Trigger -II- _ _ 目录 .I ABSTRACT . II . Ill 第 一 章 绪 论 . 1 1.1数据域及数据域测试 . 1 1.2虚拟仪器技术 .
12、 1 1.3 课题研究意义 . 1 1.4本论文研究的内容 . 2 第 二 章 逻 辑 分 析 仪 与 虚 拟 仪 器 . 3 2.1逻辑分析仪技术 . 3 2.1.1逻辑分析仪的发展 . 3 2.1.2逻辑分析仪技术简介 . 3 2.2虚拟仪器概述 . 5 2.2.1虚拟仪器基本概念 . 5 2.2.2虚拟仪器系统构成 . 5 2.2.3虚拟仪器特点 . 6 2.2.4发展趋势 . 7 2.3虚拟仪器软件开发 . 7 2.3.1 VPP 规范 . 7 2.3.2虚拟仪器软件系统框架 . 7 2.3.3虚拟仪器的软件开发平台 . 8 2.4本章结语 . 8 第 三 章 逻 辑 分 析 仪 的
13、研 制 . 10 3.1逻辑分析仪的工作原理 . 10 3.2逻辑分析仪需求分析 . 10 3.2.1基本功能与主要技术指标 . 10 3.2.2系统特色 . 11 3.3方案论证 . 11 3.3.1系统结构的方案论证 . 11 3.3.2软件开发平台的选择 . 11 3.4逻辑分析仪系统结构 . 12 3.5硬件模块 . 13 3.5.1处理器及存储器模块 . 13 3.5.2时钟发生模块 . 14 3.5.3电平转换模块 . 16 3.5.4数据存储模块 . 17 3.5.5触发控制模块 . 19 3.5.6 PC 接 口模块 . 19 3.5.7电源模块 . 20 3.5.8看门狗及复
14、位电路 . 21 -III- _ _ 3.5.9探头对测量的影响及探头的选择 . 21 3.6驱动软件设计 . 22 3.7本章结语 . 23 第 四 章 系 统 CPLD设计与仿真 . 24 4.1时钟选择电路 .24 4.2主要触发模块的设计 .24 4.2.1 简单触发 . 24 4.2.2 计 数触发 . 25 4.2.3 序列触发 . 25 4.2.4 不跟踪延迟触发 . 27 4.2.5 跟踪延迟触发 . 27 4.2.6 触发滤波 . 28 4.3触发模块的仿真 . 28 4.3.1 简单触发仿真 . 28 4.3.2 计数触发仿真 . 29 4.3.3 序列触发仿真 . 30
15、4.3.4 不跟踪延迟触发仿真 . 32 4.3.5 跟踪延迟触发仿真 . 32 4.4本章结语 .34 第 五章逻辑分析仪软件设计 . 35 5.1 LabWindows/CVI 编程技术 . 35 5.1.1 简介 . 35 5.1.2 LabWindows/CVI 基本程序结构 . 35 5.2 PC端应用软件框架 . 36 5.3 PC端软件功能 . 36 5.4软面板的设计 .37 5.5主程序 . 37 5.6仪器驱动程序 .38 5.7 PC端通讯软件设计 . 39 5.7.1 LabWindows/CVI + 口编程介绍 . 39 5.7.2通讯协议 . 40 5.8本章结语
16、.42 第 六 章 结 束 语 . 43 6.1 仑 . 43 6.2 賴 . 43 顏 . 44 参考文献 . 45 作者在学期间发表论文清单 . 46 -IV- 第一章绪论 第一章绪论 1.1数据域及数据域测试 在数字逻辑电路产生以后，随着计算机及集成电路技术的迅速发展，各种规模的数字系统设计、 开发、检测任务也越来越多；应用工程师发现他们必须经常和众多的二进制数据流打交道。这是一 个有别于传统的时域和频域的全新领域，我们称为数据域 （ Data Domain);该领域的测试被称为数 据域测试 （ Data Domain Measure) 1。 所谓数据域是以包括离散的时间在内的事件为自变
17、量，以状态空间的数据流为因变量的研究领 域，或者说它是研究在一系列事件发生（如时钟、 I/O请求信号作用 ） 时，在总线或其他信号线上 数据流的，这种研究通常与数据相关的数据格式、设备结构等数字系统的特征。 由于数据域测试时，我们只是对数据信号的逻辑关系、时序关系感兴趣，而会忽略信号的具体 的实际的波形，所以这一领域出现了一些全新的测试设备。逻辑分析仪 （ Logic Analyzer,简称 LA) 便是其中一种最基本最常见的测试设备；其它的测试设备还包括仿真器、数据图形产生器、嵌入式 开发系统等等。 1.2虚拟仪器技术 虚拟仪器是基于计算机的软硬件测试平台，利用现有的计算机，加上特殊设计的仪
18、器硬件和专 用软件，形成既有普通仪器的基本功能，又有一般仪器所没有的特殊功能的高档、低价的新型仪器。 与传统仪器一样，虚拟仪器 可以划分为信号的采集与控制、数据的分析与处理、结果的表达与 输出三大功能块。虚拟仪器将数据的分析与处理、结果的表达与输出这两部分放到了计算机上来完 成。虚拟仪器的核心在于软件，通过软件把计算机资源和仪器硬件的测控能力结合在一起，把计算 机强大的数据处理能力和仪器硬件的测量、控制能力结合在一起，通过软件实现对数据的显示、存 储以及分析处理。 虚拟仪器的基本思想是利用计算机来管理仪器，组织仪器系统，将传统仪器中由硬件电路实现 的功能通过软件来实现，进而逐步代替仪器完成某些
19、功能，最终达到取代传统仪器的目的。虚拟仪 器中的硬件主要完成数据的输入与输出，真正实现测量功能的是 PC上的软件。因此，虚拟仪器技 术的关键在于软件。 虚拟仪器的出现给仪器技术带来了巨大的活力，是仪器发展史上的一场革命，代表着仪器发展 的最新方向和潮流，是信息技术的一个重要领域，对科学技术的发展和工业生产将产生巨大的影响。 目前，虚拟仪器技术发展非常迅速，各种基于虚拟仪器技术的产品已经出现，在国内也已经有了一 定的应用。 1.3课题研究意义 进行本课题的研究和相关开发具有以下意义： 1) 逻辑分析仪在数据域测试的应用越来越广泛，但目前市场主要由外国产品占主导地位，核心 技术掌握在如 Agile
20、nt、 Tektronix等大公司手中，国内主要以应用为主，对此的研究并不多，期 望可以由本论文带动国内对这一领域的研究兴趣。 2) 国内在逻辑分析仪方面也做了一些相关的尝试，由于功能单一、性能指标低、操作不方便灵 活，能投入实际运行的并不多。 3) 随着电了技术和计算机技术的发展，电路技术同步向低功耗方向发展，传统仪器的缺陷也使 得开发基于虚拟仪器的逻辑分析仪具有相当的现实意义。 _ 第一章绪论 _ 4) 需要指出的是，不可避免仍然是由于目前的技术能力，本论文设计开发的逻辑分析仪主要以 实验室用为依托。 1.4本论文研究的内容 论文主要围绕逻辑分析仪的设计和实现展开，研究如何应用虚拟仪器技术
21、开发逻辑分析仪。 论文的具体内容包括以下儿个方面 ： 1) 对逻辑分析仪的工作原理和虚拟仪器技术的了解之上，对如何利用虚拟仪器技术设计逻辑 分析仪进行了讨论。 2) 通过对基于虚拟仪器技术的逻辑分析仪的设计进行方案比较，确定其合理的设计方案。 3) 逻辑分析仪的硬件及固化软件的设计。根据逻辑分析仪的功能和性能指标，讨论并确定了 逻辑分析仪的硬件结构、器件选择、电路设计，以及逻辑分析仪固化软件的设计。 4) 对逻辑分析仪系统的重要部分 CPLD的设计做了详细说明，并给出主要模块的仿真结果。 5) PC端虚拟仪器应用软件的开发。采用美国国家仪器公司 （ NI)的 LabWindonws/CVI开发
22、 平台开发逻辑分析仪的 PC端应用软件，完成 PC端虚拟仪器应用软件的方案设计。 PC端 虚拟仪器软件开发的工作主要包括系统软框架的设计、仪器驱动程序的开发、通讯接口的 编程和具体的数据显示的实现。 第二章逻辑分析仪与虚拟仪器 第二章逻辑分析仪与虚拟仪器 2.1逻辑分析仪技术 2.1.1逻辑分析仪的发展 逻辑分析仪是典型的数据域测试仪器，由多线示波器的设计思路发展而成，技术先进的工业国 家都十分重视逻辑分析仪的研究和开发。自 1973年问世以来发展迅速，迄今为止已经经历了四代。 第一代产品速度低、功能简单，具有基本触发功能和显示方式；第二代产品在触发功能和显示方式 上有较大改进，以适应微机软、
23、硬件分析的需要；第三代产品实现微机化，将定时分析和状态分析 结合在一起，便于软、硬件交互分析，功能 R臻完善；第四代产品构成功能完善的仪器系统 2。 当今的逻辑分析仪已经包含了皁期的逻辑定时分析仪、逻辑状态分析仪、特征分析仪，有些仪 器还扩充成嵌入式开发系统的功能。逻辑分析仪的通道多和长的存储深度的特点，使之成为数据系 统测试的有力的工具；而其强大的多级触发和丰富的触发字，特别适合软硬件的联调和分析；它的 出现，足以改变传统的软件调试方法。 2.1.2逻辑分析仪技术简介 现在的逻 辑分析仪一般都具有状态分析 （ Logic States Analyzer)和定时分析 （ Logic Timer
24、 Analyzer)功能；显不则分为波形 （ Format)和列表 （ List)显不，有的还具有图表 （ Chart)显不功 能。一般情况下，状态分析都与列表显示相关联，而定时分析总是用波形显示，图表则适合用于软 件性能分析。三种显示图形如下图： 定时分析与状态分析最重要的不同在于定时分析使用自己的内部时钟，在该时钟的有效沿对数 据进行采样，并以波形的方式显示出来。由于采样时钟与数据信号无关，所以定时分析乂被称作异 步分析。显然，定时分析产生的波形并不是数据信号的真正波形，但它却给出了高低信号之间的比 较准确的时间关系，这一点有利于分析 I/O信号或控制线之间的相对时间、绝对时间，以及逻辑门
25、 之间的延迟时间。见图（ 2 2): 异步测试时，测量分辨率是我们首先要关心的。一般来说，分辨率不会优于采样时钟周期。因 为待测信号很可能在两个相邻的采样脉冲之间的任何时刻改变逻辑电平的高低。所以分辨率 TD就 _ 第二章逻辑分析仪与虚拟仪器 _ 等于采样时钟周期。例如要到达到 l ns的分辨率，就采用至少 100MHz的采样时钟。 实际测试时，在允许分辨率的情况下，还必须兼顾到逻辑分析仪的存储深度。由于逻辑分析仪 的存储深度有限，高分辨率意味着观察时间的缩短。通常，采用被测数据信号速率的 5 10倍作为 采样时钟速率，可以满足分辨率和观察时间两方面的要求。 定时分析的最重要的功能之一是捕捉宽
26、度极窄的尖峰脉冲或毛刺。由于数字电路是由逻辑门 (即开关）组成，逻辑开关的每次动作都可能使电路产生毛刺，电路设计的竞争和冒险也会导致不 希望的毛刺出现。逻辑分析仪的毛刺捕捉（检测 ） 功能要求毛刺有一个最小宽度，它没有建立和保 持时间。逻辑分析仪不会发现比最小宽度更小的尖峰脉冲或毛刺。 数字系统中需要逻辑定时分析仪来分析的问题是：观察多通道的现象，捕捉显示毛刺和毛刺触 发。这些问题通常出现在数字系统的控制线以及总线和外设之间的接口上。为此定时分析仪必须具 有足够的分辨率，并能可 靠地检测和分辨毛刺。 逻辑状态分析仪是采用同步信号，即时钟脉冲来自被测数据信号。通常选用被测系统的一路或 多路数据信
27、号的组合逻辑作为采样时钟，在该时钟的有效沿对数据进行采样，并以列表方式显示出 来。显然，状态分析的结构中不含有逻辑电平的时间关系，它只能表示出数据信号的先后顺序。状 态分析适合测试数据系统的工作流程；特别是在带 CPU的数字系统中，可用它来监测和分析软件的 运行情况。 同步工作时，准确采样总是与一定的建立、保持时间相联系。建立时间是与在采样时钟的有效 沿出现之前，数据信号必须处于稳定状态的最小时 间；保持时间则是在有效时间沿出现之后，数据 还必须保持稳定的时间。在图 （ 2 3)中， Ts为建立时间， Th为保持时间。这一段时间用来检测 和存储一个逻辑状态。因 （ Ts+Th)表示能测量的最小
28、脉冲宽度，故最高时钟脉冲频率为： Fmax = - - Ts + Th 在有效时钟沿的建立、保持时间内，输入数据信号必须严格地维持不变，逻辑分析仪才能准确 地采样，获得正确的数据。所以进行状态分析时，必须根据被测数据信号与时钟有效沿之间的关系 选择适当的建立、保持时间。如果数据在时钟沿发生 Ins之前有效，且在时钟沿发生之后 3ns稳定， 则应当选择 1.0ns/2.5ns的建立、保持时间。 在同一数字系统中，往往存在着不同变化速度的数据信号。例如在嵌入式系统中， CPU的时钟 与总线的速度显然是不同的，为了满足这种情况的测试，逻辑分析仪提供了多个同步时钟；利用这 些时钟的不同逻辑组合，用户完
29、全可以从大量的数据信号中找出自己感兴趣的数据。 无论是定时分析还是状态分析，数据信号逻辑电平的高低区别总是与一定的门限电平相联系。高 于该门限电平的数据信号即被认为 是 “1” ，而低于该门限电平的数据信号则被区别为 “0” 。但实际 情况并不如此，例如 TTL电平，幅度高于 2.4V的数据信号是逻辑 “1” ，低于 0.4V的数据信号是逻 辑 “0” ；对 ECL电平，逻辑 “1” 的最低电平为 一 0.9V， 逻辑 “0” 的最高电平为 一 1.75VM;逻辑 分析仪往往会使用自定义的逻辑电平，该逻辑电平的门限值与具体的逻辑分析仪的指标有关 2。 用逻辑分析仪观察大量数据的方法是设置特定的
30、观察起点、终点或与被分析数据有一定关系 的某一参考点。这个特定的点在数据流中一旦出现，便形成一次触发事件，相应地把数据存入存储 器，这个过程称为触发。 逻辑分析仪能够提供多种触发方式： 第二章逻辑分析仪与虚拟仪器 1、 简单触发 鲁电平触发（高、低电平） 鲁跳沿触发（上、下跳沿） 2、 复杂触发 *计数触发触发事件通过计数器触发 鲁延迟触发 在数据流中搜索到触发字之后，并不立即停止跟踪，而是延迟一定数目的数据字 之后，才停止存储有效数据 鲁延时触发触发事件通过定时器触发 *序列触发 序列触发是指由一个触发序列引起的触发，只有逻辑分析仪按顺利识别所有触发 字构成的序列才引起触发，序列触发对分析复
31、杂的程序是很有用的，现代逻辑分析仪 都具有 4级或 4级以上的序列触发，这能满足跟踪一般分支程序的需要。 对一个复杂的被测微机系统，其程序结构可能有多个分支，多重嵌套，为了分析 某一特定路径上程序的运行情况，要求逻辑分析仪不仅能识别触发字，还要识别程序 路径，以 4级序列触发为例，前 3级称为引导字，最后 1级称为触发字， 3级重启动 字分别对应 3级引导字，采样开始后，分析仪先搜索触发序列，再对触发字计数。 *触发滤波 触发字大于或者等于触发宽度才能产生触发 鲁触发跟踪 触发次数 M， 跟踪次数 N,触发字被搜索到时，采集 N个数据，直到搜索完 M个触发 字。 3、 外部触发 由外部信号给出触发脉冲。 2.2虚拟仪器概述 虚拟仪器技术目前得到了迅速的发展。本节对虚拟仪器技术作简要介