编译原理复习题 .doc

《编译原理复习题 .doc》由会员分享，可在线阅读，更多相关《编译原理复习题 .doc（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第一章1、 CPU与外设之间设置接口电路：reasonCPU与外设两者的信号线不兼容，在信号线功能定义、逻辑定义和时序关系上都不一致；两者的工作速度不兼容，CPU速度高，外设速度低；若不通过接口，而由CPU直接对外设的操作实施控制，就会使CPU处于穷于应付与外设打交道之中，大大降低CPU的效率；若外部设备直接由CPU控制，也会是外设的硬件结构依赖于CPU，对外社本身的发展不利。2、 接口的好处：以便协调CPU与外设两者的工作，提高CPU的效率，并有利于外设按自身的规律发展。3、 接口技术在微机中的应用：微处理器的功能必须功过外部设备才能实现，外设与微处理器之间的信息交换及通信又是靠接口来实现的

2、，接口技术已成为直接影响微机系统的功能和危机推广应用的关键。4、 接口硬件组成：基本逻辑电路（命令寄存器、状态寄存器和数据缓冲寄存器）、端口地址译码电路（译码器或能实现译码功能的芯片GAL、IC逻辑芯片）、供选电路。5、 接口软件编程：初始化程序段、传送方式处理程序段、主控陈续断、程序终止与推出程序段、辅助程序段。6、 接口电路的结构：固定式、半固定式、可编程、智能型。7、 接口功能：执行CPU命令、返回外设状态、数据缓冲、信号转换、设备选择、数据宽度与数据格式转换。 8、 CPU与接口交换数据的方式：查询方式（简单易实现，CPU不太忙且传送速度不高的情况下，可采用）、中断方式（用于CPU的任

3、务比较忙，如系统中有多个外设需要与CPU交换数据，尤其适合实时控制及紧急事件的处理）和直接存储器存取DMA方式（进行大批量数据传送）。9、 分析与设计接口电路的基本方法：两侧分析法、硬软结合法。第二章1、 端口：接口电路中能被CPU直接访问的寄存器的地址。2、 端口地址编制方式：统一编址（优点；指令丰富，不需更改，编址空间大；缺点：工作效率低，占用存储器的地址空间，使存储器容量减小，指令长度比专门I/O指令要长，执行速度慢）、独立编址（优点：I/O端口地址不占用存储器空间；I/O指令短，执行速度快；程序的可读性强）（独立编址情况下，CPU采用独立、专用指令来访问端口）。3、 I/O端口地址选用

4、的原则：方式被系统配置所占用了的地址一律不能使用；计算机厂家申明保留的地址，不要使用；一般，用户可使用30031FH地址。4、 I/O端口地址译码电路的作用：把地址和控制信号进行逻辑组合，从而产生对接口芯片的选择信号。I/O端口地址译码电路的形式可分为固定式译码和可选式译码。5、 AEN信号：为0控制非DMA传送,译码有效；为1，即是DMA操作时，译码无效。6、 GAL器件特点：可以实现组合逻辑电路和时序逻辑电路的多种功能；采用电擦除工艺，门阵列的每个单元可以反复改写（至少100次）；具有硬件加密单元，可以防止抄袭电路设计和非法复制；速度高而功耗低，具有高速电擦电写能力，改写整个芯片只需数秒钟

5、，而功耗只有双极型逻辑器件的1/2或1/4，缓解了温升问题。7、 I/O操作是指CPU对接口进行操作。（对端口进行读与写操作).8、 在I/O指令中端口地址的宽度及寻址方式有单地址和双地址两种。9、 CPU从端口读写数据不一定要与存储器打交道，但一定要与AL通用寄存器打交道。10、 I/O地址线用作端口寻址时，高位地址线控制信号，控制接口芯片的选择；地位地址线直接与接口芯片连接，与其决定内部的端口。端口的数量决定地位地址线的根数。11、第三章 定时/计数技术1、 计数、定时与频率、声音以及音乐之间的关系：都与计数相关联。2、 微机系统中的定时：内部定时：计算机本身运行的时间基准或时序关系，计算

6、机每个操作都是按照严格的时间节拍执行的。已由CPU结构确定，是固定的时序关系。外部定时：外部设备实现某种功能时，本身所需要的一种时序关系。由于外设或被控对象的任务不同，功能各异，无一定模式，往往需要用户根据I/O设备的要求进行安排。外部定时分：软件定时（它是利用CPU内部定时机构，运用软件编程，循环执行一段程序而产生的延时。改变执行次数，可改变执行周期），硬件定时（它是采用可编程通用的定时/计数器或单稳延时电路产生的定时或延时）。3、 时序配合：4、 8253定时/计数器的特点：5、 外部特性：24脚双列直插式芯片，+5V电源供电。6、 CPU的信号线：（1）数据总线D0D7。三态输入/输出线

7、，8253与CPU接口数据线，供CPU向8253进行读写数据、传送命令和状态信息（2）片选线CS，为输入信号，低电平有效。CS由CPU输出的地址码经译码产生。（3）读信号RD，为输入信号，低电平有效。由CPU发出，用于对8253寄存器读操作。（4）写信号WR，为输入信号，低电平有效。由CPU发出，用于对8253寄存器写操作。（5）地址线A1A0，可以判断8253有四个端口（00,10,10,11）7、 I/O设备的信号线（6）计数器时钟信号CLK，为输入信号，作用是在8253进行定时或计数时，每输入1个时钟脉冲信号CLK，便使计数值减1。（7）计数器门控信号GATE，为输入信号，作用是用来禁止

8、、允许或开始计数过程的。（8）计数器输出信号OUT，为输出信号，作用是计数器工作时，每来1个时钟脉冲，计数器减1，当计数值减为0，就在输出线上输出一OUT信号，以示定时或计数已到。8、 内部逻辑结构：6个模块，数据总线缓冲器（三态、双向8位寄存器，D0D7。基本功能：向8253写入确定8253工作方式的命令，向计数寄存器装入初值，读出计数器的初值或当前值），读/写逻辑（确定数据传输方向，是读出或写入），控制命令寄存器（接受CPU传来的控制字，only写入），3个计数器9、 计数初值C=CLK/OUT。10、 方式命令的作用：主要对8253进行初始化，同时也可对当前计数值进行锁存。11、 825

9、3初始化工作两点：一是向命令寄存器写入方式命令，二是写入计数初值（向已选定的计数器按方式命令的要求）12、 方式命令的格式：D7D6，计数器选择，00,01,10D5D4，读写字节数，00锁存命令，01仅读/写一个低字节，10仅读/写一个高字节，11读/写2个字节，先低字节后高字节D3D2D1，工作方式，000,001,010,011,100,101，05方式，（110和111不用）D0，码制，0二进制，1二十进制。13、 读当前计数值 mov dx,307H ；命令口 Cmp al，0FFH ；比较 L：mov al, ；1号计数器的锁存命令JNE L ：非全1，再读 out dx,al H

10、LT ；是全1,暂停 mov dx,305H ：1号计数器数据口 In al，dx ；读1号计数器的当前计数值 14、 工作方式及特点：15、 0方式低电平输出（GATE信号上升沿继续计数），特点计数一旦开始，OUT变成低电平，计数过程一直保持不变，当计数器减到0，OUT立即变成高电平GATE为高电平，计数器工作；当GATE为低电平，计数器停止工作，其计数值保持不变。若GATE再次变高电平时，计数器从中止处继续计数。计数器工作期间，若重新写入新的计数值，计数器将按新写入的计数初值重新工作16、 1方式低电平输出（GATE信号上升沿重新装入计数初值重新计数），可编程的单稳定工作方式，特点：OUT

11、高电平，写入计数初值后，不立即开始工作，直到GATE有效（变为高电平）之后的一个周期的下降沿，才开始工作，使OUT变成低电平，一直保持，当计数器减到0，OUT才变成高电平。17、 2方式周期性负脉冲输出，自动装入计数初值（时间常数）的N分频器。特点计数期间，OUT高电平，计数器回0，输出一个宽度等于时钟脉冲周期的负脉冲，并自动重新装入原计数初值，一个负脉冲过去后，OUT又恢复高电平并重新做减法计数。计数工作期间，若写入新的计数初值，计数器仍按原计数初值，直到计数器回0并在输出一个时钟周期的负脉冲之后，才按新写入的计数值计数GATE高电平时允许计数。GATE变低电平，停止计数，恢复高电平后，按原

12、装入的计数值重新开始计数。18、 3方式周期性方波输出，自动装入计数初值（时间常数），特点OUT输出占空比1:1或近似1:1的方波，输出在前一半计数过程为高电平，后一半为低电平。计数初值为奇数时，前一半加1过程OUT为高电平，后一半减1过程OUT为低电平。一旦计数开始，会在输出端OUT输出连续不断的方波。19、 4方式单次负脉冲输出（软件触发），软件启动的闸门式计数方式，写入计数初值来触发计数器开始工作。特点计数器结束，输出一个宽度为一个时钟脉冲的负脉冲，OUT恢复高电平，保持不变GATE高电平，允许计数；低电平，停止计数；恢复高电平，又从原装入的计数初值开始作减1计数重新写入计数初值，不影响

13、计数状态，仅当计数完回0，才按新写入的计数初值开始计数，一旦计数完毕，计数器将停止工作。20、 5方式单次负脉冲输出（硬件触发），由GATE上升沿触发计数器开始工作，特点当写入计数初值后，计数器并不立即开始计数，要由门控信号的上升沿启动计数。计数器计数回0后，将在输出一个时钟周期的负脉冲后恢复高电平计数过程中，若GATE再次出现上升沿，计数器将从原装入的计数初值重新计数。21、 0、1、4、5方式作计数器使用，2、3方式作定时器用22、 实时钟：是不仅支持每天时间的更新，而且支持日期的更新的一种永久性的时钟电路。第五章 中断系统1、 中断：指CPU在正常运行程序时，由于内部/外部时间或由程序的

14、预先安排的事件，引起CPU中断正在运行的程序，二转到微内部/外部事件或为预先安排的时间服务的程序中去。（一种信号）2、 软件中断：中断还可以由程序发出“中断指令”（INT nH）而产生。3、 中断源：发出中断请求的外部设备或引起中断的内部原因。外设中断（系统外部设备要求与CPU交换信息而产生的中断）指令中断（为了方便用户使用系统资源或调试软件而设置的中断指令）程序性中断（程序员的疏忽或算法上的差错，使程序在运行过程中出现多种错误而产生的中断）硬件故障中断（机器运行过程中，硬件出现偶然性或固定性的错误而引起的中断。）4、 中断识别：CPU响应中断后，要设法寻找中断源。5、 CPU识别中断或获取中

15、断服务程序入口地址的方法：向量中断（由中断向量来指示中断服务程序的入口地址），查询中断（采用软件/硬件查询计数来确定发出中断请求的中断源）。6、 中断向量：中断服务程序的入口地址。（include段基址CS和偏移地址IP，共占4个字节地址）7、 中断向量表：中断号与该中断号相应的中断服务程序入口地址之间的连接表。PC系列微机存储器的000003FFH共1024个地址单元作为中断向量存储区，每个中断向量需占4个字节的地址空间，so，可容纳256个中断向量，即可处理256个中断服务程序。8、 中断向量地址：为了便于在中断向量表中查找中断向量（入口地址），通常设置一种指针，由它之处中断向量放在中断向

16、量表那个位置。中断号（n）*4=中断向量最低字节的指针。9、 中断类型号：系统分配给每个中断源的代号。中断号作用：在采用向量中断方式的中断系统中，CPU需要通过它才可以找到中断服务程序的入口地址，实现程序的转移。中断号是固定不变的，一经系统分配指定后，就不再变化。10、 中断向量的装入：系统配置和使用的中断所对应的中断向量有系统软件负责装入；由用户自行装入（用MOV指令，将中断服务程序的入口地址直接写入中断向量表）11、 中断向量的修改和步骤：利用DOS功能调用INT21H中的35H号和25H号功能。用35号功能，获取原中断向量，并保持在字变量中。用25H号功能，设置新中断向量，取代原中断向量

17、，以便当中断发生后，转移到新中断服务程序中去新中断服务程序完毕后，利用25H号功能恢复原中断向量。12、 中断优先级：根据任务的轻重缓急，给每个中断源指定CPU响应的优先级，任务紧急的先响应，可暂缓的后响应。作用，对重要的问题及时反应。13、 中断嵌套：级别高的中断源可以中断正在执行的级别较低的中断服务程序，及时得到服务，待处理完后，再返回被中断了的中断服务程序继续执行。但级别相同或级别低的中断源不能中断级别高的中断服务。14、 IBMPC微机中断系统由硬中断和软中断组成。15、 硬中断特点：由外部事件产生，具有随机性和突发性；中断响应周期，CPU需要发中断回答信号（NMI硬中断不发中断回答信

18、号）；中断号由中断控制器提供（NMI硬中断中断号指定为02H）；是可屏蔽的（NMI硬中断是不可屏蔽的）。16、 软中断特点：由用户在程序中发出中断指令INT nH产生的，无需外部施加中断请求信号，不随机的，由程序安排好的；中断响应周期，CPU不需要发中断回答信号；软中断的中断类型号是指令中直接给出，不需中断控制器；是不可屏蔽的。17、 由外部I/0设备或电路产生的硬件中断：不可屏蔽中断NMI和可屏蔽中断INTR。18、 不可屏蔽中断特点：不能被CPU用指令CLI来禁止，而且一旦出现这种请求，CPU应立即响应。19、 可屏蔽中断特点：INTR请求可以被CPU用指令CLI来禁止，也可由指令STI来

19、允许。只有在INTR被允许时，CPU才发中断响应信号INTA。20、 可屏蔽中断处理过程：CPU开中断，接收INTR请求CPU发INTA响应，在第二个INTA周期中，外部中断控制器送中断类型号OLDFLAGSTACKOLDCSSTACK（60H42）=（182H）=1240HCSOLDIPSTACK（60H4）=（180H）=0200HIP执行在CS=1240H，IP=0200H处的外设中断服务程序执行IRET中断返回指令，OLDIP退栈,OLDCS退栈,OLDFLAG退栈继续执行当前程序中的下条指令。步为中断响应及处理过程，第步为中断服务，第步为中断返回21、 中断响应周期：CPU输出有效的

20、总线锁定信号LOCK，使总线在此期间处于封锁状态，防止其他处理器或DMA控制器占用总线。8259A将判优后选中的最高优先级职位ISR，而相应IRR位被清零。22、 可编程中断控制器8259A协助CPU进行中断处理，可完成以下工作：优先级排队管理，接受和扩充外部设备的中断请求，提供中断类型号，进行中断请求的屏蔽和开放。23、 8259A外部特性：28脚双列直插式芯片。面向CPU的信号线：数据线（D0D7),地址线（CS，A0），控制线（WR，RD，INT，INTA）面向I/O设备的信号线：中断请求线（IR0IR7）面向同类芯片的信号线（SP/EN，CAS0CAS3）*CAS0CAS3级联总线：主

21、控8259A与从控8259A的连接线。主控时该总线为输出，从控时为输入。*SP/EN主从定义/缓冲器方向：为双功能脚，在非缓冲方式中用作输入线，指定8259A为主控制器（SP=1）或是从控制器（SP=0）。在缓冲方式中作输出线，控制缓冲器的接收/发送。*INT中断申请：当8259A收到从外设经IR脚送来的中断请求时，由它输出高电平，对CPU提出中断申请。该脚练到CPU的INTR引脚。*IR0IR7外设的中断请求：从外设来的中断请求由这些脚输入到8259A。在边沿触发方式中IR输入应有由低到高的上升沿，此后保持为高，直到被响应为止。*INTA中断响应：2个中断响应脉冲，第一个INTA用来通知82

22、59A，中断申请已被响应；第二个INTA作为读操作信号，读取8259A提高的中断类型号。*A0地址线：这个脚与CS、WR、RD联合使用，以便CPU实现对8259A的读写操作。它作为8259A芯片内部端口地址。24、 8259A内部结构：8个模块，数据总线缓冲器，读/写逻辑，控制逻辑，级联缓冲/比较器。（1） 中断请求寄存器（IRR），8位对应IR0IR7，有请求置1。具有锁存功能，内容可以OCW3命令读出。（2）正在服务寄存器（ISR)，存放正在被服务的所有中断级，include尚未服务完中途被打断的，其内容可用OCW3命令读出。在非自动中断结束方式下，ISR的复位要用OCW2中的中断结束命令

23、EOI来执行。（3）中断屏蔽寄存器（IMR），对IRR起屏蔽作用，8位对应IR0IR7，哪级被屏蔽，置1,禁止IR提出中断请求。由屏蔽命令OCW1执行。（4）优先权分析器（PR），负责检查中断源的中断请求的优先级和“正在服务的中断”进行比较，确定是否让这个中断请求送给处理器。25、 8259A工作方式：（1）引入中断请求（触发）的方式：边沿触发方式，电平触发方式，中断查询方式（2）连接系统总线的方式（3）屏蔽中断源的方式：通常屏蔽方式，特殊屏蔽方式（允许比正在服务中的中断级别低的中断请求）（4）优先级排队方式：全嵌套方式（中断优先级按07顺序进行排队，并且只允许中断级别高的中断源去中断级别低的

24、中断服务程序，不能相反），特殊全嵌套方式，优先级自动轮换方式，优先级指定轮换方式（5）结束指定的处理方式：自动中断结束方式，非自动中断结束方式。26、 8259A的中断操作功能及其命令：（1）中断请求触发方式的设置及8259A芯片数目的选择（ICW1）判断有无外部设备提出请求，检测方法电平触发方式，边沿触发方式。*ICW1 A0=0，D7D6、D2无效000、0，D4特征为1，D3=1电平触发、D3=0边沿触发，D1=1单片使用、D1=0多片级联方式，D0=1需要ICW4、D0=0不需要。（2）中断类型号的设置（ICW2）ICW2 A0=1，D7D3，D2D0无效000。硬中断源的中断号是由高

25、5位（ICW2）加低3位（IRi的编码）。（3）中断级联方式的设置（ICW3）主片ICW3 A0=1，D7D0=S7S0输入端IRi上连接有从片的中断请求INT时，则Si=1，否则等于0。从片 A0=1，D7D3无效为0，D2D0表示从片的中断请求线INT被连到主片的哪一个输入端IRi。（4）特定完全嵌套方式的设置（由ICW4D4（SFNM）位指定）（5）缓冲器方式的设置（ICW4D3D2）（6）中断结束方式的设置（ICW4D1） ICW4, A0=1，D7D6为0，D4=1主片采用特殊完全嵌套方式、D4=0主片采用一般完全嵌套方式；D3=1，8259A为缓冲器方式，此时SP/EN脚为输出线，

26、用作控制缓冲器的数据传送方向。D3=0，为非缓冲器方式，SP/EN脚为输入线，用作主/从控制；D2=1，8259A缓冲方式下做主片。D2=0，8259A作从片；D1=1自动结束方式，即ISR有自动复位功能，无须发送中断结束命令EOI。D1=0非自动结束方式，中断服务程序完毕后，发送EOI命令；D0=1，8259A用于16位以上微机，D0=0,8259A用于8位微机。（7）中断屏蔽操作（OCW1）OCW1 A0=1，D7D0=M7M0，屏蔽=1，开放=0。（8）非自动中断结束方式的操作（OCW2）D6决定指定或不指定EOI（9）中断排队方式的操作（OCW2）OCW2，A0=0，D0D2=L0L2

27、用来指定中断等级，与D6配合使用；D4D3特征位为0；D5=1，则在中断服务完毕后需要发送中断结束命令，D5=0则不需要；D6，SL=1，需要指定的EOI，并联合L0L2位编码来指定中断等级，SL=0，不需要指定EOI，L0L2无效为0；D7，R=1，则采用轮换优先方式，并且按照SL，EOI及L2L0各位的组态来执行优先级指定轮换，R=0，则不采用优先级轮换方式，即优先级固定。*OCW2作用OCW2作为中断结束操作，在初始化命令ICW1选用非自动结束方式时，就利用OCW2来控制中断结束，此时EOI（D5）=1，其中若采用不指定中断结束，则SL=0，L2L0=000，OCW2=；若采用指定中断结

28、束，则SL=1，假定IR5上的中断结束，L2L0=101，则OCW2=B=65HOCW2作中断优先级排队操作：R=1，若SL=1，则为优先级指定轮换；SL=0，则为优先级自动轮换。R=0，中断优先权固定方式=完全嵌套方式。（10）查询中断方式的操作（OCW3D2）D7=1有中断请求，D7=0无中断请求；D2D0申请服务的最高优先权等级编码。（11）特定屏蔽方式的操作（OCW3D6D5）（12）读状态操作（OCW3D1D0）OCW3，A0=0，D7无用；D0，RIS=1，要读ISR，RIS=0，要读IRR，且RIS仅在RR位为1时有效；D1，RR=1，允许CPU按RIS位的设置读寄存器，RR=0

29、则不允许；D2，P=1，则通知8259A，CPU将执行一条读查询字的指令（A0=0），并且同时使读其他寄存器的命令无效，CPU每读一次查询字之前都要发送该命令，P=0，则不执行度查询字的指令；D5，SMM=1，设置特定屏蔽方式，SMM=0撤销特定屏蔽方式；D6，ESMM=1，允许SMM，ESMM=0，则SMM无效。27、 8259A的两类编程命令：ICW初始化命令字，OCW操作命令字（根据需要在程序中任意安排，不需要按顺序发送，也不需安排在程序开头）。28、 8259A初始化，一般只在没有配置完善的操作系统的单板微机上运行。若在PC微机上开发中断程序，则不要使用ICW1ICW4去进行初始化，因

30、为系统已经做好了。29、 8259A初始化流程：送ICW1ICW2级联方式判断Y送ICW3需要ICW4的判断Y送ICW4准备接收中断。送ICW1ICW2级联方式判断N需要ICW4的判断N准备接收中断第七章 并行接口1、 并行接口特点：多根数据线上以数据字节（字）为单位与I/O设备或被控对象传送信息。接口与外设直接设置并行数据线的同时，还要设置两根握手（联络）信号线，以便进行互锁异步握手方式（查询方式)的通信。8位/16位一起行动。并行传送信息，不要求固定的格式，同步发送数据。2、 8255A基本特性：8255A是两个8位（A端口、B端口）和连个4位（C端口高/低4位）并行I/O端口的接口芯片。

31、（控制端口）8255A能适应CPU与I/O接口之间的多种数据传送方式的要求。无条件传送、应答方式（查询）传送、中断方式传送。8255A可执行功能强，有两条命令（方式字和控制字）。8255A的PC口的适应比较特殊，除作数据口外，当工作在1方式和2方式时，它的大部分引脚被分配作专用联络信号；PC口可以进行按位控制；在CPU读取8255A状态时，PC口又作1,2方式的状态口用。8255A芯片内部主要有控制寄存器、状态寄存器和数据寄存器组成。3、 8255A是40个引脚的双列直插式组件。与系统总线的连接信号：面向数据总线：D0D7双向数据线。面向地址总线：CS片选信号，低电平有效，A1A0芯片内部端口

32、地址，可形成4个端口地址。面向控制总线：RD读信号、WR写信号，低电平有效，RESET复位信号，高电平有效。与外部设备的连接信号：PA0PA7，PB0PB7，PC0PC7。内部结构：四个模块，数据总线缓冲器，读/写控制逻辑，A组、B组控制电路，A、B、C输入输出端口。4、 8255A的编程命令方式命令：作用，指定8255A的工作方式及其方式下3个并行端口的功能，是作输入还是输出。1特征位，D6D5=A组方式，00，01，10，11不用。D4=PA，0输出，1输入。D3=PC47，0输出，1输入。D2=B组方式，0方式，1方式。D1=PB，0输出，1输入。D0=PC03,0输出，1输入。按位置位

33、/复位命令字：0特征位，D6D4不用，写0。D3D1位选择000=C口0位，111=C口7位。D0=1置位，高电平，D0=0复位，低电平。5、 8255A工作方式：0方式是一个基本输入/输出工作方式，单向I/O（只能输入或输出），不设置专用联络信号线，只能把C口的高4位为1组或低4位为一组同时输入或输出，4位一起行动。1方式一种选通输入/输出方式=应答方式，设置装用的联络信号线，PC口大部分引脚分配作专用的联络信号用，个联络信号之间有固定的时序关系，输入/输出过程中产生固定的状态字，单向传送。2方式中PA口为双向选通输入/输出=双向应答式输入/输出，设置专用的联络信号线和中断请求信号线，各联络

34、线的定义及其时序关系和状态字基本上在1方式下输入和输出两种操作的组合。6、第九章1、 串行传送特点：在一根传输线上一位一位地传送，这根线是数据线又是联络线，就是说在一根传输线上既要传送数据信息，又要传送联络控制信息。数据格式有固定的要求串行通信中对信号的逻辑定义域TTL不兼容串行传送信息的速率需要控制，要求双方约定通信传输的波特率。2、 串行通信按照数据流的方向分成3个基本传送方式：全双工（数据的发送和接收分流，分别由两根不同的传输线传送时，通信双方都能在同一时刻进行发送和接收操作）、半双工（若使用同一根即作接收又作发送，虽然数据可以在两个方向上传送，但通信双方不能同时收发数据）、单工。3、

35、调制解调器MODEN：通信是双向的，由调制器和解调器合在一个装置中。调制器把数字信号转换为模拟信号，送到通信链路上，而用解调器再把从通信链路上收到的模拟信号转化成数字信号。4、 波特率：指单位时间内传送二进制数据的位数，其单位是位/秒（b/s）。它是衡量串行数据速度快慢的重要指标。并行传送中，每秒传送多少字节B/s。5、 串行通信的基本方式：异步串行通信，特点是以字符为信息单位传送，每个字符可以随机出现在数据流中。字符与字符之间通信没有严格的定时要求。同步串行通信，特点是以数据块（字符块）为信息单位传送，字符内部位与位之间的传送时同步的，字符与字符之间传送也是同步的。6、 起止式的帧数据格式：

36、1位起始位（低电平，逻辑值0），58位数据位（要传送的有效信息，顺序是低位在前、高位在后），1位校验位（可有可无），最后1位或1 1/2位或2位停止位，停止位后面是不定长度的空闲位。7、 起止位和停止位的作用：作为联络信号，起止位由高变低电平时，告诉收方传送开始，准备开始接收；停止位标志一个字符的结束，表示一个字符传送完毕。8、 面向字符的帧数据格式：SYN+SYN+SOH+标题+STX+数据块+ETB/ETX+块校验。SYN是同步字符，起联络作用，表示一帧开始了，每一帧开始处都有SYN，加一个SYN称单同步，加两个SYN的称双同步；SOH是序始字符，它表示标题的开始；标题include源地址

37、、目标地址、和路由指示等信息；STX是文始字符，它标志着正在传送的正文（数据块）开始；数据块是被传送的正文内容，由多个字符组成；ETB是组终字符，ETX是文终字符，分数据块用ETB，最后一个分数据块用ETX。9、 串行通信接口标准：RS-232A（传输率020000b/s，近距离指传输距离小于15m的通信，在15米以上的远距离通信时，一般要加调制解调器MODEM，故所使用的信号线较多，28号信号线进行联络与控制），RS-422A（直连距离15m，传输速率小于20Kb/s），RS-485，RS-423。比较P224。10、 零MODEN方式：不采用调制解调器。（only 3根线，发送线TXD，接

38、收线RXD，信号地线SG）近距离MODEN需要9根信号线。11、 在EIA-RS-232C与TTL电路之间进行电平和逻辑关系的变换。原因：为了能够同计算机接口或终端的TTL器件连接。12、 异步串行通信接口的基本任务：实现数据格式化，进行串 并转换，控制数据传输速率，进行错误检测，进行TTL与EIA电平转换，提供符合EIA-RS-232C接口标准所要求的信号线。13、 可编程串行接口芯片8251A，4组信号线：与CPU接口的信号线（RESET，C/D地址线），状态信号线（TxRDY，RxRDY，TxE，SYNDET），时钟信号线（TxC，RxC，CLK），外设（或调制器）接口的信号线（DTR,

39、DSR,RTS,CTS,TxD,RxD）。14、 8251A内部结构：5个模块，数据总线缓冲器，读/写控制逻辑，调制控制，发送器（发送缓冲器，发送控制），接收器（接收缓冲器，接收控制）。15、 8251A命令字和状态字：16、 方式命令D7D6=S1S0停止位，同步0内同步、1外同步、0双同步、1单同步，异步00=不用、01=1位、10=1.5位、11=2位；D5D4=EP、PEN奇偶校验，0=无校验、01=奇校验、11=偶校验；D3D2=L1L0字符长度，00=5位、01=6位、10=7位、11=8位；D1D0=B1B0波特率因子，异步00=不用、01=1、10=16、11=64，同步00=

40、同步。17、 工作命令，作用指定8251A进行某种操作或处于某种工作状态，以便接收或发送数据。D7：进入搜索方式，=1，启动搜索同步字符，=0，不搜索同步字符。D6=1，进行内部复位，使8251A处于等待方式命令，D6=0，不进行内部复位。D5=1，强迫RTS为低电平，置请求发送RTS有效，D5=0，置RTS无效。D4=1，使状态字中的错误标志位（PE/OE/FE）复位，D4=0，不复位。D3=1，强迫TxD为低电平，输出连续的空号，D3=0，正常操作。D2=1，允许接收，D2=0，禁止接收。D1=1，强置DTR有效，表示终端设备已准备好，D1=0，置DTR无效。D0=0，允许发送，D0=0，禁止发送。18、 状态字，作用报告8251A何时才能开始发送或接收，以及接收数据有无错误。D7=DSR数传机就绪，D6=SYNDET同步检出，D5=FE格式错，D4=OE溢出错，D3=PE奇偶错，D2=TxE发送器空，D1=RxRDY接收准备好，TxRDY发送准备好。19、 在对8251A进行编程时，应按复位方式命令字工作命令字1工作命令字2.的顺序向它的命令口写入命令字。