《第5章 时序逻辑电路 5.1 概述 5.2 时序逻辑电路的分析方法 5.3 若干常用的时序逻辑电路 5.4 计数器5.5 时序逻辑电路的设计 方法.ppt》由会员分享，可在线阅读，更多相关《第5章 时序逻辑电路 5.1 概述 5.2 时序逻辑电路的分析方法 5.3 若干常用的时序逻辑电路 5.4 计数器5.5 时序逻辑电路的设计 方法.ppt（128页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第5章 时序逻辑电路 5.1 概述 5.2 时序逻辑电路的分析方法 5.3 若干常用的时序逻辑电路 5.4 计数器5.5 时序逻辑电路的设计 方法 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望第五章 时序逻辑电路 组合逻辑电路（第三章内容）组合逻辑电路（第三章内容）无记忆无记忆时序逻辑电路时序逻辑电路 有记忆有记忆任何一个时刻的输出，仅取决于当时的输入，而与电路任何一个时刻的输出，仅取决于当时的输入，而与电路以前的状态无关以前的状态无关任何一个时刻的输出，不仅与
2、当时的输入有关，还与任何一个时刻的输出，不仅与当时的输入有关，还与电路以前的状态有关电路以前的状态有关5.1 5.1 概述概述一、时序逻辑电路的特点一、时序逻辑电路的特点功能上：功能上：任一时刻的输出不仅取决于该时刻的输入，还与电任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加例：串行加法器，两个多位数从低位到高位逐位相加 2.2.电路结构上电路结构上包含存储电路和组合电路，存储电路包含存储电路和组合电路，存储电路 必部可少必部可少存储电路的输出状态必需反馈到电路存储电路的输出状态必需反馈到电路的输入端，与输入信号一起
3、，共同决定的输入端，与输入信号一起，共同决定 组合逻辑电路的输出。组合逻辑电路的输出。二、时序电路的一般结构形式与功能描述方法二、时序电路的一般结构形式与功能描述方法输入信输入信号号输出信号输出信号（输出方程）（输出方程）触发器的输触发器的输出（状态方出（状态方程）程）触发器的输入触发器的输入（激励方程）（激励方程）可以用三个方程组来描述：可以用三个方程组来描述：三、时序逻辑电路的分类三、时序逻辑电路的分类 没有统一的时钟脉冲信号，各触发器状态的变化没有统一的时钟脉冲信号，各触发器状态的变化不是不是同时同时发生，而是有先有后。发生，而是有先有后。按照按照触发触发器的器的动作动作特点特点同步时序
4、逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路 所有触发器的状态变化都是在所有触发器的状态变化都是在同一时钟同一时钟信号作用下信号作用下同同时时发生的。发生的。1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0 输出状态仅与存储电路的输出状态仅与存储电路的状态状态Q有关，而与输入有关，而与输入X无无直接关系直接关系。按照按照输出输出信号信号的特的特点点米里（米里（Mealy）型）型摩尔（摩尔（Moore）型）型 输出状态不仅与存储电路的输出状态不仅与存储电路的状态状态Q Q有关，而且与外
5、部有关，而且与外部输入输入X X也有关。也有关。摩尔型电路是米里型电路的一种特例。摩尔型电路是米里型电路的一种特例。四、时序逻辑功能的描述方法四、时序逻辑功能的描述方法1.1.逻辑方程式逻辑方程式输出方程输出方程驱动方程（激励方程）驱动方程（激励方程）状态方程状态方程2.2.状态转移表状态转移表 状态转移表也称状态状态转移表也称状态迁移表或状态表，是用列迁移表或状态表，是用列表的方式来描述时序逻辑表的方式来描述时序逻辑电路电路输出输出Z Z、次态次态Q Qn+1n+1和和外外部输入部输入X X、现态现态Q Qn n之间的逻之间的逻辑关系。辑关系。次态次态 输入输入 /输出输出现态现态X XQ
6、Qn nQ Qn+1n+1/Z Z时序逻辑电路状态表时序逻辑电路状态表X XQ Qn nQ Qn+1n+1Z Z3.3.状态转移图状态转移图X1X0/ZQ1Q0Q2Q1Q00001111001/111/011/010/111/001/111/010/110/101/110/1000001010011111110101100 状态转移图也称状态图，是用几何图形的方式来描状态转移图也称状态图，是用几何图形的方式来描述时序逻辑电路述时序逻辑电路输入输入X X、输出、输出Z Z以及以及状态转移规律状态转移规律之间的之间的逻辑关系。逻辑关系。4.4.时序图（波形图）时序图（波形图）时序图即为时序电路的工
7、作波形图，它以波形的形时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态式描述时序电路内部状态Q Q、外部输出、外部输出Z Z随输入信号随输入信号X X变化变化的规律。的规律。5.2 5.2 时序逻辑电路的分析时序逻辑电路的分析电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、或时序图或时序图判断电路判断电路逻辑功能逻辑功能1235时序电路的分析步骤：时序电路的分析步骤：列状态表列状态表4例：分析下图所示同步时序电路的逻辑功能。例：分析下图所示同步时序电路的逻辑功能。1JC11K1JC11KFF1FF0CP=1X&ZQ1Q1Q0
8、Q0“1“1”解：解：求时钟方程求时钟方程,驱动方程和输出方程驱动方程和输出方程（米里型）（米里型）(同步时序电路的时钟方程同步时序电路的时钟方程可省去不写可省去不写)求状态方程求状态方程JKJK触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：列状态表列状态表01/010/011/000/000/011/101/010/0Q1Q0X/Z000110111/01/01/11/00/00/00/00/0 画状态图画状态图01/010/011/000/000/011/101/010/0由状态表来转换为状态图由状态表来转换
9、为状态图设设Q1Q0的初始状态为的初始状态为00。画工作波形图画工作波形图Q1Q0X/Z000110111/01/01/11/00/00/00/00/0Q0Q1ZX123456789CP 逻辑功能分析逻辑功能分析 所以，该电路是一个所以，该电路是一个同步模同步模4 4可逆计数器可逆计数器。X X为加为加/减减控制信号，控制信号，Z Z为借位输出。为借位输出。Q1Q0X/Z000110111/01/01/11/00/00/00/00/0分析得：分析得：当外部输入当外部输入X X=0=0时时，状态，状态转移按转移按00011011000001101100规律变化，规律变化，实现模实现模4 4加法加
10、法计数器计数器的功能；当的功能；当X X=1=1时时，状态转移按状态转移按00111001000011100100规律变化，规律变化，实现模实现模4 4减法减法计数器计数器的功能。的功能。例：例：解：解：求驱动方程求驱动方程和输出方程和输出方程1000100000110101000101100010010011101110100111001010000000000100102010030110410005101061101700000111110000 求状态方程求状态方程 列状态表列状态表 画状态图画状态图 画工作波形图画工作波形图 逻辑功能分析逻辑功能分析 从以上分析可以看出，是一个七进制
11、计数器，并且该电路具有从以上分析可以看出，是一个七进制计数器，并且该电路具有自启动能力自启动能力。闭合回路闭合回路中中的为的为“有效状态有效状态”闭合回路闭合回路外外的为的为“无效状态无效状态”当电路处于当电路处于任一无效状态任一无效状态时，若能在时钟信号作用下时，若能在时钟信号作用下进入有进入有效状态效状态，称该电路具有自启动能力；否则，该电路无自启动能力。，称该电路具有自启动能力；否则，该电路无自启动能力。练习：分析下图所示同步时序电路的逻辑功能。练习：分析下图所示同步时序电路的逻辑功能。解：解：求输出方程和驱动方程求输出方程和驱动方程 求状态方程求状态方程 列状态表列状态表（摩尔型）（摩
12、尔型）画状态图画状态图画波形图画波形图123456CPQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。逻辑功能分析逻辑功能分析 从以上分析可以看出，是一个三进制计数器，并从以上分析可以看出，是一个三进制计数器，并且该电路具有且该电路具有自启动能力自启动能力。闭合回路闭合回路中中的为的为“有效状态有效状态”闭合回路闭合回路外外的为的为“无效状态无效状态”当电路处于当电路处于任一无效状态任一无效状态时，若能在时钟信号作用下时，若能在时钟信号作用下进进入有效状态入有效状态，称该电路具有自，称该电路具有自启动能力；否则，该电路无自启动能力；否则，该电路无自启动能力。启动能力。例：分析下图所
13、示异步时序电路的逻辑功能。例：分析下图所示异步时序电路的逻辑功能。解：解：求驱动方程求驱动方程（摩尔型）（摩尔型）CP1JC11KFF1Q1Q11JC11KFF2&Q2Q21JC11KFF0Q0Q0CP0CP1CP20 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1 求状态方程求状态方程 列状态表列状态表000100001010000001100110 画状态图画状态图100Q2Q1Q0111110101011010001000 逻辑功能分析逻辑功能分析分析得：分析得：该电路是一个该电路是一个异步五进制（模异步五进制（模5 5）加法计数器电路，）加法计数器电
14、路，且电路具有自启动功能。且电路具有自启动功能。练习：分析下图所示异步时序电路的逻辑功能。练习：分析下图所示异步时序电路的逻辑功能。解：解：求驱动方程求驱动方程 求状态方程求状态方程（摩尔型）（摩尔型）列状态表列状态表0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1100001111010101010011001 画状态图画状态图100Q2Q1Q0111110101011010001000 由由状状态态图图可可以以看看出出，在在时时钟钟脉脉冲冲CPCP的的作作用用下下，电电路路的的8 8个状态按递减规律循环变化，即：个状态按递减规律循环变化，即：00011
15、1110101100011010001000000111110101100011010001000电电路路具具有有递递减减计计数数功功能能，是是一一个个3 3位位二二进进制制异异步步减减法法计计数数器，且具有自启动功能器，且具有自启动功能。画波形图画波形图 逻辑功能分析逻辑功能分析CPQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。5.3.2 5.3.2 基本寄存器基本寄存器基本寄存器基本寄存器5.3.3 5.3.3 移位寄存器移位寄存器移位寄存器移位寄存器5.3.4 5.3.4 寄存器的应用寄存器的应用寄存器的应用寄存器的应用5.3.1 5.3.1 锁存器锁存器锁存器锁存器5.3
16、 5.3 若干常用时序逻辑电路若干常用时序逻辑电路 锁存器：不锁存数据时，输出端的信号随输入信号锁存器：不锁存数据时，输出端的信号随输入信号变化，就像是数据通过一个缓冲器。若锁存信号起锁存变化，就像是数据通过一个缓冲器。若锁存信号起锁存作用，则数据被锁住，输入信号不被理睬。作用，则数据被锁住，输入信号不被理睬。8位锁存器位锁存器CT74LS373的符号的符号CT74LS373功能表功能表输输 入入 C D输出输出QL H HHL H LLL L QnH Z（高阻（高阻态态）C下降沿锁存数据并低电平保持下降沿锁存数据并低电平保持三态三态控制控制端端5.3.1 5.3.1 锁存器锁存器锁存器锁存器
17、定义：用于寄存一组二值代码，定义：用于寄存一组二值代码，N位寄存器由位寄存器由N个触发个触发器组成，可存放一组器组成，可存放一组N位二值代码位二值代码5.3.2 5.3.2 基本寄存器基本寄存器基本寄存器基本寄存器 无论寄存器中原来的内容是什么，只要送数控制时钟脉冲无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据D0D3，就立即，就立即被送入进寄存器中，即有：被送入进寄存器中，即有：8位寄存器位寄存器CT74LS374的符号的符号寄存器集成芯片有多寄存器集成芯片有多种，种，TTL集成电路有集成电路有74LS174、7
18、4LS378、74LS374、74LS575、74LS824、74LS822等，等，CMOS集成电路有集成电路有4076、40174、HC374等。等。单向移位寄存器单向移位寄存器 移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出；串行输入、串行输出；并行输入、串行数据可以并行输入、并行输出；串行输入、串行输出；并行输入、串行输出；串行输入、并行输出。十分灵活。输出；串行输入、并行输出。十分灵活。串行输入串行输入串串行行输输出出并行输出并行输出“1011”“1011”1 10 01 11 10 00
19、00 00 01DC1R1DC11DC1FF0FF2FF1CP1DC1FF3RRRQ1DIQ2Q3Do清清0 0Q0用用D D触发器构成的移位寄存器触发器构成的移位寄存器5.3.3 5.3.3 移位寄存器移位寄存器移位寄存器移位寄存器移位寄存器中数码移位情况移位寄存器中数码移位情况波形图波形图12345678CP10111100111DIQ0Q1Q2Q38 8位移存器位移存器CT74LS164CT74LS164的符号的符号输输 入入输输 出出CPCPA BA BQ QA A Q QB B Q QC C Q QH HL L L L L L L L L L H HL L Q QA An nQ QB
20、 Bn nQ QC Cn nQ QH Hn nH HH H H HH H Q QA An nQ QB Bn nQ QG Gn nH HL L L L Q QA An nQ QB Bn nQ QG Gn nH H L LL L Q QA An nQ QB Bn nQ QG Gn n8 8位移存器位移存器CT74LS164CT74LS164功能表功能表 8位移存器位移存器CT74LS199符号符号 双向移位寄存器双向移位寄存器双向移位存器双向移位存器CT74LS198RDS1S0工作状态工作状态0XX置零置零100保持保持101右移右移110左移左移111并行输入并行输入数据输入和移动功能都数据输
21、入和移动功能都在脉冲的上升沿触发在脉冲的上升沿触发输输 入入输输 出出方式方式S1S0CP串行串行DSL DSR并并行行AHQA QB QG QHL L L L LH L QAnQBnQGnQHnHH H a ha b g hHL H HH QAnQFnQGnHL H LL QAnQFnQGnHH LH QBn QCnQHn HHH LL QBn QCnQHn LHL L QAnQBnQGnQHnRDS1S0工作状态工作状态0XX置零置零100保持保持101右移右移110左移左移111并行输入并行输入74LS194A74LS194A功能表功能表位移存器位移存器CT74LS194 的功能与的功能
22、与CT74LS198相同，只是位数是相同，只是位数是4 4位位 1、显示数据锁存器、显示数据锁存器（用于控制显示时间）（用于控制显示时间）译码显示锁存电路译码显示锁存电路 是三态输出控制，低电平是三态输出控制，低电平有效，即此端加低电平时输入有效，即此端加低电平时输入数据能到达输出端，加高电平数据能到达输出端，加高电平时时8个输出均呈高阻态；个输出均呈高阻态；C是是8个锁存器的锁存控制输入端，个锁存器的锁存控制输入端，C下降沿锁存数据并低电平保下降沿锁存数据并低电平保持，持，C为高电平时不锁存，输为高电平时不锁存，输入数据直达输出端。入数据直达输出端。5.3.4 5.3.4 寄存器的应用寄存器
23、的应用寄存器的应用寄存器的应用锁存控制信号的高电平出现锁存控制信号的高电平出现的时间应当较短，低电平维的时间应当较短，低电平维持时间应能足够看清显示数持时间应能足够看清显示数据据 2、缓缓冲冲器器 缓缓冲冲器器在在数数字字系系统统中中用途很多：用途很多：（1）如如某某器器件件带带负负载载能能力力有有限限，可加一级带驱动器的缓冲器；可加一级带驱动器的缓冲器；（2）前前后后级级间间逻逻辑辑电电平平不不同同，可可用电平转换缓冲器加以匹配；用电平转换缓冲器加以匹配；（3）逻逻辑辑极极性性不不同同或或需需要要将将单单极极性性变变量量转转换换为为互互补补变变量量时时，加加反反相缓冲器；相缓冲器；（4）需需
24、要要将将缓缓变变信信号号变变为为边边沿沿陡陡峭峭信信号号时时，加加带带施施密密特特电电路路的的缓缓冲器；冲器；（5）数数据据传传输输和和处处理理中中不不同同装装置置间间速速度度和和时时间间不不同同时时，加加一一级级缓缓冲冲器器进进行行弥弥补补；当当然然还还有有其其他他用用途。途。8位数据缓冲器位数据缓冲器5.4.2 5.4.2 5.4.2 5.4.2 异步计数器异步计数器异步计数器异步计数器 5.4.3 N5.4.3 N5.4.3 N5.4.3 N进制计数器进制计数器进制计数器进制计数器 5.4.4 5.4.4 5.4.4 5.4.4 计数器应用举例计数器应用举例计数器应用举例计数器应用举例
25、5.4.1 5.4.1 5.4.1 5.4.1 同步计数器同步计数器同步计数器同步计数器 5.4 5.4 计数器计数器 计数器的定义：计数器的定义：在数字电路中，能够在数字电路中，能够记忆输入脉冲个数记忆输入脉冲个数的的电路称为计数器。计数器是一个周期性的时序电路，其状电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个态图有一个闭合环闭合环，闭合环循环一次所需要的时钟脉冲的，闭合环循环一次所需要的时钟脉冲的个数称为计数器的个数称为计数器的模值模值M M。由。由n n个触发器构成的计数器，其个触发器构成的计数器，其模值模值M M一般应满足一般应满足2 2n-1n-1M2M2n n。计数
26、器的分类：计数器的分类：按按触发器是否同时翻转触发器是否同时翻转来分，有异步、同步两大类；来分，有异步、同步两大类；按计数过程中按计数过程中数值的增减数值的增减来分，有加法、减法、可逆计数来分，有加法、减法、可逆计数器三类；器三类；按计数器中数字的编码方式分类，分为二进制计数器、二按计数器中数字的编码方式分类，分为二进制计数器、二十进制计数器、循环码计数器等；十进制计数器、循环码计数器等；按按计数容量（模值）计数容量（模值）来分，有二进制、十进值和任意进制来分，有二进制、十进值和任意进制计数器。计数器。计数器的作用：计数器的作用：除了用于直接除了用于直接计数计数外，还可以用于外，还可以用于分频
27、分频、定定时时、产生节拍脉冲和脉冲序列以及进行数字运算等。、产生节拍脉冲和脉冲序列以及进行数字运算等。1 1同步二进制计数器同步二进制计数器同步二进制加法计数器同步二进制加法计数器原理：根据二进制加法运算规原理：根据二进制加法运算规则可知：在多位二进制数则可知：在多位二进制数末位加末位加1 1，若第，若第i i位以下皆位以下皆为为1 1时，则第时，则第i i位应翻转。位应翻转。由此得出规律，若用由此得出规律，若用T T触发触发器构成计数器，则第器构成计数器，则第i i位触位触发器输入端发器输入端TiTi的逻辑式应的逻辑式应为：为：5.4.1 5.4.1 5.4.1 5.4.1 同步计数器同步计
28、数器同步计数器同步计数器 同步二进制加法计数器同步二进制加法计数器 分析：分析：驱动方程驱动方程和输出方程和输出方程状态方程状态方程状态表状态表0 0 0 0 0 0 0 1 0 0 1 00 0 1 10 1 0 0 0 1 0 10 1 1 00 1 1 101100110000000000001111000000001011001101010101000011110111111101 0 0 0 1 0 0 1 1 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 01 1 1 11010101000000001Q2Q1Q0C C00011 10 000000010001
29、1010101000110011100001000101010111100110111101111000010010 00 00 00 00 00 00 00 00 00 00 00 00 00 0 画波形图画波形图f fCPCP1/2f1/2fCPCP1/4f1/4fCPCP1/8f1/8fCPCP设初态为设初态为Q3Q2Q1Q0=0000。1/16f1/16fCPCPCPQ2Q1Q0C12345678910 11 12 13 14 15 16Q3同步二进制减法计数器同步二进制减法计数器原理：根据二进制减法运算规原理：根据二进制减法运算规则可知：在多位二进制数则可知：在多位二进制数末位减末位
30、减1 1，若第，若第i i位以下皆位以下皆为为0 0时，则第时，则第i i位应翻转。位应翻转。由此得出规律，若用由此得出规律，若用T T触发触发器构成计数器，则第器构成计数器，则第i i位触位触发器输入端发器输入端TiTi的逻辑式应的逻辑式应为：为：2 2、同步十进制计数器、同步十进制计数器加法计数器加法计数器基本原理：在四位二进制基本原理：在四位二进制计数器基础上修改，当计计数器基础上修改，当计到到10011001时，则下一个时，则下一个cpcp电电路状态回到路状态回到00000000。CP电路状态Q3Q2Q1Q0000001000120010300114010050101601107011
31、18100091001100000分析：分析：驱动方程驱动方程和输出方程和输出方程状态方程状态方程状态表状态表0 0 0 0 0 0 0 10 0 1 00 0 1 10 1 0 0 0 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 01 1 1 100011110000111100000000110101010101010101010101001100110001100110000000010101010状态图状态图具有自启动能力。具有自启动能力。波形图波形图CPQ0Q1Q2Q312345678910
32、设初态为设初态为Q3Q2Q1Q0=0000。2、异步计数器、异步计数器二进制计数器二进制计数器异步二进制加法异步二进制加法计数器计数器在末位在末位+1+1时，从低时，从低位到高位逐位进位到高位逐位进位方式工作。位方式工作。原则：每一位从原则：每一位从“1”“1”变变“0”“0”时，时，向高位向高位发出进位，发出进位，使高位翻转使高位翻转异步二进制减法异步二进制减法计数器计数器在末位在末位-1-1时，从低时，从低位到高位逐位借位到高位逐位借位方式工作。位方式工作。原则：每一位从原则：每一位从“0”“0”变变“1”“1”时，时，向高位发出进位，向高位发出进位，使高位翻转使高位翻转异步十进制加异步十
33、进制加法计数器法计数器原理：原理：在在4 4位二进制异步位二进制异步加法计数器上加法计数器上修改而成，要修改而成，要跳过跳过1010 1010 11111111这六个状这六个状态态1 23456 789 10J=0J=1J=0J=K=1J=1J=074LS161/74LS161/74LS16134 4位同步二进制加法计数器位同步二进制加法计数器CR=0时异步清零。时异步清零。CR=1、LD=0时同步置数。时同步置数。CR=LD=1且且ET=EP=1时，按照时，按照4位自然位自然二进制码进行同步二进制计数。二进制码进行同步二进制计数。CR=LD=1且且ETEP=0时，计数器状态保时，计数器状态保
34、持不变。持不变。74LS163,74LS16074LS163,74LS160的引脚排列和的引脚排列和的引脚排列和的引脚排列和74LS16174LS161相同，不同之处是相同，不同之处是相同，不同之处是相同，不同之处是74LS16374LS163采用同步清零采用同步清零采用同步清零采用同步清零方式。方式。方式。方式。74LS160 74LS160是十进制计数器是十进制计数器是十进制计数器是十进制计数器 74LS19174LS191同步同步1616进制加进制加/减计数器（单时钟方式）减计数器（单时钟方式）74LS19074LS190和和和和74LS19174LS191的引脚排列相同，不同之处是的引
35、脚排列相同，不同之处是的引脚排列相同，不同之处是的引脚排列相同，不同之处是74LS19074LS190是十进制计数器是十进制计数器是十进制计数器是十进制计数器 74LS193同步同步16进制加进制加/减计数器（减计数器（双双时钟方式）时钟方式）74LS19274LS192和和和和74LS19374LS193的引脚排列相同，不同之的引脚排列相同，不同之的引脚排列相同，不同之的引脚排列相同，不同之处是处是处是处是74LS19274LS192是十进制计数器是十进制计数器是十进制计数器是十进制计数器 CT74LS293CT74LS293异步异步4 4位二进位二进制加法计数器制加法计数器CT74LS29
36、0CT74LS290异步二异步二五五十进制加法计数器十进制加法计数器 CT74LS197 CT74LS197异步异步4 4位位二制加法计数器二制加法计数器CT74LS196CT74LS196异步二异步二五五十进制加法计数器十进制加法计数器5.4.3 N5.4.3 N5.4.3 N5.4.3 N进制计数器进制计数器进制计数器进制计数器 集成计数器绝大多数都是二进制和十进制计数器，集成计数器绝大多数都是二进制和十进制计数器，除十进制之外的非二进制计数器，可以用二进制和十除十进制之外的非二进制计数器，可以用二进制和十进制计数器加以改造来实现，而对于计数模值较大的进制计数器加以改造来实现，而对于计数模
37、值较大的计数器需将多个计数器级联实现。计数器需将多个计数器级联实现。计数模计数模M2i的计数器统称为的计数器统称为非二进制计数器非二进制计数器，也称，也称为为N进制、任意进制计数器，十进制也属于此类。进制、任意进制计数器，十进制也属于此类。假定已有的芯片是假定已有的芯片是N进制计数器，需实现的是进制计数器，需实现的是M进进制计数器。分两种情况考虑：制计数器。分两种情况考虑：(1)MN1、N M原理：计数循环过程中设法跳过原理：计数循环过程中设法跳过N-M个状态。个状态。具体方法：置零法具体方法：置零法 置数法置数法74LS160、74LS161 为为异步清零异步清零同步计数器同步计数器74LS
38、16074LS160、74LS161、74LS162、74LS16374LS160、74LS162为十进制计数为十进制计数-同步预置端同步预置端C-为进位输出端，为进位输出端，74LS162、74LS163 为同为同步清零步清零74LS161、74LS163为十六进制（为十六进制（4位位2进制）计数进制）计数同步计数、同步置数管脚完全相同同步计数、同步置数管脚完全相同其中其中CPCP 计数时钟计数时钟-同步或异步清同步或异步清0 0端端D D0 0、D D1 1、D D2 2、D D3 3-并行预置数并行预置数Q Q3 3、Q Q2 2、Q Q1 1、Q Q0 0 数据输出端数据输出端EP E
39、P、ET ET 使能端使能端例例：试试利利用用同同步步十十进进制制计计数数器器7416074160接接成成同同步步六六进进制制计计数数器器，并画出全状态图并画出全状态图采用异步置零法采用异步置零法异步置零法异步置零法100001111001101010111100110111101111改进电路改进电路采用同步置数法采用同步置数法 1000011110011100110111101111011010101011采用同步置数法采用同步置数法 例：用例：用7416174161实现十二进制计数器。实现十二进制计数器。解：解：7416174161是具有是具有异步清零异步清零和和同步置数同步置数功能的加
40、法计时器。功能的加法计时器。异步清异步清“0”“0”法法SMS12 即即Q3Q2Q1Q01100&11CP1100111111011110例：用例：用7416174161实现十二进制计数器。实现十二进制计数器。解：解：7416174161是具有是具有异步清零异步清零和和同步置数同步置数功能的加法计时器。功能的加法计时器。同步置数法同步置数法预置数：预置数：D3D2D1D0=0000SM-1S11 即即Q3Q2Q1Q01011CP11&1100110111111110同步置数法同步置数法预置数：预置数：D3D2D1D0=00111101110010111010100110000111011001
41、01010000111110Q3Q2Q1Q0预置信号预置信号11CP&1 1 0 00000000100101111进位进位C C置数法置数法N=16，M=12，NM=4即即 D3D2D1D0=01001CP10 0 1 0100000001001000111 1）整体清）整体清“0”“0”法或整体置数法法或整体置数法基本思路：先将基本思路：先将n n片计数器级联组成片计数器级联组成Nn（NnM）进制计数器，计满）进制计数器，计满M M个状态后，采用整体清个状态后，采用整体清“0”“0”或整体置数法实现或整体置数法实现M M进制计数器。进制计数器。2 2）分解法）分解法基本思路：将基本思路：将
42、M=MM=M1 1MM2 2MMn n，其中，其中M M1 1、M M2 2、MMn n均不大于均不大于N N，则用，则用n n片计数器分别组成片计数器分别组成M1 1、M2 2、Mn n进制的计数器，然后级联即可构成进制的计数器，然后级联即可构成M进进制计数器。制计数器。芯片级联的方式：芯片级联的方式：串行进位方式：以低位片的进位输出信号串行进位方式：以低位片的进位输出信号C作为高位片的时钟作为高位片的时钟输入信号输入信号CP。并行进位方式：以低位片的进位输出信号并行进位方式：以低位片的进位输出信号C作为高位片的工作作为高位片的工作状态控制信号状态控制信号EP和和ET。2、N M必须将多片计
43、数器必须将多片计数器级联级联。例：例：串行进位方式（异步计数器）串行进位方式（异步计数器）并行进位方式（同步计数器）并行进位方式（同步计数器）试用试用74160组成百进制计数器。组成百进制计数器。例：试用两片例：试用两片7416074160实现实现5454进制计数器。进制计数器。解：解：M=54M=54，7416074160是具有异步清零、同步置数的十进制计是具有异步清零、同步置数的十进制计数器。数器。整体置数法整体置数法计数：计数：0 05353。5 53 30 1 0 1 0 0 1 1 Q3Q2Q1Q0分解法分解法M=54=69M=54=69，用两片，用两片7416074160分别构成六
44、进制和九进制，然后级联即可。分别构成六进制和九进制，然后级联即可。六进制六进制九进制九进制例例5-12 用用2片片SN74LS390及必要的逻辑门组成一个及必要的逻辑门组成一个8421BCD码码60进制计数器。进制计数器。例例5-13 用异步法级联用异步法级联CT74LS160组成一个组成一个8421BCD码码365进进制计数器。制计数器。例例5-14 用同步法级联用同步法级联CT74LS162组成一个组成一个8421BCD码码365进制计数器。进制计数器。例：分析如图给出的电路，说明两片之间是多少进制。例：分析如图给出的电路，说明两片之间是多少进制。解：解：052H，83进制计数器进制计数器
45、3 3、移存型计数器、移存型计数器序号序号S(t)Q3 Q2 Q1 Q0N(t)Q3 Q2 Q1 Q000 0 0 10 0 1 010 0 1 00 1 0 020 1 0 01 0 0 031 0 0 00 0 0 1环环形形计计数数器器序号序号S(t)Q3 Q2 Q1 Q0N(t)Q3 Q2 Q1 Q000 0 0 00 0 0 110 0 0 10 0 1 120 0 1 10 1 1 130 1 1 11 1 1 141 1 1 11 1 1 051 1 1 01 1 0 061 1 0 01 0 0 071 0 0 00 0 0 0扭扭环环形形计计数数器器补充例题：补充例题：由由C
46、T74LS161CT74LS161及门电路组成的时序电路如图所示。及门电路组成的时序电路如图所示。要求：要求：分析该电路的功能分析该电路的功能,说明电路分别为几进制。说明电路分别为几进制。CT74LS161CT74LS161为为4 4位二进制加法计数器位二进制加法计数器,其功能表见下表。其功能表见下表。分别画出当分别画出当M=1M=1和和M=0M=0时的状态转换图；时的状态转换图；解：解：1.由 的表达式可知，在外加输入信号M=1的情况下，当计数器计到Q3Q2Q1Q0=1100时，有效。而在M=0的情况下，计数器的状态计到Q3Q2Q1Q0=1111时，CO=1，此时 才有效。据此即可画出电路的
47、状态转换图，进而观察出电路的功能。分析电路功能：当M=0时,电路为模8计数器。当M=1时,电路为模5计数器。该电路为一可变模计数器。M=0的状态转换图的状态转换图M=1的状态转换图的状态转换图CPCP为秒脉冲为秒脉冲(周期为周期为1秒秒)24进制计数器进制计数器60进制计数器进制计数器60进制计数器进制计数器ag7744874487448744874487448QDQA秒显示秒显示0059秒秒分显示分显示0059分分小时显示小时显示0023小时小时显显示示译译码码器器数数码码管管计数器应用举例电子表电路计数器应用举例电子表电路四、移位寄存器型计数器四、移位寄存器型计数器1、环形计数器、环形计数
48、器1、环形计数器、环形计数器2 2、扭环形计数器、扭环形计数器5.5 5.5 时序逻辑电路的设计时序逻辑电路的设计逻辑电路图输出方程驱动方程状态方程状态转移表状态转移图时序图分析功能触设计要求原始状态图(状态表)最简状态图(状态表)状态编码输出方程驱动方程逻辑电路图状态简化状态分配发器选型自启动检查逻辑抽象状态方程解解:(1):(1)建立原始状态图和状态表建立原始状态图和状态表 分析题意，分析题意，确定输入、确定输入、输出变量。输出变量。设置状态。设置状态。首先确定有多少种信息需要记忆，首先确定有多少种信息需要记忆，然后对每一种需然后对每一种需要记忆的信息设置一个状态并用字母表示。要记忆的信息
49、设置一个状态并用字母表示。确定状态之间的转换关系，确定状态之间的转换关系，画出原始状态图，画出原始状态图，列出原始状态表。列出原始状态表。例例例例：设设计计一一个个串串行行数数据据检检测测电电路路，当当连连续续输输入入3个个或或3个个以以上上“1”时，电路输出为时，电路输出为“1”，其它情况下输出为，其它情况下输出为“0”。例如：例如：输入输入X 101100111011110输出输出Z 000000001000110分析题意，规定如下：分析题意，规定如下：S S0 0：初始状态，初始状态，表示电路还没有收到一个有效的表示电路还没有收到一个有效的1 1。S S1 1：表示电路收到了一个表示电路
50、收到了一个1 1的状态。的状态。S S2 2：表示电路收到了连续两个表示电路收到了连续两个1 1的状态。的状态。S S3 3：表示电路收到了连续三个表示电路收到了连续三个1 1的状态。的状态。S0S1S2S3设电路开始处于初始状态为设电路开始处于初始状态为S S0 0。1/0X/Z1/01/11/10/00/00/00/0建立原始状态图建立原始状态图(2)(2)状态化简状态化简 凡凡是是在在输输入入相相同同时时，输输出出相相同同、要要转转换换到到的的次次态态也也相相同同的的状状态态，称称为为等等价价状态。等价状态可以合并。状态。等价状态可以合并。最简状态表最简状态表QnQn+1/ZX=0X=1