《数字电路与系统设计白静版本ppt第2章.ppt》由会员分享，可在线阅读，更多相关《数字电路与系统设计白静版本ppt第2章.ppt（223页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二章 集成逻辑门电路数字电路与系统设计白静版本ppt第2章 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望第二章 集成逻辑门电路 2.1 半导体器件的开关特性半导体器件的开关特性2.1.1 晶体二极管的开关特性晶体二极管的开关特性一个理想开关具有这样的特性：闭合时，开关两端的电压总为0，开关两端点间呈现的电阻也为0；断开时，流过开关的电流总为0，开关两端点间的电阻为无穷大；而且开关的接通或断开动作转换可以在瞬间完成。实际中，并不存在这样的理想开关。晶体二极管在近
2、似的开关电路分析中可以当作一个理想开关来分析，但它与理想开关还是有一些区别的。第二章 集成逻辑门电路1.二极管稳态开关特性二极管稳态开关特性电路处于相对稳定的状态下晶体管所呈现的开关特性称为稳态开关特性。二极管的伏安特性曲线如图2.1(b)所示。描述该特性的方程为(2-1)第二章 集成逻辑门电路图中Vth称为正向开启电压(或称为门限电压、阈值电压)。一般硅管的Vth为0.60.7 V;锗管的Vth为0.20.3 V。当外加正向电压大于Vth时，正向电流随电压的增加按指数规律增加，二极管开始导通。由于二极管的伏安特性曲线在电压为Vth处已经很陡，在一段范围内，电流有较大变化时，二极管的端电压保持
3、在Vth左右。因此，把二极管正向电压大于Vth作为二极管导通的条件。第二章 集成逻辑门电路当外加正向电压小于Vth，或者外加反向电压时，vD很小或小于0，由式(2-1)有，流过二极管的电流iD=IS。IS称为反向饱和电流，一般硅管的IS为10151010 A;锗管的IS为1010107 A。IS数值都很小，通常可忽略不计。此时，二极管相当于一个很大的电阻，可近似认为是开路。因此，把二极管端电压小于Vth作为二极管截止的条件。当二极管作为开关使用时，可将其伏安特性折线化，如图2.1(c)所示。当正向偏置时，二极管导通，压降为Vth值，相当于开关闭合；当反向偏置时，二极管截止，流过的电流为反向饱和
4、电流IS，非常小，相当于开关断开。第二章 集成逻辑门电路图2.1 二极管的伏安特性第二章 集成逻辑门电路由此可得出结论：在稳态情况下，二极管开关特性与理想开关存在一定差异。主要表现为，二极管开关闭合时，两端仍有电位降落；开关断开时，存在反向电流。此外，二极管的Vth和IS都与温度有关。通常温度每升高1，Vth约减小22.5 mV；温度每升高10，反向饱和电流IS约增大一倍。有时把二极管视为理想的开关，即用一个理想开关来等效，截止时认为开路，导通时认为短路。等效电路如图2.2所示。第二章 集成逻辑门电路图2.2 二极管开关等效电路第二章 集成逻辑门电路2.二极管瞬态开关特性二极管瞬态开关特性 电
5、路处于瞬变状态下晶体管所呈现的开关特性称为瞬态开关特性。具体地说，就是晶体管在大信号作用下，由导通到截止或者由截止到导通时呈现的开关特性。理想二极管作开关时，在外加跳变电压作用下，由导通到截止或者由截止到导通都是在瞬间完成，没有过渡过程，如图2.3所示。第二章 集成逻辑门电路在图2.3所示电路中，二极管D的工作状态由输入电压vI决定。当vI=VF时，二极管导通，二极管两端的正向电压vD 0，通过二极管的正向电流iD=IF=VF/R；当vI=VR 时，二极管截止,二极管两端的反向电压vD=VR，通过二极管的反向电流iD0。事实上，二极管两端的电压vD不能像图2.3中那样发生突变。图2.4为二极管
6、的瞬态开关特性波形。第二章 集成逻辑门电路图2.3 理想二极管开关特性第二章 集成逻辑门电路图2.4 二极管瞬态开关特性第二章 集成逻辑门电路二极管是由一个PN结构成的，在稳态vI=VF时正向导通，在外加反向电压vI=VR时，D反向截止，PN结空间电荷区变宽，iD很小。当tt1时，外加正向电压vI=VF，P区中的空穴向N区扩散，N区中的电子向P区扩散，这样不但使空间电荷区变窄，而且使多子在对方区域存储，建立起一定的少数载流子浓度分布。此时二极管D稳定工作在导通状态，导通电压为vD0.60.7 V(以硅管为例)，导通电流iD=IF=(VFvD)/R VF/R。第二章 集成逻辑门电路当t=t1时，
7、外加电压vI由VF下突变为VR，P区存储的电子和N区存储的空穴不会马上消失，在反向电压作用下，P区的电子被拉回N区，N区的空穴被拉回P区，形成反向漂移电流，iD=IR=(vIvD)/RVR/R，使存储电荷不断减少。在这些存储电荷消失之前，PN结仍处于正向偏置。从vI负跳变开始至反向电流降到0.9IR所需的时间，称为存储时间ts。在这段时间内，PN结维持正向偏置，反向电流IR近似不变。经过ts时间后，反向电流使存储电荷继续消失，空间电荷区逐渐加宽，二极管转为截止状态。第二章 集成逻辑门电路反向电流由IR减小至反向饱和电流值，这段时间称为下降时间tf。通常以从0.9IR下降到0.1IR所需时间确定
8、tf。trr=ts+tf 称为反向恢复时间。在tt2期间，二极管反向截止，vD=VR，iD=IS，空间电荷区很宽。当t=t2时，外加电压vI由VR突变为VF。由于二极管两端电压不能突变，电路中产生瞬时大电流(VR+VF)/R，二极管迅速导通，iD由(VR+VF)/R迅速下降到iD=IF=VF/R。从vI正向跳变到二极管正向导通称为二极管的正向恢复时间，通常用vD的上升时间tr来描述。与trr相比，正向恢复时间小得多，可忽略不计。第二章 集成逻辑门电路由以上分析可知，反向恢复时间trr是影响二极管开关速度的主要原因，它是二极管开关特性的重要参数。由于trr的存在导致开关二极管从导通到截止速度慢，
9、而从截止到导通速度快。第二章 集成逻辑门电路2.1.2 晶体三极管的开关特性晶体三极管的开关特性 在模拟电子线路中，晶体三极管常常工作在线性放大状态，而在数字电路中，在大幅度脉冲信号工作下，晶体管交替工作于截止区和饱和区，作为开关元件使用。1.三极管稳态开关特性三极管稳态开关特性 图2.5为一个NPN单管共射电路。晶体三极管输出伏安特性曲线如图2.6所示。第二章 集成逻辑门电路图2.5 基本单管共射电路第二章 集成逻辑门电路图2.6 晶体三极管输出特性曲线和负载线第二章 集成逻辑门电路根据VCC和Rc的值可在输出伏安特性上画一条负载线：当vI0时，管子截止，工作在特性曲线的A点；当ib=60
10、A 时，若管子的50，则ic=ib3 mA，管子处于临界饱和状态，工作在特性曲线的B点。通常把处于临界饱和时的基极电流称为饱和基流，记为Ibs，本例Ibs=60 A。当ib Ibs时，ic几乎不变，管子进入饱和区，此时的集电极电流称为饱和集电极电流，记为Ics。在图2.5所示电路中，ic的最大值为VCC/Rc，即Ics=VCC/Rc,Ibs=Ics/=VCC/(Rc)。判断三极管是否进入饱和区，就是看是否ibIbs，大得越多，饱和越深。S=ib/Ibs称为饱和系数，S越大，饱和深度越深。第二章 集成逻辑门电路晶体三极管有三个工作状态，现以图2.5为例总结如下：(1)截止状态。条件：vIVth(
11、Vth为三极管be结的正向开启电压)，发射结和集电结均为反向偏置，即vbve，vbvc。特点：ib0，ic0，vOVCC，晶体管相当于开关断开。(2)放大状态。条件：vIVth而小于某一数值(约为1 V),发射结正偏，集电结反偏，即vbve，vbvc。特点：三极管T有放大能力，ic=ib，ic的大小与VCC、Rc基本上无关。ib、ic随vI的增加而增加，vO随vI的增加而下降。当vI有一较小的vI变化时，会引起输出电压vO较大的变化，即vO/vI1。第二章 集成逻辑门电路(3)饱和状态。条件：vI大于某一数值(约为1 V)，发射结和集电结均为正向偏置，即vbve，vbvc。特点：基极电流足够大
12、，满足ibIbs=(VCCVce(sat)/(Rc)，此时vO=Vce(sat)0.3 V；ic=(VCCVce(sat)/RcVCC/Rc。晶体管c、e之间相当于开关闭合(Vce(sat)为c、e间的饱和压降，很小，约为0.3 V)。表2.1给出了三极管在不同工作区的典型结压降。第二章 集成逻辑门电路第二章 集成逻辑门电路三极管作为开关管，截止时的等效电路如图2.7所示，由于两个结都处于反偏，所以e、b、c三个电极之间开路。三极管饱和时，两个结都处于正偏，结间有小的压降，其等效电路如图2.8(a)所示，若忽略结压降，则等效电路可简化为图2.8(b)，三个电极之间如同短路一样。第二章 集成逻辑
13、门电路图2.7 三极管截止时等效电路第二章 集成逻辑门电路图2.8 三极管饱和时等效电路第二章 集成逻辑门电路2.三极管瞬态开关特性三极管瞬态开关特性晶体三极管作为开关管运用，其截止和饱和两种工作状态的相互转换不可能在瞬间完成，如同二极管一样，在三极管的开关过程中内部存在电荷的积累和消散的过程，因而需要时间。在图2.5所示电路中输入脉冲波形vI，其集电极电流ic和输出的波形vO如图2.9所示。由该图可以看出，与理想瞬态开关特性相比，实际电路的输出波形会发生畸变，边沿变差。该图给出了几个开关时间参数。第二章 集成逻辑门电路图2.9 三极管的瞬态开关特性第二章 集成逻辑门电路1)开关时间当vI从V
14、跳变V时，晶体管不能立即导通，要经历一段延迟时间td和一个上升时间tr，集电结电流ic才能接近于最大值Ics。延迟时间td：从vI正跳变开始，至集电结电流ic上升到0.1Ics所需要的时间。上升时间tr：ic从0.1Ics上升到0.9Ics所需要的时间。开通时间ton：ton=td+tr。当vI从V跳变V时，晶体管也不能立即截止，要经历一段存储时间ts和一个下降时间tf，ic才逐渐下降到0。第二章 集成逻辑门电路 存储时间ts：从vI负跳变开始，至集电结电流ic下降到0.9Ics所需要的时间。下降时间tf：ic 从 0.9Ics下降到0.1Ics所需要的时间。关断时间toff：toff=ts+
15、tf。第二章 集成逻辑门电路2)开关时间形成的原因 下面分析晶体三极管由截止状态过渡到饱和状态的过程，即发射结由反偏至正偏过程和集电极电流形成过程。vI由VV时，由于结电容的存在，发射结不能立即由反偏跳变至正偏，要经历空间电荷区由宽变窄，电荷量由多变少(等效于结电容放电)的过程。当发射结偏压由V上升到 0.7 V左右，T导通，发射区开始向基区注入电子并扩散至集电结，形成集电极电流，这个过程所需要的时间即为延迟时间td。第二章 集成逻辑门电路延迟时间td的长短取决于晶体三极管的结构和电路工作条件。三极管结电容越小，td越短；三极管截止时反偏越大，td越长；正向驱动电流越大，td越短。在延迟时间t
16、d后，发射区不断向基区注入电子，并扩散至集电结，形成集电极电流，同时在基区累积。电子浓度在基区不断增加，ic也逐渐加大。上升时间tr就是ic从0.1Ics上升到0.9Ics基区内电子电荷累积所需要的时间。tr的大小也取决于晶体三极管的结构和电路工作条件。基区宽度w越小，tr也越小；基极驱动电流越大，tr也越短。第二章 集成逻辑门电路 下面分析晶体三极管由饱和状态过渡到截止状态的过程，即驱散基区多余存储电荷及驱散基区存储电荷的过程。当vI=+i时，三极管T稳定工作于饱和状态，ibIbs，集电结也正偏，集电区不能收集从发射区注入到基区的全部电子，在基区形成了多余电子积累QBS。vI由VV，多余电子
17、积累QBS和基区存储电荷QB均不能立即消散。在QBS未消失之前，ic就维持Ics不变，T仍饱和。在V作用下，随着QBS的减少，饱和深度变浅，QBS全部消失后，基区电子分布回到ic=Ics对应的基区电子浓度，T脱离饱和。ts就是多余存储电荷QBS消失所需的时间。第二章 集成逻辑门电路饱和度越深，QBS越多，ts越长；基极反向驱动电流越大，QBS消失越快，ts越短。QBS 消失后，集电结由正偏转向反偏，基极反向驱动电流ib使基区电子浓度越来越少，ic也逐渐减少。T由导通变为截止。ic从0.9Ics减少至0.1Ics所需的时间就是下降时间tf。反向驱动电流越大，tf越短。由上述分析可以看出，td、t
18、r、ts和tf这四个时间参数都是以集电极电流的变化情况来测定的。通常td 较小，ts随饱和深度而变化。当饱和较深时，ts相对于td、tr和tf时间最长，成为影响三极管开关工作速度的主要原因。ton和toff的时间长短与管子本身特性有关，也与管子的使用情况有关。正向基极电流ib越大，ton越短，但这又使管子饱和深度加深，toff加长；相反，反向基极电流加大，可使toff缩短。第二章 集成逻辑门电路2.1.3 MOS管的开关特性管的开关特性前节介绍的晶体管是双极型的，其内部的两种载流子(多子和少子)均参与导电，少子的飘移运动受温度、光照等影响较大，所以其温度特性较差。本节讨论金属-氧化物-半导体场
19、效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，简称MOS管)的开关特性。MOS管是一种单极型半导体器件，其内部只有多子参于导电。这种器件受外部因素影响较小，因此温度稳定性好，又因为MOS管集成工艺简单，工作速度快，因而广泛用于大规模和超大规模集成电路中。第二章 集成逻辑门电路1.MOS管的分类管的分类 MOS管有三个电极：源极S、漏极D和栅极G。由于漏极电流受栅-源电压的控制，故它是电压控制器件。MOS管按其沟道可分为P沟道和N沟道两类，按其工作特性每一类又分为增强型和耗尽型两种。因此MOS管的四种类型为：N沟道增强型、N沟道耗
20、尽型、P沟道增强型、P沟道耗尽型。若导电沟道是由N型电子形成的，则称为N沟道场效应管或NMOS管；若导电沟道是由P型空穴形成的，则称为P沟道场效应管或PMOS管。栅-源电压vGS为零时漏极电流也为零的管子，均属于增强型管；栅-源电压vGS为零时漏极电流不为零的管子，均属于耗尽型管。表2.2列出了四种类型MOS管的特点。第二章 集成逻辑门电路第二章 集成逻辑门电路由于NMOS管沟道中的载流子是电子，其迁移率是空穴载流子迁移率的一倍，工作速度较快，因而NMOS管应用十分广泛。下面以N沟道增强型MOS管为例进行讨论。第二章 集成逻辑门电路2.N沟道增强型沟道增强型MOS管的结构及工作原理管的结构及工
21、作原理N沟道增强型MOS管的结构如图2.10所示。它以一块低掺杂的P型硅片为衬底，利用扩散工艺制作两个高掺杂的N+区，并引出两个电极，分别为源极S和漏极D，在半导体上制作一层SiO2绝缘层，再在SiO2上制作一层金属铝，引出栅极G。G、S和G、D之间均被SiO2绝缘层隔离，因此也叫绝缘栅型场效应管。通常将衬底和源极接在一起使用。这样，栅极和衬底各相对于一个极板，中间是绝缘层，形成电容。第二章 集成逻辑门电路图2.10 N沟道增强型MOS管第二章 集成逻辑门电路当栅-源电压vGS变化时，将改变衬底靠近绝缘层处感应电荷的多少，从而控制漏极电流的大小。工作原理：当G、S间不加电压时，D、S间是两只背
22、对的PN结，不存在导电沟道；当vDS=0，且vGS0时，由于SiO2的存在，栅极电流为零。但栅极金属层将聚集正电荷，排斥P型衬底靠近SiO2一侧的空穴，使之剩下不能移动的负离子，形成耗尽层。另一方面将衬底的自由电子吸引到耗尽层与绝缘层之间，形成D、S之间的导电沟道。vGS越大，导电沟道越厚，导电沟道电阻越小。这时，若在D、S间加正向电压vDS，则产生漏-源电流iDS。第二章 集成逻辑门电路使增强型NMOS管导电沟道刚刚形成的栅-源电压称为阈值电压(或开启电压)，记为VGS(th)N。对于耗尽型MOS管，其阈值电压为夹断电压，记为VGS(off)N。当vGSVGS(th)N，管子截止，iDS=0
23、；当vGSVGS(th)N，产生iDS，随着vGS增加，沟道越宽，导电沟道的电阻越小。第二章 集成逻辑门电路3.MOS管的输出特性管的输出特性图2.11是N沟道增强型MOS管输出特性曲线。输出特性曲线表示在一定栅-源电压vGS下，漏-源电流iDS和漏-源电压vDS之间的关系。第二章 集成逻辑门电路图2.11 N沟道增强型MOS管输出特性曲线第二章 集成逻辑门电路从图中可见，它有三个工作区：截止区、非饱和区和饱和区。(1)截止区条件：vGSVGS(th)N。特点：D-S极之间还没有形成导电沟道，iDS=0，这时，D-S间的内阻Roff可达109 以上,管子截止。(2)非饱和区(或称可变电阻区，图
24、中虚线左边的区域)。条件：vGSVGS(th)N，vDSvGSVGS(th)N。特点：当vGS一定时，iDS与vDS之比近似地等于一个常数，iDS基本随着vDS线性上升，类似于线性电阻的性质，其等效导通电阻Ron的大小和vGS的数值有关，vGS越大，曲线越陡，相应的等效导通电阻Ron越小。第二章 集成逻辑门电路MOS管工作在非饱和区时的电流方程为(2-2)MOS管导通电阻Ron为漏源电压vDS与漏源电流iDS的比值，即(2-3)当vDS趋于0时，MOS管导通电阻Ron和vGS的关系为(2-4)式(2-4)表明，在vGS远大于VGS(th)N的情况下，Ron近似地与vGS成反比。为了得到较小的导
25、通电阻，vGS的取值应尽可能大。第二章 集成逻辑门电路(3)饱和区(或称恒流区，图中虚线右边的区域)。条件：vGSVGS(th)N，vDSvGSVGS(th)N。特点：iDS在达到某一数值时，几乎不随vDS的增加而变化，其大小基本上由vGS决定，进入恒流区，管子饱和。图中的虚线是满足vDS=vGSVGS(th)N的临界点连接而成的，它作为饱和区和非饱和区的分界线。MOS管工作在饱和时的电流方程为iDS=kN(vGSVGS(th)N)2(2-5)可以看出，在vGS 远大于VGS(th)N的情况下，iDS近似地与v2GS成正比。第二章 集成逻辑门电路4.转移特性和跨导转移特性和跨导MOS管的转移特
26、性是指，在漏源电压vDS一定时，栅源电压vGS和漏源电流iDS之间的关系，转移特性曲线如图2.12所示。在恒流区中不同的vDS值对转移特性的影响不大。当vGSVGS(th)N时，iDS=0，只有当vGSVGS(th)N时，在vDS作用下才形成iDS电流。vGS和iDS之间的关系，通常用跨导gm这个参数表示，即(2-6)第二章 集成逻辑门电路图2.12 N沟道MOS管转移特性曲线第二章 集成逻辑门电路它表明了vGS对 iDS的控制能力。gm与沟道宽度和长度有关。沟道宽度越宽、长度越短，gm数值越大，控制能力越强。对式(2-2)求偏导，得到在非饱和区时的跨导 gm非饱和=2kNvDS (2-7)对
27、式(2-5)求偏导，得到在饱和区时的跨导 gm饱和=2kN(vGSVGS(th)N)(2-8)由式(2-4)和式(2-8)可以得到(2-9)第二章 集成逻辑门电路5.输入电阻和输入电容输入电阻和输入电容MOS管的输入阻抗指栅极到源极(或漏极)的电阻，由于有SiO2绝缘层的阻隔，输入电阻实质上就是介质SiO2层的绝缘电阻。若SiO2的厚度在0.15 m左右，绝缘电阻可达1012 以上，这样MOS管作为静态负载对前级几乎没有什么影响。MOS管的栅极、源极之间有很小的寄生电容，称为输入电容CI,虽然很小(几皮法或更小),但由于输入阻抗极高，漏电流很小，所以可在输入端的栅极电容上暂时存储信息。另外，由
28、于输入阻抗极高，很少的电量便可能感应出很强的电场，造成氧化层击穿，所以没有良好保护的MOS器件比较容易因静电而损坏。第二章 集成逻辑门电路6.MOS管的开关等效电路管的开关等效电路MOS管也可作为开关管。MOS管截止时vGSVGS(th)N、iDS=0，D-S间的截止内阻Roff非常大，只要外接负载电阻RD远远小于Roff，MOS管就如同一个断开了的开关；当MOS管导通时vGSVGS(th)N，MOS管就如同一个具有内阻Ron的闭合了的开关。在数字电路中，MOS管导通时一般都工作在可变电阻区。可变电阻区的导通电阻Ron很小，只有几百欧姆，有时可忽略不计。其截止和导通时的等效电路如图2.13所示
29、。图中CI表示栅极的输入电容。第二章 集成逻辑门电路图2.13 MOS管作为开关管的等效电路第二章 集成逻辑门电路2.2 简单分立元件逻辑门电路简单分立元件逻辑门电路2.2.1 二极管门电路二极管门电路1.二极管与门二极管与门 图2.14是由二极管和电阻构成的最简单的两输入与门电路，图中A、B是输入信号，F为输出信号。设电源VCC=+5 V，A、B输入端的高、低电平分别为VIH=+3 V和VIL=0 V。开关二极管D1、D2的正向导通压降为0.7 V。由图可知：(1)A、B均为低电平0 V时，二极管D1、D2均为正向偏置而导通，使输出端F的电平钳制在0.7 V。第二章 集成逻辑门电路图2.14
30、 二极管构成的两输入与门电路及符号第二章 集成逻辑门电路(2)A、B中有一个是低电平0 V(假设为B端)时，由于该低电平输入端所连接的二极管(如D2)两端的电位差较大而抢先导通，使输出端F的电平也钳制在0.7 V。另一只二极管(如D1)因反向偏置而截止。(3)A、B同时为高电平3 V时，二极管D1、D2均正向偏置而导通，而输出端 F 的电平为3 V+0.7 V=3.7 V。综上，表2.3给出了图2.14电路的输入和输出逻辑电平表。若规定3 V以上为高电平，用逻辑1表示；0.7 V以下为低电平，用逻辑0表示，则可将表2.3改写成表2.4的真值表。显然，F和A、B为与逻辑关系，即F=AB。图2.1
31、4电路是一个与门。第二章 集成逻辑门电路第二章 集成逻辑门电路2.二极管或门二极管或门图2.15也是由二极管和电阻构成的最简单的两输入或门电路，图中A、B是输入信号，F为输出信号。图2.15 二极管构成的两输入或门电路及符号第二章 集成逻辑门电路设A、B输入端的高、低电平分别为VIH=+3 V和VIL=0 V。开关二极管D1、D2的正向导通压降为0.7 V。由图可知：(1)A、B均为高电平3 V时，二极管D1、D2均为正向偏置而导通，使输出端F的电平为3 V0.7 V=2.3 V。(2)A、B中有一个是高电平3 V(假设为B端)时，该高电平输入端所连接的二极管(如D2)必先导通，使F端的电平也
32、钳制在2.3 V。另一只二极管(如D1)则因反向偏置而截止。(3)A、B同时为低电平0 V时，二极管D1、D2均处于截止状态，输出F的电平为0 V。综上，表2.5给出了图2.15电路的输入和输出逻辑电平表。第二章 集成逻辑门电路若规定2.3 V以上为高电平，用逻辑1表示；0 V以下为低电平，用逻辑0表示，则可将表2.5改写成表2.6的真值表。显然，F和A、B为或逻辑关系，即F=A+B。图2.15电路是一个或门。第二章 集成逻辑门电路第二章 集成逻辑门电路2.2.2 三极管门电路三极管门电路1.三极管反相器三极管反相器 图2.16是由三极管和电阻构成的反相器(非门)电路，图中A是输入信号，F为输
33、出信号。2.1.2节介绍过它的工作原理。合理地选择Rb和Rc的值，可保证在输入A为+5 V时，晶体三极管T饱和，输出F的电平为0.3 V(c、e间的饱和压降)；当输入A为0.3 V时，T截止，输出F的电平为+5 V。从而得出该电路输入和输出逻辑电平，见表2.7。若用逻辑1表示5 V电平，用逻辑0表示0.3 V，则可改写成表2.8的真值表。显然，F和A为逻辑非关系，即第二章 集成逻辑门电路图2.16 三极管反相器及逻辑符号第二章 集成逻辑门电路第二章 集成逻辑门电路在实际应用中，为保证在输入低电平时三极管可靠截止，典型的三极管反向器常在输入端接入负压，如图2.17(a)所示。电阻R1、R2和负电
34、源VBB构成偏置电路，三极管的工作状态由输入电压vI和偏置电路决定。基极电阻R1上并接的电容C是一个加速电容，它可以改善晶体三极管的瞬态开关特性。第二章 集成逻辑门电路图2.17 晶体三极管反相器第二章 集成逻辑门电路当vI为低电平VL时，三极管T应可靠工作于截止状态，b、e之间相当于开路，vO=VCC=VH，图2.17(b)为T截止时，反相器基极回路的等效电路；当 vI为高电平VH时，T应可靠工作于饱和状态，b、e之间相当于闭合(有发射结饱和压降Vbes)，vO=Vbes=VL，图2.17(c)为T饱和时，反相器基极回路的等效电路。当vI=VL时，为保证T可靠截止，要求Vbe0，由图2.17
35、(b)可知，基极电压Vbe为第二章 集成逻辑门电路由上式可见，加大VBB，或者增大R1、减小R2，对截止有利。当vI=VH时，T饱和，由图2.17(c)得而临界饱和基流为其中，Vces为饱和压降。根据饱和条件，要求ibIbs，以硅管为例，即可得第二章 集成逻辑门电路由上式可见，减小R1，增大R2，对可靠饱和有利。由于三极管可靠饱和、可靠截止对R1、R2的要求相反，所以选择R1、R2时应兼顾两方面的要求。第二章 集成逻辑门电路2.MOS管非门管非门图2.18是由MOS管和电阻构成的非门电路，图中A是输入信号，F为输出信号。设电源VDD=+10 V，A输入端的高、低电平分别为VIH=+10 V和V
36、IL=0 V。MOS管T的开启电压VGS(th)N为2 V。(1)当输入A为0 V时，即G、S两端电压vGS=0 V，小于开启电压VGS(th)N，MOS管截止，iDS=0，D-S间的截止内阻Roff非常大，只要负载电阻RD远远小于Roff，输出F的电平就约为10 V(电源电压VDD)。(2)当输入A为10 V时，即vGS=10 V，大于VGS(th)N，T导通，且工作在可变电阻区，其D-S间的导通电阻Ron很小，输出F的电平约为0 V。第二章 集成逻辑门电路图2.18 MOS管基本开关电路第二章 集成逻辑门电路输入和输出逻辑电平表如表2.9所示。若用逻辑1表示10 V电平，用逻辑0表示0 V
37、,则得到其真值表，见表2.10。显然，F和A为逻辑非关系，即。第二章 集成逻辑门电路2.3 TTL集成逻辑门电路集成逻辑门电路TTL类型电路的输入端和输出端均为三极管结构，所以称为晶体管-晶体管逻辑(Transistor-Transistor Logic)电路，简称TTL电路，它是一种应用非常广泛的双极型电路。国际上TTL电路有四个系列：54/74标准通用系列；54H/74H高速系列；54S/74S 肖特基系列；54LS/74LS 低功耗肖特基系列。54系列和74系列的主要区别在于工作环境温度范围的不同和电源允许的变化范围不同。第二章 集成逻辑门电路2.3.1 TTL与非门的电路结构和工作原理
38、与非门的电路结构和工作原理1.电路结构电路结构 图2.19(a)是典型的TTL(54/74系列)与非门电路，图(b)是其逻辑符号。它在结构上可分为输入级、中间级和输出级三个部分。第二章 集成逻辑门电路图2.19 54/74系列与非门第二章 集成逻辑门电路(1)输入级。电路的输入级由多发射极晶体管T1和电阻R1构成。T1管的等效结构图如图2.20所示，它可以看做是由多个(图中有三个)独立的发射极、而基极和集电极分别并联在一起的三极管。输入逻辑变量A、B、C接在T1的发射极上，只要A、B、C有低电平时，T1就饱和，集电极c的电压为低；当A、B、C全为高电平时，T1截止，集电极c的电压为高，即输入变
39、量A、B、C通过T1的发射结实现了“与”逻辑功能。第二章 集成逻辑门电路图2.20 多发射极晶体管T1的结构第二章 集成逻辑门电路另外，输入端的二极管为钳位二极管，其作用既可以抑制输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时，T1的发射极电流过大，从而起到保护多发射极晶体管T1的作用。这个二极管允许通过的最大电流约为20 mA。(2)中间级。电路的中间级是由T2和电阻R2、R3组成的一个电压分相器，它在T2的发射极与集电极上分别得到两个相位相反的电压，以驱动输出级T3、D4和T4轮流导通。故中间级又称为倒相级。第二章 集成逻辑门电路(3)输出级。电路中T3、D4、T4和R4构成的输
40、出级，常称为推拉式(push-pull)电路或图腾柱(totem-pole)输出电路，这种结构的输出电路负载能力较强。中间级和输出级共同实现“非”运算功能。第二章 集成逻辑门电路2.工作原理工作原理1)输入信号至少有一个为低电平的情况当输入信号A、B、C中有一个或几个为低电平(设VIL=0.3 V)时，多发射极晶体管T1的基极和接低电平的发射极间正向导通(设导通压降为0.7 V)，T1的基极电位约为vb1=0.3 V+0.7 V=1 V,这个电位不足以让T2和T4导通(至少需要vb1=vbc1+vbe2+vbe4=0.7 V+0.7 V+0.7 V=2.1 V 才能使T2和T4导通)。由于T2
41、截止，VCC经R2驱动T3和D4，使之处于导通状态。因此输出电压vO为 第二章 集成逻辑门电路由于基流ib3很小，可忽略不计，则即输出F为高电平，此时常称电路处在关态。电路处于关态，由于T4截止，当该门电路接入负载后，有电流从VCC经R4流入每个负载，这种电流称为拉电流(或称拉流)。第二章 集成逻辑门电路2)输入信号全为高电平的情况当输入信号A、B、C全部为高电平(设VIH=3.6 V)时，T1的几个发射结均处于反向偏置，电源VCC经电阻R1能提供足够的电流使T1集电结、T2和T4的发射结导通，并使T2和T4处于饱和状态。设每一个PN结的导通压降均为0.7 V，则T1的基极电位被钳定在vb1=
42、vbc1+vbe2+vbe4=0.7 V+0.7 V+0.7 V=2.1 V，这时T1的集电极电位为1.4 V，因此T1的发射结处于反向偏置，集电结处于正向偏置，这种状态称为“倒置”工作状态。T2处于饱和导通状态，它的集电结电位约为vc2=vces2+vbe40.3 V+0.7 V=1 V，它不能驱动T3和D4，所以T3和D4处于截止状态。由于T4饱和，因此输出电压vO为vO=VOL=Vces40.3 V第二章 集成逻辑门电路即输出F为低电平，此时常称电路处在开态。电路处于开态，由于T4饱和，当该门电路接入负载后，有电流经负载灌入，这种电流称为灌电流(或称灌流)。如果用逻辑“1”表示高电平(+
43、3.6 V)，用逻辑“0”表示低电平(+0.3 V)，根据前面的分析可知，当输入变量A、B、C有0(0.3 V)时，输出F=1(3.6 V)；当输入变量A，B，C全部为1(3.6 V)时，输出F=0(0.3 V)。由此可见，电路实现了三变量A、B、C的与非逻辑，它是一个三输入与非门。图2.19中各晶体管工作情况见表2.11所示。第二章 集成逻辑门电路第二章 集成逻辑门电路3.推拉输出电路的作用推拉输出电路的作用推拉输出因T3和T4你通我止，你止我通而得名。当电路处于关态时，由于T4截止，而T3、D4均导通，电路呈现低阻抗输出；当电路处于开态时，T4处于饱和状态，输出电阻也很低。这样输出高、低电
44、平时，T3和T4将交替工作，从而减低了功耗，提高了每个管子的承受能力。又由于电路无论是开态还是关态，管子导通电阻都很小，使得转变速度很快。因此推拉式输出级既可有效地降低输出级的静态功耗，提高电路的负载能力，又可提高开关速度。第二章 集成逻辑门电路2.3.2 TTL与非门主要外部特性与非门主要外部特性为了更好地使用TTL电路，非常有必要了解其外部特性和参数。TTL的主要外部特性有电压传输特性、输入特性、输出特性以及动态特性等。1.电压传输特性电压传输特性电压传输特性是指输出电压vO跟随输入电压vI变化而变化的曲线。图2.21给出了TTL与非门的传输特性曲线。第二章 集成逻辑门电路图2.21 电压
45、传输特性第二章 集成逻辑门电路由图可见，该特性曲线分为AB、BC、CD和DE四段。(1)AB段(也称为截止区)：对应vI0.6 V，T1正向饱和导通，vces10.1 V，T1基极电压vb1=vI+vbe10.6 V+0.7 V=1.3 V，T2基极电压vb2=vI+vces10.7 V，T2和T4处于截止，T3和D4导通，电路处于稳定的关态，输出高电平为vO=VOH=3.6 V。(2)BC段(也称线性区)：对应vI0.61.3 V，1.3 Vvb12.0 V，T1仍正向饱和导通，0.7 Vvc11.4 V，T2导通，但T4仍截止。随着输入电压vI的上升，输出电压vO将近似线性下降。第二章 集
46、成逻辑门电路(3)CD段(也称转折区)：对应vI1.3 V，T4开始导通。当vI增加时，输出电压急剧下降，T3和D4趋向截止，T4趋向饱和，电路状态由关态转换为开态。(4)DE段(也称饱和区)：随着vI增加，T1进入倒置工作状态，T3、D4进入截止，T4进入饱和，电路进入稳定的开态，输出低电平近似为vO=VOL=0.3 V。由电压传输特性曲线可得到如下几个TTL与非门的主要特性参数:(1)输出高电平VOH和输出低电平VOL。电压传输特性曲线上截止区所对应的输出电平为输出高电平VOH，饱和区对应的输出电压为输出低电平VOL。一般VOH=3.6 V，VOL=0.3 V。第二章 集成逻辑门电路(2)
47、阈值电压Vth(或称开启电压、门槛电压)。电压传输特性上转折区中点对应的输入电压为TTL门的阈值电压Vth，一般Vth1.4 V。可以将Vth看成与非门导通(输出低电平)和截止(输出高电平)的分界线。(3)开门电平Von和关门电平Voff。在保证输出电平为额定高电平(3 V)的90%(2.7 V)的条件下,允许输入低电平的最大值，称为关门电平Voff(或记为VILmax)，即只有当输入低电平VILVoff 时，才保证输出是高电平。通常，Voff1 V，一般产品要求Voff0.8 V。第二章 集成逻辑门电路在保证输出电平为额定低电平(0.35 V)的条件下，允许输入高电平的最小值，称为开门电平V
48、on(或记为VIHmin)。即只有当输入高电平VIH Von 时，才保证输出为低电平。通常，Von=1.4 V，一般产品规定Von1.8 V。(4)噪声容限。实际应用中，由于外界干扰、电源波动等原因，可能使输入电平偏离规定值。为了保证电路稳定地工作在关态或开态，输入电平允许波动的范围称为噪声容限。在保证输出高电平(电路处于稳定的关态)的前提下，允许叠加在输入低电平VIL上的最大噪声电压(正向干扰)称为低电平噪声容限VNL，即输入低电平VIL加上低电平噪声容限VNL不应超过关门电平Voff。因此允许的低电平噪声容限为VNL=VoffVIL第二章 集成逻辑门电路在保证输出低电平(电路处于稳定的开态
49、)的前提下，允许叠加在输入高电平VIH上的最大噪声电压(负向干扰)称为高电平噪声容限VNH，即输入高电平VIH加上高电平噪声容限VNH不应低于开门电平Von。因此允许的高电平噪声容限为VNH=VIHVon 由此可见，Voff越大，Von越小(或两者越接近)，噪声容限越大，抗干扰能力越强。另外，环境温度和电源电压对电压传输特性也会有影响。随着温度的升高，输出高电平和输出低电平都会升高，阈值电压Vth降低。电源电压的变化主要影响输出高电平，对输出低电平影响不大。第二章 集成逻辑门电路2.输入特性输入特性 输入特性是指输入电流随输入电压变化而变化的关系，即iI=f(vI)的函数曲线。典型的输入特性曲
50、线如图2.22所示(假定输入电流iI以流出输入端为正方向，反之为负)。(1)AB段：vI0.6 V，T2和T4截止，T1深饱和，故(2-10)当0.6 VvI1.3 V，T2导通，T4仍截止，T1集电结分流很小，可近似认为iI曲线斜率不变。第二章 集成逻辑门电路图2.22 输入特性曲线第二章 集成逻辑门电路(2)BC段：1.3 VvI1.5 V，T4开始导通，vb1被钳定在2.1 V，T1工作于倒置状态。输入电流由正方向急剧转为反方向，约为10 A。之后，随着vI继续上升，iI还会有微小增加。TTL与非门输入特性受外界温度和电源电压的影响。温度变化主要影响转折段(BC段)，温度升高，则Vth减