《呕心沥血计组整理不看必挂终极压轴白金卷.docx》由会员分享，可在线阅读，更多相关《呕心沥血计组整理不看必挂终极压轴白金卷.docx（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第一章计算机经历的变化及计算机结构分类？计算经历的变化：第一代：1946-1959，电子管计算机第二代：1959-1964，晶体管计算机第三代：1964-1975，小、中规模集成电路（SSI，MSI）计算机第四代：1975-1990，大、超大规模集成电路（LSI，VISI）计算机第五代：1990-200X，甚大规模集成电路(ULSI)计算机第六代：200X-20XX，极大规模集成电路（ELSI）计算机计算机结构分类：冯诺依曼结构，哈佛结构第二章各种数制（2、8、10、16）之间的相互转换。浮点数中的阶码：浮点数的格式：N=MrEE：阶码 M：尾数 r：浮点数阶码的底阶码为纯整数，常用移码或补码
2、表示。同一数值的移码和补码除最高位相反外，其他各位相同。字母与字符的编码通常采用什么码，各自有什么特点？ASCII码：数字和英文字母都是按顺序排列的。汉字编码：汉字国标码：用两个字节表示（GB码）汉字区位码：输入码，区位码定长4位，前2位表示区号，后2位表示位号，区号和位号均用十进制数表示。汉字机内码：在计算机内部的编码。GB码的机内码也是两个字长的代码，它是在相应GB码的每个字节最高位上加“1”。奇偶校验码原理及实现方法。奇偶校验码只能检出一位错，但无法给错误定位，不能纠正错误。奇偶校验实现的方法：由若干位有效信息（如一个字节），再加上一个二进制（校验位）的取值（0或1）将使整个校验码中“1
3、”的个数为奇数或偶数。奇校验：整个校验码（有效信息和校验位）中“1”的个数为奇数。偶校验：整个校验码（有效信息和校验位）中“1”的个数为偶数。偶校验：D校=D7D6D5D4D3D2D1D0奇校验：D校=D7D6D5D4D3D2D1D0在接受端进行校验测试：偶校验：P=D校D7D6D5D4D3D2D1D0奇校验：P=D校D7D6D5D4D3D2D1D0P=0无错，P=1有错。第三章什么叫指令？什么叫指令系统？指令是指示计算机执行某些操作的命令，一台计算机的所有指令的集合构成该机的指令系统，也称指令集。指令系统是计算机的主要属性，位于硬件和软件的交界面上。分析常用的指令格式的特点？操作码字段地址码
4、字段指令的基本格式：按半字和字编址，那么的寻址范围各是多少？假设某计算机字长为32位，存储容量为4MB。1B=8b，4MB=32Mbb：bite位。 B：Byte字节，1字节=8位。按字编址，寻址范围=32Mb,除以32b=1M。按半字寻址，寻址范围=32Mb，除以16b=2M。寄存器直接寻址方式的原理与特点？寄存器寻址指令的地址码部分给出某一个寄存器的编号，这个制定的寄存器中放着操作数。寄存器寻址指令的执行过程中所需要的操作数来源于寄存器，运算结果也写回到寄存器中。特点是：指令字长短，指令执行速度快，支持向量、矩阵运算。指令的寻址方式采用跳跃寻址方式的特点及其能实现的功能？跳跃寻址需要通过程
5、序转移类指令实现，其转移地址的形成方式有三种：直接（绝对）、相对、和间接寻址。其实现的功能是寻找转移的有效地址。变址寻址方式中什么是操作数的有效地址？变址寄存器Rx的内容与指令中给出的形式地址A相加，形成操作数有效地址。二地址指令中，操作数的物理位置的安排。二地址指令类型名称操作数物理位置访问主存次数M-M存储器-存储器主存多次R-R寄存器-寄存器寄存器不访问R-M寄存器-存储器寄存器-主存一次RISC指令系统的基本概念？精简指令系统，中心思想是要求指令系统简化，尽量使用寄存器-寄存器操作指令，除去访问指令外其他指令的操作均在单周期内完成，指令格式力求一致，寻址方式尽可能少，并提高编译的效率，
6、最终达到加快机器处理速度的目的。第四章二进制数补码的表示及补码加减法计算。第五章用容量小的SRAM芯片（例如8k8位）构成的大容量存储器（例如32K16位），并画出该存储器的组成逻辑框图。ROM、EPROM、EEPROM、RAM各自的用途及特点。ROM（只读存储器）：存储器的内容只能随机读出而不能写入。ROM除了存放某些系统程序（如BIOS程序）外，还用来存放专用的子程序，或用作函数发生器、字符发生器及微程序控制器中的控制存储器。（电源断电后存储的信息不会丢失）RAM（随机存取存储器）：CPU可以对存储器中德内容随机地存取，CPU对任何一个存储单元的写入和读出时间是一样的，即存取时间相同与所处
7、的物理位置无关。主要用于主存，也可用作高速缓冲存储器。EPROM（可擦除可编程ROM）：可以有用户利用编程器写入信息，而且可以对其内容进行更改。分为EEPROM（电擦除）和UVEPROM（紫外线擦除）。EPROM的编程次数有限，写入时间过长。早期主板BIOS芯片多采用EPROM。EEPROM（电擦除）：采用电气方法来进行擦除，在联机条件下既可以用字擦除方式擦除，也可以用数据块擦除方式擦除。EEPROM属于EPROM的一种。常用的虚拟存储系统的组成，及其辅存构成？虚拟存储器由主存储器和联机工作的辅助存储器（通常称为磁盘存储器）共同组成。DRAM存储器为什么要刷新？刷新的方式有几种？如何进行刷新？
8、为了维持DRAM记忆单元的存储信息，每隔一定时间必须刷新。常见的刷新方式有集中式，分散式和异步式。刷新通常是一行一行地进行的，每一行中各记忆单元同时被刷新，故仅需要行地址，不需要列地址。由刷新控制电路中的刷新计数器产生行地址，刷新操作类似于读出操作，但仅有RAS信号双端口存储器能高速进行读/写的原因：它拥有两个独立的读/写端口，每个读/写端口分别具有各自的地址线，数据线和控制线，可以对存储器中任何位置上的数据进行独立的存取操作。DRAM芯片采用异步刷新时单元刷新间隔时间和刷新信号周期之间的关系。第六章运算器的功能及特点。功能：执行所有的算术运算。执行所有的逻辑运算，并进行逻辑测试。特点？：运算
9、器受控制器的命令而进行动作指令和数据都以二进制代码存放在内存中，CPU如何区分它们是指令还是数据？指令和数据的区分：（1）从主存中取出的机器周期不同，取指周期取的是指令，分析取数或执行周期取的是数据。（2）取指令和取数据时地址的来源不同，指令地址来自程序计数器PC，数据地址来自地址形成部件在微程序控制的计算机中，下一条要执行的微指令地址都有哪些可能的来源？各发生在什么场合？P209产生后继微指令地址的方法有两大基本类型：增量方式和断定方式。机器加电后执行的第一条微指令的地址来自专门的硬件电路，控制实现取指令操作。当一条指令取入指令寄存器IR中后，对操作码进行译码，得到相应指令的第一条微指令的地
10、址。用此地址从控制存储器中取出微指令，并放入微指令寄存器中。断定方式是在执行微指令后，由微指令的下址字段指出下一条微指令的地址。增量方式是将下一条微指令的地址放在微程序计数器中。如果顺序执行微指令，则将微程序计数器中的现行微地址加1，产生后继微地址。如果遇到转移类指令，则由PC与形成转移微地址的逻辑电路组合成后继微地址。根据数据通路，画出数据指令的指令周期流程图，并标出各微操作信号序列。CPU主要包括什么功能模块。指令控制，操作控制，时间控制，数据加工。同步控制的概念：同步控制方式即固定时序控制方式，各项操作都有统一的时序信号控制，在每个机器周期中产生统一数目的节拍点位和工作脉冲。在CPU中如
11、何进行指令暂存？控制总线提供什么服务？确定下一条微指令的地址，通常采用的断定方式，其基本思想是什么？断定方式又称下址字段法，在微程序控制器中不需要设置微程序计数器（PC），而是在微指令格式中设置一个下址字段，用于指明下一条要执行的微指令地址。当一条微指令被取出时，下一条微指令的地址就已获得，这相当于每条微指令都具有转移微指令的功能。微指令格式（结构，地址部分）微指令格式大体分成两类:水平型微指令和垂直型微指令。第七章计算机外设所指的设备是什么？输入输出设备、辅助存储器、终端设备、过程控制设备、脱机设备。磁盘存贮器的工作原理，其转速、记录面、毫米道数，每道记录信息字节数，最小磁道直径、磁道数、磁
12、盘数据传输率之间的关系，以及在已知其他参数的情况下如何求出磁盘数据传输率。CRT的分辨率为、像素的颜色数、刷新存储器的容量三者之间的关系法及计算方法。第八章中断的概念、过程、条件中断的概念：中断是指计算机执行现行程序时，系统中出现某些急需处理的异常情况和特殊请求，CPU暂时中止现行程序，而转去随机发生的更紧迫的事件进行处理，在处理完毕后，CPU将自动返回原来的程序继续执行。中断的全过程可以大致分为中断请求、中断判优、中断响应、中断处理和中断返回5个阶段。中断的条件：1.CPU接收到中断请求信号。2.CPU运行中断。3.一条指令执行完毕。在集中式总线仲裁中，各种方式的特点及优缺点。集中式总线控制
13、有3种常见的优先权仲裁方式：链式查询方式、计数器定时查询方式和独立请求方式。特点？：链式查询方式：离总线控制器最近的设备具有最高优先权。优缺点：链式查询方式：优点是只用很少几根线就能按一定的优先次序来实现总线控制，并易于扩充。缺点是对查询链的故障很敏感，查询的优先级是固定的。计数器定时查询方式：优点是可以方便地改变优先次序，增加系统的灵活性，但控制线数稍多。独立请求方式：优点是响应时间快，然而这是以增加控制线数和硬件电路为代价的。此方式对优先次序的控制也是相当灵活的，它可以预先固定，也可以通过程序来改变优先次序。总线的仲裁方式当多个主设备同时争用总线控制权时，由总线仲裁部件以优先权或公平策略进
14、行仲裁，授权于其中的一个主设备总线的控制权。仲裁方式：（1）集中式仲裁方式：链式查询方式；计数器定时查询方式；独立请求方式；（2）分布式仲裁方式。在中断发生时，由什么保护并更新程序计数器PC，其原因是什么？在微型机系统中外围设备通过什么与主板的系统总线相连接？设备控制器（接口）。在计算机中，CPU管理外围设备有几种方式？程序查询方式、程序中断方式、直接存储器存取（DMA）方式、I/O通道控制方式。补码运算、判溢（判断指令格式）3-12已知某小型机字长为16位，某双操作数指令的格式如下： 0 OPRA其中，OP为操作码，R为通用寄存器地址，试说明下列各种情况下能访问的最大主存区域有多少机器字？（
15、1） A为立即数。（2） A为直接主存单元地址。（3） A为间接地址（非多重区间）。（4） A为变址寻址的形式地址，假定变址寄存器为R1（字长为16位）。解：（1）1个机器字。（2）256个机器字。（3）65536个机器字。（4）65536个机器字。（存储系统设计）5-13现有1024*1的存储芯片，若用它组成容量为16K*8的存储器。试求：（1） 实现该存储器所需的芯片的数量。（2） 若将这些芯片分装在若干块板上，每块板的容量为4K*8，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用于片内地址？解：（1）需10241的芯片128片。（2）该存储器所需的地址线总位数是
16、14位，其中2位用于选板，2位用于选片，10位用作片内地址。（存储系统设计）5-14已知某机字长8位，现采用半导体存储器作主存，其地址线为16位，若使用1K4的SRAM芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。（1）若每块模板容量为4K8，共需多少块存储模板？（2）画出一个模板内各芯片的连接逻辑图。解：（1）根据题干可知存储器容量为216=64KB，故共需16块存储模板。（2）一个模板内各芯片的连接逻辑图如下图所示。（存储系统设计）5-17用容量16K1的DRAM芯片构成64KB的存储器。（1）画出该存储器的结构框图。（2）设存储器的读写周期均为0.5s，CPU在1s内至少要访
17、存一次试问采用哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）（2）因为要求CPU在1s内至少要访存一次，所以不能使用集中刷新方式，分散和异步刷新方式都可以使用，但异步刷新方式比较合理。相邻两行之间的刷新间隔最大刷新间隔时间行数2ms12815.625s。取155s，即进行读或写操作31次之后刷新一行。对全部存储单元刷新一遍所需的实际刷新时间0.5s12864s（微程序控制器设计）6-12某计算机的CPU内部结构如图6-22所示。两组总线之间的所有数据传送通过ALU。 ALU还具有完成以下功能的能力：FA；FB FA1；FB+1FA
18、1； FB-1 写出转子指令（JSR）的取指和执行周期的微操作序列。JSR指令占两个字，第一个字是操作码，第二个字是子程序的入口地址。返回地址保存在存储器堆栈中，堆栈指示器始终指向栈顶。解： PCB，FB，FMAR，Read ；取指令的第一个字PCB，FB1，FPCMDRB，FB，FIR PCB，FB，FMAR，Read ；取指令的第二个字PCB，FB1，FPC MDRB，FB， FY SPB，FB-1，FSP，FMAR；修改栈指针，返回地址压入堆栈PCB，FB，FMDR，Write YA，FA，FPC；子程序的首地址PCEnd（微程序控制器设计）6-13某机主要部件如图6-23所示。（1）请
19、补充各部件间的主要连接线，并注明数据流动方向。（2）拟出指出ADD（R1），（R2）的执行流程（含取指过程与确定后继指令地址）。该指令的含义是进行加法操作，源操作数地址和目的操作数地址分别在寄存器R1和R2中，目的操作数寻址方式为自增型寄存器间址。解：（1）（2）指ADD（R1），（R2）的含义为：（R1）（R2）（R2）（R2）1R2指令的执行流程如下：（PC）MAR；取指令Read M（MAR）MDRIR （PC）1PC （R1）MAR ；取被加数Read M（MAR）MDRC（R2）MAR；取加数Read M（MAR）MDRD （R2）1R2；修改目的地址（C）（D）MDR ；求和并保存
20、结果Write MDRMM7-7某磁盘存储器的转速为3000r/min，共有4个盘面，5道/mm，每道记录信息12288B，最小磁道直径为130mm，共有275道。试问：（1）该磁盘存储器的存储容量是多少？（2）最高位密度和最低位密度是多少？（3）磁盘的数据传送率是多少？（4）平均等待时间是多少？解：（1）磁盘存储器的容量427512288BB（2）最高位密度D1每道信息量内圈圆周长12288（最小磁道直径）17B/mm。最低位密度D2每道信息量外圈圆周长12288（最大磁道直径11.5B/mm。（3）磁盘数据传输率C=5012288B/s。（4）平均等待时间1/2r1/（12*50）=10m
21、s8-11CPU响应中断应具备哪些条件？解：1.CPU接收到中断请求信号。2.CPU允许中断。3.一条指令执行完毕。8-21什么是DMA传送方式？试比较常用的3种DMA传送方法的优缺点？解：DMA传送方式是在外设和主存之间开辟一条“直接数据通道”，在不需要CPU干预也不需要软件介入的情况下在两者之间进行的高速数据传送方式。常用的DMA传送方法有：CPU停止访问主存法、存储器分时法和周期挪用法。CPU停止访问主存法适用于高速外设的成组传送，可以减少系统总线控制权的交换次数，有利于提高输入输出的速度。存储器分时法无需申请和归还总线，可在CPU不知不觉中进行了DMA 传送；但这种方法需要主存在原来的存取周期内为两个部件服务，如果要维持CPU 的访存速度不变，就要求主存的工作速度提高一倍。另外，由于大多数外设的速度都不能与CPU相匹配，所以供DMA使用的时间片可能成为空操作，将会造成一些不必要的浪费。周期挪用法是前两种方法的折中。