《2023年数电填空题知识点总结.doc》由会员分享，可在线阅读，更多相关《2023年数电填空题知识点总结.doc（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1、逻辑代数有 与 、 或 和 非 三种基本运算。2、四个逻辑相邻的最小项合并，可以消去_2_个因子；_2n _个逻辑相邻的最小项合并，可以消去n个因子。3、 逻辑代数的三条重要规则是指 反演规则 、 代入规则 和对偶规则。4、 n个变量的所有最小项相或值为 1 。6、 在真值表、表达式和逻辑图三种表达方法中，形式唯一的是 真值表 。8、 真值表 是一种以表格描述逻辑函数的方法。9、 与最小项相邻的最小项有 ABC ， ABC ， ABC 。10、 一个逻辑函数，假如有个变量，则有 2n 个最小项。11、 n个变量的卡诺图是由 2n 个小方格构成的。13、 描述逻辑函数常有的方法是 真值表 、
2、 逻辑函数式 和 逻辑图 三种。14、 相同变量构成的两个不同最小项相与结果为 0 。15、任意一个最小项，其相应变量有且只有一种取值使这个最小项的值为 1 。1在数字电路中，三极管重要工作在 和 两种稳定状态。饱和、截止2二极管电路中，电平接近于零时称为 ，电平接近于VCC是称为 。低电平、高电平3TTL集成电路中，多发射极晶体管完毕 逻辑功能。与运算4TTL与非门输出高电平的典型值为 ，输出低电平的典型值为 。3.6V、0.2V5与一般门电路相比，三态门电路中除了数据的输入输出端外，还增长了一个片选信号端，这个对芯片具有控制作用的端也常称为 。使能端6或非门电路输入都为逻辑1时，输出为逻辑
3、 。07电路如图所示，其输出端F的逻辑状态为 。18与门的多余输出端可 ，或门的多余输出端可 。与有用输入端并联或接高电平、与有用输入端并联或接低电平10正逻辑的或非门电路等效于负逻辑的 与非门 电路。与非门11三态门重要用于总线传输，既可用于 单向传输 ，也可用于 双向传输 。单向传送、双向传送12为保证TTL与非门输出高电平，输入电压必须是 低电平 ，规定其的最大值称为 开门电平 。低电平、开门电平13三态门中，除了高低电平两种状态外，尚有第三种状态，这第三种状态称为 高阻态 。高阻态14 作为逻辑取值的0和1，并不表达数值的大小，而是表达逻辑电路电平 高 与 低 两个状态。高、低15数字
4、电路中的逻辑状态是由高、低电平来表达的。正逻辑规定用高电平表达逻辑 1 ，用低电平1消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增长_，并在输出端并联 。冗余项、 滤波电容2要扩展得到1个16-4线编码器，需要 片74LS148。23在组合逻辑电路中，当一个输入信号通过多条途径传递后到达某一逻辑门的输入端时，会有时间先后，这一现象称为_，由此而产生输出干扰脉冲的现象称为 。竞争、冒险4所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各 的组合，而与电路的 无关。输入状态、本来的状态5组合逻辑电路由逻辑门电路组成，不包含任何 ，没有 能力。记忆元件、记忆6常见
5、的中规模组合逻辑器件有 和 等。编码器、译码器、数据选择器、数值比较器、加法器任选二个。7加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相加不考虑 的加法器。低位向本位的进位8全半加器既要考虑本位两个二进制数进行相加，还要考虑 的加法器。低位向本位的进位9用全加器组成多位二进制数加法器时，加法器的进位方式通常有、 、 2种。 串行进位、并行进位10基本译码器电路除了完毕译码功能外，还能实现 和 功能。逻辑函数发生、多路分派11多路分派器可以直接用 来实现。译码器12与4位串行进位加法器比较，使用超前进位全加器的目的是 。提高运算速度13在分析门电路组成的组合逻辑电路
6、时，一般需要先根据 写出逻辑表达式。逻辑电路图14数据选择器的功能相称于多个输入的数据数据开关，是指通过选择，把 通道的数据传送到 的公共数据通道上去。多个、唯一15数据分派器的功能相称于一个多输出的数据开关，是将 数据源来的数据根据需要，送到 不同的通道上去。通过选择，把通道的数据传送到的公共数据通道上去。一个、多个16加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了 ，但结构比较 。运算速度、复杂17加法器串行进位的级联方式由于结构 ，重要用在 数字设备中。简朴、低速来表达逻辑 0 。1，016正逻辑的或门电路等效于负逻辑的 与门 电路。与门17实现基本的逻辑运算的门电路
7、重要有 与门 、 或门 、 非门 三种。与门、或门、非门18三极管作为开关元件，重要工作在 截止区 和 饱和区 两个区。截止区、饱和区19正逻辑电路中，电平接近于零时称为低电平，用数字 0 表达，电平接近于VCC称为高电平，用数字 1 表达。0,120负逻辑电路中，电平接近于零时称为低电平，用数字 1 表达，电平接近于VCC称为高电平，用数字 0 表达。1,021异或门电路中，当两个输入端的输入为 01 或 10 组合时，输出为1。01、1022同或门电路中，当两个输入端的输入为 11 或 00 组合时，输出为1。00、1123数字电路中的逻辑状态是由高、低电平来表达的。负逻辑规定用高电平表达
8、逻辑 0 ，用低电平来表达逻辑 1 。0，11消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增长_，并在输出端并联 。冗余项、 滤波电容2要扩展得到1个16-4线编码器，需要 片74LS148。23在组合逻辑电路中，当一个输入信号通过多条途径传递后到达某一逻辑门的输入端时，会有时间先后，这一现象称为_，由此而产生输出干扰脉冲的现象称为 。竞争、冒险4所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各 的组合，而与电路的 无关。输入状态、本来的状态5组合逻辑电路由逻辑门电路组成，不包含任何 ，没有 能力。记忆元件、记忆6常见的中规模组合逻辑器件有 和 等。编码器
9、、译码器、数据选择器、数值比较器、加法器任选二个。7加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相加不考虑 的加法器。低位向本位的进位8全半加器既要考虑本位两个二进制数进行相加，还要考虑 的加法器。低位向本位的进位9用全加器组成多位二进制数加法器时，加法器的进位方式通常有、 、 2种。 串行进位、并行进位10基本译码器电路除了完毕译码功能外，还能实现 和 功能。逻辑函数发生、多路分派11多路分派器可以直接用 来实现。译码器12与4位串行进位加法器比较，使用超前进位全加器的目的是 。提高运算速度13在分析门电路组成的组合逻辑电路时，一般需要先根据 写出逻辑表达式。逻
10、辑电路图14数据选择器的功能相称于多个输入的数据数据开关，是指通过选择，把 通道的数据传送到 的公共数据通道上去。多个、唯一15数据分派器的功能相称于一个多输出的数据开关，是将 数据源来的数据根据需要，送到 不同的通道上去。通过选择，把通道的数据传送到的公共数据通道上去。一个、多个16加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了 ，但结构比较 。运算速度、复杂17加法器串行进位的级联方式由于结构 ，重要用在 数字设备中。简朴、低速1、组合电路的基本单元是 门电路 ，时序电路的基本单元是 触发器 。/门电路，触发器2、触发器有 2 种稳定状态，在适当 时钟 的作用下，触发器
11、可从一种稳定状态转变为另一种稳定状态。/触发器有两种稳定状态，在适当的时钟的作用下，触发器可从一种稳定状态转变为另一种稳定状态。3、同步RS触发器的特性方程中约束条件RS=0，所以它的输入信号不能同时为 0 。/同步RS触发器的特性方程中的约束条件为RS=0，所以它的输入信号不能同时为0；4、 同步触发器一般可用 状态转化表 、 状态转换图 、 状态机流程图 、 时序图 等方法描述。/同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述5、 触发器按逻辑功能可分为 SR触发器 、 JK触发器 、 T触发器 、 D触发器 4种最常用的触发器。、/触发器按逻辑功能可分为RS触发
12、器，JK触发器，T触发器、D触发器四种最常用的触发器。6、 JK触发器的特性方程为： Q* =JQ+KQ 。7、D触发器的特性方程为： Q* =D 。8、时序电路可分为： 同步时序电路 和 异步时序电路 。/时序电路可以分为同步时序电路，和异步时序电路9、T触发器的特性方程为： Q* =TQ+TQ 。10、时序电路的输出不仅仅与当前的输入有关，还与 以前的输入 有关。11、所谓同步时序电路，是指所有触发器 状态的变化都是在同一时钟信号的操作下同时发生的 。/所谓同步时序电路，指所有的触发器状态的变化都是在同一时钟信号的操作下同时发生的。12、RS触发器的特性方程为： Q* =R+SQ 。13、
13、 既能进行递增计数又能进行递减计数 的计数器称为可逆计数器。14、从总体上看，时序电路由 组合电路 和 存储电路 两部分组成。15、若要构成七进制计数器，最少用 3 个触发器，它有个 1 无效状态。16、计数器电路中， 有效循环中的状态 称为有效状态；若无效状态经若干个CP脉冲后能 回到有效循环中 ，称其具有自启动能力。17、4个触发器构成的计数器，其最大计数长度为 24 。18、所谓异步时序电路，是指触发器 状态的改变不是同时发生的 。19、寄存器可分为 基本寄存器 、 移位寄存器 。20、时序逻辑电路有 状态转化表 、 状态转换图 、 状态机流程图 、 时序图 四种描述方法。21、RS、J
14、K、D和T触发器中，只有 RS 触发器存在输入信号的约束条件。22、计数器按进位体制的不同，可分为 、 、 。23、计数器按数字增减趋势的不同可分为 加法计数器 、 减法计数器 、 可逆计数器 。24、构成一个模6的同步计数器至少需要 3 个触发器。25、具有直接置位端和复位端（、）的触发器，当触发器处在受CP脉冲控制的情况下工作时，这两端所加的信号为 低电平 。26、构成一个模10的同步计数器至少需要 4 个触发器。27、JK触发器实现翻转功能，其JK取值应为 11 。28、JK触发器实现保持功能，其JK取值应为 00 。29、JK触发器实现置0功能，其JK取值应为 01 。30、JK触发器
15、实现置1功能，其JK取值应为 10 。1. D/A转换器的作用是 将数字信号转变为模拟信号 。2. 单稳态触发器有一个 稳 态，尚有一个 暂稳 态。3. A/D转换器的作用是 将模拟信号转变为数字信号 。4. 输出占空比是指 脉冲宽度与脉冲周期的比值 亦即q=tw/T 。5. 产生脉冲信号的电路重要由 延迟电路、正反馈电路和开关元件三部分组成。6. A/D转换器一般由 取样 、量化、 编码 等几个环节构成。7. D/A转换器的重要技术参数有 转换误差 ，转换速度， 分辨率 。8. 常用的A/D转换器有 并联比较型A/D转换器 ，计数型A/D转换器 和 逐次渐进型A/D转换器 等。9. 多谐振荡
16、器又称无稳电路，重要用于产生 矩形脉冲 信号。10. 并行A/D转换器重要由 电压比较器 、 寄存器 和 代码转换器 组成。11. 权电阻D/A转换器重要由 权电阻网络 、 模拟开关 、求和放大器 组成。12. 倒T形电阻网络D/A转换器重要由 电阻网络 、 模拟开关 、求和放大器 组成。13. 555定期器由 SR锁存器 、两个 比较器 、 集电极开路的放电三极管 以及输出缓冲级和开关放电管组成。14. 555定期器中的分压器的作用是 。15. 由于双积分A/D转换器输出量与输入电压的平均值成正比，因此具有较强的 抗干扰 能力。16. 集成单稳态电路分为 微分电路 和 积分电路 两大类。17. D/A转换器的建立时间是指 从数字信号输入转变成稳定的模拟信号 。在触发脉冲的作用下，单稳态触发器的输出由稳定状态转换为 暂稳态 。经一段时间后输出又自动恢复回稳定状态。