《2022年计算机组成原理期末考试题.docx》由会员分享，可在线阅读，更多相关《2022年计算机组成原理期末考试题.docx（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、精选学习资料 - - - - - - - - - 运算机组成原理期末考试试卷06 级运算机系五个班李国桢,任江涛,万海一、填空题（每道题 1 分,共 10 分）1. 运算机系统是一个由 和；组成的多级层次结构；2. 浮点数的尾数为 0,不管其阶码为何值,机器都把该浮点数当作 处理；3. 浮点补码二进制加减运算左规操作的步骤是：尾数 移一位,阶码,直至尾数部分显现 为止；4. 设机器字长为 8 位, -1 的补码在整数定点机中表示为,在小数定点机中表示为；5. 由容量为 C的 Cache和容量为 M的主储备器构成的储备系统的总容量为；规律左移时最低位；6 算术左移时最低位7. 某 DRAM芯片的
2、容量为 512K 8 位,该芯片的地址线和数据线的总数是条；8. 在程序查询、程序中断以及 是；DMA三种工作方式中,优先级别最高的9. 光驱以 倍 作为基本数据传输率的单位,1倍；10.CPU响应中断时要爱护现场,包括对程序计数器和寄存器的爱护,前者是通过实现,后者可通过 实现；二、挑选题（每道题 1 分,共 10 分）1. 按其数据流的传递过程和掌握节拍来看,阵列乘法器可认为是（）；A. 全串行运算的乘法器 B. 全并行运算的乘法器1 / 5 名师归纳总结 - - - - - - -第 1 页,共 5 页精选学习资料 - - - - - - - - - C. 串- 并行运算的乘法器 D.
3、器并- 串行运算的乘法2. 某运算机字长 32 位,其储备容量为 4MB,如按半字编址,它的寻址范畴是（ ）；A04MB B. 02MB C. 02M D. 0 1MB 3. 主存中的块可以放入Cache中的惟一位置,这种高速缓存是（）；段A全相联 B. 组相联 C. 相联 D. 直接相联4. 单地址指令为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数需采纳（ ）方式；A. 堆栈寻址 B. 立刻寻址 C. 隐含寻址 D. 间接寻址5以下四种类型的指令中,执行时间最长的是（）；ARR型指令 B. RS 型指令 C. 程序掌握指令 D. SS型指令6. 如一个 8 位组成的字符至少需
4、要10 位来传送,这是（）传送方式；A同步 B. 异步 C. 并联D. 混合7. I/O采纳统一编址时,进行输入输出操作的指令是（）；输入输出指 A. 掌握指令 B. 访存指令 C. 令 D. 其他指令8. CPU 响应中断的时间是（）A中断源提出恳求 B. 取指周期终止C. 执行周期终止9. CRT 的颜色素为 256 色,就刷新储备器每个单元的字长是（）；2 / 5 名师归纳总结 - - - - - - -第 2 页,共 5 页精选学习资料 - - - - - - - - - A256 位 B. 16位 C. 8位D. 7 位10. 由于 CPU内部操作的速度较快,而 机器周期通 常由（）
5、来确定；CPU拜访一次储备器的时间较长,因此A. 指令周期 B. 储备周期 C.间址周期D. 总线周期 三、判定题（正确的打 ；错误的打 ；每道题 1 分,共 10 分）1）；通常把各寄存器与运算器之间传送信息的通路称为数据通路；（）2已知x 移和 y 移,可以直接导出 x 移 y 移x y 移；（）3算术右移保持最高位不变,而规律右移就最高位补0；（）4在掌握器的信号中,相斥的信号是可以同时显现的信号（）5在串行定点补码乘法器中,被乘数的符号和乘数的符号都参与运算（6）掌握储备器用来存放实现指令系统的全部数据和程序；（）7设置中断屏蔽位是为了由操作系统来动态转变中断响应的优先级；（8水平型微
6、指令可以在一条微指令中定义并执行多个并行操作的微命令；（ ）9异步传输和同步传输都是以数据块为传输单位；（）10三总线结构指的是由地址总线、数据总线和掌握总线组成的运算机（）；四、运算或回答以下问题（每道题 10 分,共 70 分）1. 已知 2X 补 1.0101001,1/2Y 补1.01011000,（1）用变形补码运算： X 补Y 补,判定结果有无溢出；（2）画出实现补码定点加减法（具有溢出判定）的硬件结构图；3 / 5 名师归纳总结 - - - - - - -第 3 页,共 5 页精选学习资料 - - - - - - - - - 2. 有一个具有 14 位地址和 8 位字长的储备器,
7、问：（字节的信息1）该储备器能储备多少？（ 2）假如储备器由 1K 4 位 SRAM芯片组成,需要多少片？（3）需要地址多 少位作芯片 挑选？3CPU执行一段程序时, cache 完成存取的次数为 3800 次,主存完成存取的次 数为 200 次,已知 cache 存取周期为 50ns,主存为 250ns,求 cache / 主存系统的效率和 平均拜访时 间；4. 一台处理机具有如下指令字格式：其中X 指定寻址模式,寄存器长度为16位,主存最 大容量为 256K字；1 假设不用通用寄存器也能直接拜访到主存的每一个操作数,请问 地址码字段应安排多少位？寄存器,请2 假设 X=11时,指定的那个通
8、用寄存器用作基值提出一个硬件设计方案,使得被指定的通用寄存器能拜访 1M主存空间的每一个单元；5指令流水线有取指（ IF ）、译码（ ID）、执行（ EX）、访存（ MEM）写回（WB）五个过程段,共有 12 条指令连续输入此流水线；（钟周期 100 1）画出流水线时空图,假设时ns；（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）；（3）求流水处理器的加速比；6. 在一个 8 级中断的系统中,硬件中断响应从高到低的优先次序是 12345678,设置中断屏蔽寄存器后,中断响应的优先次序变成 序时有 5、13572468；假如 CPU在执行一个应用程6、7、8 级的 4 个中断同时到达,
9、 CPU在按优先次序处理到第 3 个中断恳求的过程中又有一个 3 级中断恳求到达 CPU；试设计各级中断处理程序的中断屏蔽位,并画出 CPU响应这些中断的次序示意图；7已知某机采纳微程序掌握方式,其掌握储备器容量为 序可在整 个掌握储备器中实现转移,可掌握微程序转移的条件共 型格式,后4 / 5 512 48（位）,微程 4 个,微指令采纳水平名师归纳总结 - - - - - - -第 4 页,共 5 页精选学习资料 - - - - - - - - - 继微指令地址采纳肯定格式,（1）试设计微指令的详细格式；（2）指出微指令中的各个字段分别应是多少位？（图3）画出对应这种微指令格式的微程序掌握器规律框5 / 5 名师归纳总结 - - - - - - -第 5 页,共 5 页