第03章逻辑门电路优秀PPT.ppt

《第03章逻辑门电路优秀PPT.ppt》由会员分享，可在线阅读，更多相关《第03章逻辑门电路优秀PPT.ppt（64页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、分立元件分立元件 集成逻辑门电路集成逻辑门电路 双极型双极型 MOS MOS接受双极型半导体器件作为元件接受双极型半导体器件作为元件接受双极型半导体器件作为元件接受双极型半导体器件作为元件,速度快、负载实力强，但功耗较速度快、负载实力强，但功耗较速度快、负载实力强，但功耗较速度快、负载实力强，但功耗较大、大、大、大、集成度较低。集成度较低。集成度较低。集成度较低。接受金属接受金属接受金属接受金属-氧化物半导体场效应管作氧化物半导体场效应管作氧化物半导体场效应管作氧化物半导体场效应管作为元件。结构简洁、制造便利、集为元件。结构简洁、制造便利、集为元件。结构简洁、制造便利、集为元件。结构简洁、制造

2、便利、集成度高、功耗低，但速度较慢。成度高、功耗低，但速度较慢。成度高、功耗低，但速度较慢。成度高、功耗低，但速度较慢。逻辑门电路逻辑门电路 的分类的分类*1 1、按所接受的半导体器件进行、按所接受的半导体器件进行分类分类 双极型集成电路又可进一步可分为：双极型集成电路又可进一步可分为：DTL晶体管晶体管-晶体管逻辑电路晶体管逻辑电路TTL(Transistor Transistor Logic)；放射极耦合逻辑电路放射极耦合逻辑电路ECL(Emitter Coupled Logic)。集成注入逻辑电路集成注入逻辑电路I2L(Integrated Injection Logic)TTL电路的电

3、路的“性能价格比性能价格比”最佳，应用最广最佳，应用最广泛泛 MOS集成电路又可进一步分为：集成电路又可进一步分为：PMOS(P-channel Metel OxideSemiconductor)P P通道通道通道通道 金属金属金属金属-氧化物氧化物氧化物氧化物 半导体（场效应管）半导体（场效应管）半导体（场效应管）半导体（场效应管）NMOS(N-channel Metel Oxide Semiconductor)N N通道通道通道通道 金属金属金属金属-氧化物氧化物氧化物氧化物 半导体（场效应管）半导体（场效应管）半导体（场效应管）半导体（场效应管）CMOS(Complement Metal

4、 OxideSemiconductor)互补金属氧化物半导体（场效应管）互补金属氧化物半导体（场效应管）互补金属氧化物半导体（场效应管）互补金属氧化物半导体（场效应管）CMOS电电路路应应用用较较普普遍遍，不不但但适适合合通通用用逻辑电路的设计，而且综合性能最好逻辑电路的设计，而且综合性能最好。2、按集成电路规模的大小进行分类、按集成电路规模的大小进行分类数字集成电路数字集成电路数字集成电路数字集成电路客观：只要电路组成确定，其输入客观：只要电路组成确定，其输入与输出的电位关系就唯一被与输出的电位关系就唯一被确定下来确定下来主观：输入与输出的凹凸电位被赐主观：输入与输出的凹凸电位被赐予什么逻辑

5、值是人为规定的予什么逻辑值是人为规定的3.1 正逻辑与负逻辑正逻辑与负逻辑例：某电路例：某电路A B A B F FL L L L L L L H L L H L H L L H L L H H H H H H 真值表真值表真值表真值表A B A B F F0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 1 1 1 1 真值表真值表真值表真值表A B A B F F1 1 1 1 1 1 1 0 1 1 0 1 0 1 10 1 10 0 0 0 0 0 真值表真值表真值表真值表正逻辑正逻辑正逻辑正逻辑负逻辑负逻辑负逻辑负逻辑与门与门与门与门或门或门或门或门对于

6、同一电路，可以接受正逻辑，对于同一电路，可以接受正逻辑，也可以接受负逻辑，也可以接受负逻辑，它不会影响电路结构，它不会影响电路结构，但是会影响电路逻辑功能。但是会影响电路逻辑功能。正逻辑与负逻辑正逻辑与负逻辑正逻辑与负逻辑正逻辑与负逻辑正逻辑：正逻辑：负逻辑：负逻辑：与与与与 或或或或 与非与非与非与非 或非或非或非或非 异或异或异或异或 同或同或同或同或与与与与 或或或或 与非与非与非与非 或非或非或非或非 异或异或异或异或 同或同或同或同或A B A B F F0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 与非门与非门与非门与非门正混合逻辑

7、正混合逻辑 负混合逻辑负混合逻辑输入：输入：输入：输入：HH1 1 L L0 0输出：输出：输出：输出：HH0 0 L L1 1输入：输入：输入：输入：HH0 0 L L1 1输出：输出：输出：输出：HH1 1 L L0 0A B A B F F1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 或非门或非门或非门或非门 正逻辑正逻辑高电平有效高电平有效 高电平表示高电平表示高电平表示高电平表示 1 1 1 1 低电平表示低电平表示低电平表示低电平表示 0 0 0 0 负逻辑负逻辑低电平有效低电平有效 低电平表示低电平表示低电平表示低电平表示 1 1

8、 1 1 高电平表示高电平表示高电平表示高电平表示 0 0 0 0 3.2 分立元件门电路分立元件门电路l 数字电路的基础是二极管二极管和三极三极管管。l二极管和三极管时而导通，时而截止，因此就形成了高电平和低电平（逻辑1和逻辑0）一、二极管一、二极管1.二极管的开关特性l二极管具有单向导电性l当外加正向电压时导通 VF0.7vl外加反向电压时截止 VF0.1vl故其相当一只受输入电压限制的开关l当外加电压由正向突然变为反向时，把反向电流从峰值衰减到峰值的特别之一所经过的时间定义为反向复原时间。ivI+VF -2.二极管门电路l二极管与门二极管或门二、三极管三极管的开关特性l三极管可分别工作在

9、饱和区饱和区、放大区放大区、及截止区截止区l开关电路中，三极管分别工作饱和区饱和区：相当于开关闭合截止区截止区：相当于开关断开三极管开关电路三极管开关的等效电路 三极管电路的动态特性(a)截止状态 (b)饱和状态 3.3 TTL 集成逻辑门电路集成逻辑门电路 TTL(Transistor Transistor Logic)电路是电路是晶体管晶体管-晶体管逻辑电路的简称。晶体管逻辑电路的简称。TTL电路的功耗大、线路较困难，使其电路的功耗大、线路较困难，使其集成度受到确定的限制，故广泛应用于中小集成度受到确定的限制，故广泛应用于中小规模逻辑电路中。规模逻辑电路中。下面，重点探讨下面，重点探讨TT

10、L与非门与非门 一一*、典型、典型TTL与非门与非门输入级输入级输入级输入级 由多放射极晶体管由多放射极晶体管由多放射极晶体管由多放射极晶体管T1T1和电阻和电阻和电阻和电阻R1R1组成；组成；组成；组成；中间级中间级中间级中间级 由由由由T2T2和和和和R2R2、R3R3组成，输出两个相位相组成，输出两个相位相组成，输出两个相位相组成，输出两个相位相反的信号，作为反的信号，作为反的信号，作为反的信号，作为T4T4、T5 T5 的驱动信号；的驱动信号；的驱动信号；的驱动信号；输出级输出级输出级输出级 由由由由T3T3、T4T4、T5T5和和和和R4R4、R5R5组成。组成。组成。组成。1.1.

11、电路结构电路结构电路结构电路结构 2.工作原理工作原理T1T1的的的的基基基基极极极极电电电电压压压压ub1=ubc1+ube2+ube5 ub1=ubc1+ube2+ube5 2.1V2.1V；T2T2的的的的集集集集电电电电极极极极电电电电压压压压uc2 uc2=uces2+ube50.3V+0.7V1V,uces2+ube50.3V+0.7V1V,该该该该值值值值大大大大于于于于T3T3的的的的放放放放射射射射结结结结正正正正向向向向压压压压降降降降，T3T3导导导导通通通通。T4T4的的的的基基基基极极极极电电电电压压压压ub4=ue3=uc2-0.7V=0.3V,ub4=ue3=uc

12、2-0.7V=0.3V,故故故故T4T4截止。截止。截止。截止。逻辑功能分析：逻辑功能分析：逻辑功能分析：逻辑功能分析：输入端全部接高电平输入端全部接高电平输入端全部接高电平输入端全部接高电平(3.6V)(3.6V)：T T1 1倒置，电源倒置，电源倒置，电源倒置，电源U Ucccc通过通过通过通过R R1 1和和和和T T1 1的集电结向的集电结向的集电结向的集电结向T T2 2提供足提供足提供足提供足够的基极电流，使够的基极电流，使够的基极电流，使够的基极电流，使T T2 2 。T T2 2的发射极电流在的发射极电流在的发射极电流在的发射极电流在R R3 3 上产上产上产上产生的压降又使生

13、的压降又使生的压降又使生的压降又使 T T5 5 ，输出，输出，输出，输出F F为低电平为低电平为低电平为低电平(0.3V)(0.3V)。当有输入端接低电平当有输入端接低电平当有输入端接低电平当有输入端接低电平(0.3V)(0.3V)时：时：时：时：典型典型典型典型TTLTTL与非门与非门与非门与非门 输入端接低电平的发射结导通，即输入端接低电平的发射结导通，即输入端接低电平的发射结导通，即输入端接低电平的发射结导通，即T T1 1 V Vb1b1=0.3V+0.7V=1V=0.3V+0.7V=1V 又又又又 T T1 1深度饱和深度饱和深度饱和深度饱和 V Vces1 ces1=0.1V =

14、0.1V V Ve e=0.3V=0.3V V Vc1 c1=0.4V=0.4VT T2 2 T T5 5 V Vb3 b3 U UccccT T3 3 T T4 4 F=5F=51.4 3.6V1.4 3.6V对器件的运用者来说，对器件的运用者来说，对器件的运用者来说，对器件的运用者来说，正确地理解器件的各项参数是正确地理解器件的各项参数是正确地理解器件的各项参数是正确地理解器件的各项参数是特别重要的。特别重要的。特别重要的。特别重要的。（1 1）标称逻辑电平）标称逻辑电平标称逻辑电平：表示逻辑值标称逻辑电平：表示逻辑值1 1和和0 0的志向电平。的志向电平。TTL门电路标称逻辑电平：门电路

15、标称逻辑电平：V(1)=5V V(0)=0V二、门电路的主要外特性参数 V Vi iV VOOV VT TV VONONV VOFFOFF阈值电压阈值电压VT：1.4V(2)电电压压传传输输特特性性：描描描描述述述述输输输输出出出出电电电电压压压压与与与与输输输输入入入入电电电电压压压压之之之之间间间间对对对对应关系的曲线。应关系的曲线。应关系的曲线。应关系的曲线。在在TTL电路中电路中 高电平高电平VH 电压范围为电压范围为2V5V，额定值为，额定值为3.6V低电平低电平VL 电压范围为电压范围为0V0.8V,额定值为额定值为0.2V(3)(3)开门与关门电平开门与关门电平 开门电平开门电平

16、V VONON能表示逻辑值能表示逻辑值1 1的最小高电平的最小高电平 关门电平关门电平V VOFFOFF能表示逻辑值能表示逻辑值0 0的最大低电平的最大低电平在在TTL电路中：电路中：开门电平开门电平VON 2.4V 关门电平关门电平VOFF0.4VV Vi iV VD DV VT TV VONONV VOFFOFF(4)平均传输延迟时间平均传输延迟时间 tpd平均传输延迟时间是衡量门电路运算速度的平均传输延迟时间是衡量门电路运算速度的重要指标。当输入端接入输入信号后，须要重要指标。当输入端接入输入信号后，须要经过确定的时间经过确定的时间tpd，才能在输出端产生对应，才能在输出端产生对应的输出

17、信号。的输出信号。平均延迟时间定义为平均延迟时间定义为 tpd=(tpdL+tpdH)/2通常将从输入波上沿中点到输出波下沿中点的通常将从输入波上沿中点到输出波下沿中点的通常将从输入波上沿中点到输出波下沿中点的通常将从输入波上沿中点到输出波下沿中点的时间延迟称为时间延迟称为时间延迟称为时间延迟称为 导通延迟时间导通延迟时间导通延迟时间导通延迟时间t tpdLpdL；从输入波下沿中点到输出波上沿中点的时间延从输入波下沿中点到输出波上沿中点的时间延从输入波下沿中点到输出波上沿中点的时间延从输入波下沿中点到输出波上沿中点的时间延迟称为迟称为迟称为迟称为 截止延迟时间截止延迟时间截止延迟时间截止延迟时

18、间t tpdHpdH。(5)扇入系数扇入系数Nr 门电路的输入端数门电路的输入端数一般一般Nr5，最多不超过，最多不超过8。当须要的输入端数超过当须要的输入端数超过Nr时，可以用与扩展时，可以用与扩展器来实现。器来实现。(6)扇出系数扇出系数Nc扇扇出出系系数数Nc是是在在保保证证门门电电路路输输出出正正确确的的逻逻辑辑电电平平和和不不出出现现过过功功耗耗的的前前提提下下，其其输输出出端端允许连接的下一级同类门输入端的个数。允许连接的下一级同类门输入端的个数。一般一般Nc8，Nc越大，表明门的负载实力越强。越大，表明门的负载实力越强。三*、TTL与非门集成电路芯片TTL与与非非门门集集成成电电

19、路路芯芯片片种种类类很很多多，常常用用的的TTL与非门集成电路芯片有与非门集成电路芯片有7400和和7420等。等。UCC为为电电源源引引脚脚，GND为为接接地地脚脚，NC为为空空脚。脚。74007400 74207420*（1）命名方式）命名方式 SN 74 ALS 00 SN 74 ALS 00表明生产者为表明生产者为表明生产者为表明生产者为德州仪器公司德州仪器公司德州仪器公司德州仪器公司54545454：军用（：军用（：军用（：军用（-55-55-55-55125125125125）74747474：商用（：商用（：商用（：商用（0 0 0 0 70707070）子系列子系列子系列子系列

20、逻辑功能：逻辑功能：逻辑功能：逻辑功能：0000：与非门：与非门：与非门：与非门3232：与门：与门：与门：与门0202：或门：或门：或门：或门0404：非门：非门：非门：非门等等等等*（2）封装形式）封装形式 双列直插封装双列直插封装 （DIP）扁平封装扁平封装 （QFP）阵列封装列封装 针式式阵列列 （PGA）球球栅阵列列 （BGA）3.4 其它类型的其它类型的TTL逻辑门电路逻辑门电路OC门和门和TS门门一、集电极开路门一、集电极开路门(OC门门)OC门门(Open Collector Gate）特点：）特点：是一种输出端可以干脆相互连接的特殊逻是一种输出端可以干脆相互连接的特殊逻辑门辑

21、门“线与线与”OC门电路将一般门电路将一般TTL与非门电路的推拉与非门电路的推拉式输出级改为三极管集电极开路输出。式输出级改为三极管集电极开路输出。集电极开路与非门只有在外接负载电阻集电极开路与非门只有在外接负载电阻 RL 和电源和电源 UCC 后才能正常工作。后才能正常工作。集电极开路与非门的应用广泛：集电极开路与非门的应用广泛：可实现可实现“线与线与”逻辑逻辑 干脆驱动发光二极管干脆驱动发光二极管 干脆驱动干簧继电器等干脆驱动干簧继电器等 OCOC门门门门例例例例：下下下下图图图图所所所所示示示示电电电电路路路路中中中中，只只只只要要要要有有有有一一一一个个个个门门门门输输输输出出出出为为

22、为为低低低低电电电电平平平平，输输输输出出出出F F F F便便便便为为为为低低低低电电电电平平平平；仅仅仅仅当当当当两两两两个个个个门门门门的的的的输输输输出出出出均均均均为为为为高高高高电电电电平平平平时时时时，输输输输出出出出F F F F才才才才为为为为高电平。即高电平。即高电平。即高电平。即 F=FF=F1 1 F F2 2=A=A1 1B B1 1C C1 1 A A2 2B B2 2C C2 2该该该该电电电电路路路路实实实实现现现现了了了了两两两两个个个个与与与与非非非非门门门门输输输输出出出出相相相相“与与与与”的的的的逻辑功能。逻辑功能。逻辑功能。逻辑功能。由由由由于于于于

23、该该该该“与与与与”逻逻逻逻辑辑辑辑功功功功能能能能是是是是由由由由输输输输出出出出端端端端引引引引线线线线连连连连接接接接实实实实现现现现的的的的，故故故故称称称称为为为为 线线线线与与与与 逻辑。逻辑。逻辑。逻辑。OCOC门的应用门的应用门的应用门的应用OC门的应用门的应用OCOC门的应用门的应用门的应用门的应用集电极开路门集电极开路门(OC门门)上拉电上拉电阻阻RL L的选择的选择l假设有 m个OC门 干脆并联，输出端带有 n个TTL与非门 作为负载l应如何选择上拉负载电阻RL，才能保证l输出高电平不低于规定的VOHminl输出低电平不高于规定的VOLmax规定的最高输出低电平规定的最高

24、输出低电平和最低输出高电平和最低输出高电平l VOHminOHmin=2.4 vl VOLmaxOLmax=0.4 v1.上拉电阻上拉电阻RL L的最大值的最大值lm个个OC门门都输出高电平高电平线与的结果为高电平l为保证并联输出的高电平不低于规定VOHminOHmin的值，所以 RL L不能太大l则 而 其中其中m：并联的OC门个数p：负载门（TTL与非门）输入端的个数IOH：OC门输出管截止时的漏电流IIH：负载门每个输入端为高电平常的输入漏电流 VCC：负载电源RL：上拉电阻IRL：RL上的电流2.上拉电阻上拉电阻RL L的最小值的最小值lm个个OC门只有一个导通，门只有一个导通，输出低

25、电平，其它截止，输出低电平，其它截止，线与的结果为低电平线与的结果为低电平l为保证在全部的负载电流为保证在全部的负载电流全部流入唯一导通的全部流入唯一导通的OC门门时，输出的低电平低于规时，输出的低电平低于规定定VOLmax的值，则的值，则 RL不不能太小能太小l l l 其中其中n：负载门（负载门（TTL与非门）的个数与非门）的个数IOL：OC门导通时所允许的最大负载电流IIS：TTL与非门输入短路电流（无论一个门有多少个输入端接在输出端上）二、三态输出门二、三态输出门(TS门门)输出高电平、输出低电平和高阻状态输出高电平、输出低电平和高阻状态 三态输出门简称三态门三态输出门简称三态门(Th

26、ree state Gate)三态门不是指具有三种逻辑值。三态门不是指具有三种逻辑值。工作状态工作状态禁止状态禁止状态(隔离状态隔离状态)TS门有三种输出状态：门有三种输出状态：三态门常常作为输出级与其它逻辑三态门常常作为输出级与其它逻辑电路集成为一个逻辑器件电路集成为一个逻辑器件最简洁的器件有三态恒等门、三态最简洁的器件有三态恒等门、三态非门、三态与非门等，商品名称为非门、三态与非门等，商品名称为缓冲器（驱动门）。缓冲器（驱动门）。如何使电路处在工作状态和禁止状态如何使电路处在工作状态和禁止状态？通过外加限制信号！通过外加限制信号！TSTS门门门门EN=0EN=0：二极管二极管二极管二极管D

27、 D反偏，此时电路功能与一般与非门无反偏，此时电路功能与一般与非门无反偏，此时电路功能与一般与非门无反偏，此时电路功能与一般与非门无区别，输出区别，输出区别，输出区别，输出 ；EN=1EN=1：因因因因T T1 1有一个输入端为低，使有一个输入端为低，使有一个输入端为低，使有一个输入端为低，使T T2 2、T T5 5截止截止截止截止;又由又由又由又由于二极管导通，使于二极管导通，使于二极管导通，使于二极管导通，使T T3 3的基极电位变低，致使的基极电位变低，致使的基极电位变低，致使的基极电位变低，致使T T3 3、T T4 4也也也也截止。输出截止。输出截止。输出截止。输出F F便被悬空，

28、即处于高阻状态。便被悬空，即处于高阻状态。便被悬空，即处于高阻状态。便被悬空，即处于高阻状态。三态输出与非门三态输出与非门三态输出与非门三态输出与非门:在一般与非门的基在一般与非门的基在一般与非门的基在一般与非门的基础上，附加使能限础上，附加使能限础上，附加使能限础上，附加使能限制端和限制电路。制端和限制电路。制端和限制电路。制端和限制电路。电路逻辑功能如下：电路逻辑功能如下：A AB BENENF FA AB BENENF FEN=0,F=ABEN=0,F=ABEN=1,FEN=1,F高阻高阻高阻高阻使能控制端使能控制端使能控制端使能控制端ENEN低电低电低电低电平有效，门处平有效，门处平有

29、效，门处平有效，门处于工作状态于工作状态于工作状态于工作状态EN=1,F=ABEN=1,F=ABEN=0,FEN=0,F高阻高阻高阻高阻使能控制端使能控制端使能控制端使能控制端ENEN高高高高电平有效电平有效电平有效电平有效TSTS门门门门三态与非门主要应用于总线传送，三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用它既可用于单向数据传送，也可用于双向数据传送。于双向数据传送。器件型号：器件型号：74XX244 ,74XX126 等等 用途：用途：作为多个数据源到公共数据线的开关作为多个数据源到公共数据线的开关TSTS门门门门例：三态门构成的单向数据总线。例：三态门构成的单向数据总

30、线。A1A1B1B1EN1EN1A2A2B2B2EN2EN2A2A2B2B2EN2EN2总线总线总线总线 当某个三态门的限制端为当某个三态门的限制端为当某个三态门的限制端为当某个三态门的限制端为1 1时，时，时，时，该逻辑门的输入数据经反相该逻辑门的输入数据经反相该逻辑门的输入数据经反相该逻辑门的输入数据经反相后送至总线。后送至总线。后送至总线。后送至总线。为保证数据传送的正确性，为保证数据传送的正确性，为保证数据传送的正确性，为保证数据传送的正确性，随意时刻，随意时刻，随意时刻，随意时刻，n n个三态门的限制个三态门的限制个三态门的限制个三态门的限制端只能有一个为端只能有一个为端只能有一个为

31、端只能有一个为1 1，其余均为，其余均为，其余均为，其余均为0 0，即只允许一个数据端与总，即只允许一个数据端与总，即只允许一个数据端与总，即只允许一个数据端与总线接通，其余均断开，以便线接通，其余均断开，以便线接通，其余均断开，以便线接通，其余均断开，以便实现实现实现实现 n n 个数据的分时传送。个数据的分时传送。个数据的分时传送。个数据的分时传送。TSTS门门门门例例：用用两两种种不不同同限限制制输输入入的的三三态态门门可可构构成成双双向总线。向总线。EN=1EN=1时时时时:GG1 1工作，工作，工作，工作，GG2 2处于高阻状态，处于高阻状态，处于高阻状态，处于高阻状态，数据数据数据

32、数据D D1 1被取反后送至总线；被取反后送至总线；被取反后送至总线；被取反后送至总线；EN=0EN=0时时时时:G:G2 2工作，工作，工作，工作，GG1 1处于高处于高处于高处于高阻状态，总线上的数据被取阻状态，总线上的数据被取阻状态，总线上的数据被取阻状态，总线上的数据被取反后送到数据端反后送到数据端反后送到数据端反后送到数据端D D2 2。G1G1EN EN G2G2总线总线总线总线D D1 1D D2 2数据分时双向传送数据分时双向传送数据分时双向传送数据分时双向传送:TSTS门门门门三态门的重要用途就是使多个发送信三态门的重要用途就是使多个发送信号的部件可以共用总线传输数据。号的部

33、件可以共用总线传输数据。实际的系统中，总线是由多条传输线组成，实际的系统中，总线是由多条传输线组成，可以并行传送多位信号，每一输出端应通可以并行传送多位信号，每一输出端应通过一个三态门与一条传输线相连接。过一个三态门与一条传输线相连接。在比较困难的系统中，三态门是一种扩展在比较困难的系统中，三态门是一种扩展逻辑功能的输出级，也是一种限制开关。逻辑功能的输出级，也是一种限制开关。TSTS门门门门例例 ）X=X3X2X1X0为为8421BCD码，设计一码，设计一 个个MOD5选择电路，要求选择那些能选择电路，要求选择那些能 被被5整除的数输出。整除的数输出。建立真值表：建立真值表：F为选择限制为选

34、择限制信号信号 X X3 3 X X2 2 X X1 1 X X0 0 F F X X3 3 X X2 2 X X1 1 X X0 0 F F 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 01 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0

35、0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 卡诺图化简：卡诺图化简：1 1 01 01 1 1 00 00 10 10 11 11 01 01 00 00X X3 3X X2 2X X1 1X X0 0 1010 11 11 F=XF=X2 2X X1 1X X0 0+X+X3 3X X2 2 X X1 1X X0 0 =(X =(X2 2X X1 1 X X0 0)(X)(X3 3X X2 2X X1 1X X0 0)F=(XF=(X2 2X X1 1 X X0 0)(X)(X3 3X X2 2X X1

36、1X X0 0)TSTS门门门门 电路图：电路图：X X3 3Y Y3 3X X2 2X X1 1X X0 0Y Y2 2Y Y1 1Y Y0 0F=(XF=(X2 2X X1 1 X X0 0)(X)(X3 3X X2 2X X1 1X X0 0)MOS 管是电压限制元件，主要由栅源电管是电压限制元件，主要由栅源电压压VGS确定其工作状态。确定其工作状态。MOSEFT结型结型:用于模拟电路用于模拟电路 绝缘栅型绝缘栅型P沟道沟道N沟道沟道增加型增加型耗尽型耗尽型增加型增加型耗尽型耗尽型3.5 MOS逻辑门逻辑门一、简洁逻辑门电路（基本逻辑一、简洁逻辑门电路（基本逻辑门与、或、非）门与、或、非

37、）工作特性如下：工作特性如下：当当当当V VGSGS 开启电压开启电压开启电压开启电压V VT T(V VG G V VS S)，漏源之间截止，漏源之间截止，漏源之间截止，漏源之间截止，MOSMOS管处于管处于管处于管处于“断开断开断开断开”状态状态状态状态当当当当V VGSGS 开启电压开启电压开启电压开启电压V VT T(V VG G V VS S),漏源之间导通漏源之间导通漏源之间导通漏源之间导通 ，MOSMOS管处于管处于管处于管处于“接通接通接通接通”状态状态状态状态：栅极；：漏极；：源极：栅极；：漏极；：源极：栅极；：漏极；：源极：栅极；：漏极；：源极V VT TI ID DV V

38、GSGSNMOS管静态特性V VDDDDA非非门电路门电路F A A F F L L T T1 1 H H H H T T1 1 L LF=A1*、NMOS非门非门V VDDDDA AB BT T1 1T T2 2T T3 3T T6 6T T5 5F FGG3 3F=AB2*、NMOS与门与门 A B A B F F L L L L T T1 1 L L T T2 2 L H L H T T1 1 L L H L H L T T2 2 L L H H H H T T1 1 T T2 2 HH T T5 5GG3 3HHT T5 5GG3 3HHT T5 5GG3 3HHT T5 5GG3 3

39、L L F=A+BV VDDDDA AB BT T1 1T T2 2T T3 3T T4 4T T5 5F FGG3 3 A B A B F F L L L L T T1 1 L L T T2 2 L H L H T T2 2 HH H L H L T T1 1 HH H H H H T T1 1 T T2 2 HH T T3 3T T3 3T T3 3GG3 3HHT T3 3GG3 3L LGG3 3L LGG3 3L L 3*、NMOS或门或门二二*、CMOS门电路门电路 1.1.CMOS与非门与非门由由由由两个串联的两个串联的两个串联的两个串联的NMOSNMOS管和管和管和管和两个并联

40、的两个并联的两个并联的两个并联的PMOSPMOS管构成管构成管构成管构成的两输入端的两输入端的两输入端的两输入端CMOSCMOS与非门电路与非门电路与非门电路与非门电路 A B A B F F L L L L T TN1 N1 T TP1 P1 HH T TN2 N2 T TP2P2 L H L H T TN1 N1 T TP1P1 HH H L H L T TN2 N2 T TP2P2 HH H H H H T T1 1 T TP1P1 T T2 2 T TP2 P2 L L 2.CMOS或非门或非门由由由由两两两两个个个个并并并并联联联联的的的的NMOSNMOS管管管管和和和和两两两两个个

41、个个串串串串联联联联的的的的PMOSPMOS管管管管构构构构成成成成的两输入端的两输入端的两输入端的两输入端 CMOSCMOS或非门电路或非门电路或非门电路或非门电路 A B A B F F L L L L T TN1 N1 T TP1 P1 HH T TN2 N2 T TP2P2 L H L H T TN2 N2 L L H L H L T TN1 N1 L L H H H H T T1 1 T TP1P1 T T2 2 T TP2 P2 L L (1)TTL(1)TTL门门门门 TTL TTL门的输入端悬空，相当于输入高电平门的输入端悬空，相当于输入高电平门的输入端悬空，相当于输入高电平门

42、的输入端悬空，相当于输入高电平 但是，为防止引入干扰，通常不允许其输入端悬空。但是，为防止引入干扰，通常不允许其输入端悬空。但是，为防止引入干扰，通常不允许其输入端悬空。但是，为防止引入干扰，通常不允许其输入端悬空。对于与门和与非门的多余输入端，可以使其输入高电对于与门和与非门的多余输入端，可以使其输入高电对于与门和与非门的多余输入端，可以使其输入高电对于与门和与非门的多余输入端，可以使其输入高电平。具体措施是将其通过上拉电阻平。具体措施是将其通过上拉电阻平。具体措施是将其通过上拉电阻平。具体措施是将其通过上拉电阻R(1KR(1K3K3K）接）接）接）接+VCC+VCC 在前级门的扇出系数有富

43、余的状况下，也可以和有用在前级门的扇出系数有富余的状况下，也可以和有用在前级门的扇出系数有富余的状况下，也可以和有用在前级门的扇出系数有富余的状况下，也可以和有用输入端并联连接。输入端并联连接。输入端并联连接。输入端并联连接。3.6 集成逻辑门运用中的实际问题：集成逻辑门运用中的实际问题：多余输入端的处理多余输入端的处理对对对对于于于于或或或或门门门门及及及及或或或或非非非非门门门门的的的的多多多多余余余余输输输输入入入入端端端端，可可可可以以以以使使使使其其其其输输输输入入入入低低低低电电电电平平平平。具具具具体体体体措措措措施施施施是是是是通通通通过过过过小小小小于于于于500500的的的

44、的电电电电阻阻阻阻接接接接地地地地或或或或干干干干脆脆脆脆接接接接地地地地。在在在在前前前前级级级级门门门门的的的的扇扇扇扇出出出出系系系系数数数数有有有有富富富富余余余余时时时时，也也也也可可可可以和有用输入端并联连接。以和有用输入端并联连接。以和有用输入端并联连接。以和有用输入端并联连接。(2)MOS门门 MOS门的输入端是门的输入端是MOS管的绝缘栅极，管的绝缘栅极，它与其它电极间的绝缘层很简洁被击穿。它与其它电极间的绝缘层很简洁被击穿。虽然内部设置有爱护电路，但它只能防虽然内部设置有爱护电路，但它只能防止稳态过压，对瞬变过压爱护效果差，止稳态过压，对瞬变过压爱护效果差，因此因此MOS门

45、的多余端不允许悬空。门的多余端不允许悬空。MOS门的多余输入端处理方法与门的多余输入端处理方法与TTL门门相同。相同。例：用例：用例：用例：用2 2输入端的与非门实现：输入端的与非门实现：输入端的与非门实现：输入端的与非门实现：F FABABACACADADF F ABABACACADAD AB AC ADAB AC AD A AA AC CD DA AB B F F?F F ABABACACADAD AB+A(C+D)AB+A(C+D)AB+ACD AB+ACD AB A CD AB A CDF F C CA AB BD D 三、其他CMOS门电路l漏极开路输出门（OD门）线与与OC门类似lCMOS传输门（TG门）