《最新微机原理与接口技术第06章XPPPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机原理与接口技术第06章XPPPT课件.ppt（64页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微机原理与接口技术第微机原理与接口技术第0606章章XPXP第第4章：微处理器外部特性章：微处理器外部特性教学重点存储器的分类存储器的分类RAM存储器及其接口存储器及其接口了解只读存储器了解只读存储器ROM6.2RAM的结构示意图的结构示意图地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS片选端片选端CS*：有效时，可以有效时，可以对该芯片进行读写操作对该芯片进行读写操作写写WE*（WriteEnable）:控制写操控制写操作。有效时，数据进入芯片中作。有效时，数据进入芯片中相当于系统的相当于系统的WR*。输出输出OE*（Ou
2、tputEnable）控制读操作。有效时，芯控制读操作。有效时，芯片内数据输出。相当于片内数据输出。相当于RD*。典型的典型的RAM连接示意图连接示意图每个存储单元具有一个唯一的地每个存储单元具有一个唯一的地址，可存储址，可存储1个或多个二进制数个或多个二进制数据位据位 1 32 1 2 31 32 读/写 选片 输入 A5 A6 A7 A8 A9 1 2 32 1 2 31 32 32 32 1024 存储单元译码器 地址反相器 A0A1A2A3A4 驱动器 I/O 电路 Y 译码器 地址反相器 控制 电路 输出驱动在大容量的存储体中，在大容量的存储体中，通常将存储单元组织成通常将存储单元组
3、织成矩阵的形式。这样做可矩阵的形式。这样做可以节省译码和驱动电路以节省译码和驱动电路存储体存储体每每个个存存储储单单元元具具有有一一个个唯唯一一的的地地址址，可可存存储储1位位（位位片片结结构构）或或多多位位（字字片片结结构）二进制数据构）二进制数据存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的：芯片的地址线根数地址线根数 N：芯片的：芯片的数据线根数数据线根数 地址译码方式地址译码方式译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A
4、0710列译码列译码A3A4A501764个单元个单元单译码双译码对存储体的译码有两种方式：对存储体的译码有两种方式：单译码结构：字线选择所有位；单译码结构：字线选择所有位；双译码结构：通过双译码结构：通过行列地址线行列地址线来选择存储单元来选择存储单元双译码可以减少选择线的数目，从而简化芯片设计双译码可以减少选择线的数目，从而简化芯片设计主要采用的译码结构主要采用的译码结构地址译码方式（续）地址译码方式（续）在在上上图图中中，存存储储单单元元可可以以是是一一位位，也也可可以以是是多多位位。如如果果是是多多位，则可以将多位并起来。位，则可以将多位并起来。单译码：单译码：16个个4位的存储单元位
5、的存储单元双译码：双译码：1024个存储单元个存储单元一个实际的例子一个实际的例子-Intel2114Intel2114是是一一个个1K4位位的的SRAM。其其外外部部引脚图如图引脚图如图6-8所示。所示。存储容量为存储容量为10244位位18个个引脚：引脚：10根地址线根地址线A9A04根根数数据据线线I/O4I/O1：相相当当于于D0D3片选片选CS*读读写写WE*：当当其其为为低低电电平平时时，写写入入数数据据；为为高高电电平平时时，读读出数据；出数据；123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A
6、2CS*GNDSRAM2114与与CPU的连接的连接存存储储容容量量为为10244，即即其其有有1024个个单单元元，每每个个单单元元4位位；因此，选中这因此，选中这1024个单元需要个单元需要10根地址线根地址线A0A9。6.2.3RAM与与CPU的连接的连接在在将将RAM与与CPU连连接接时时，主主要要连连接接以以下下三三个部分的信号线：个部分的信号线：数据线数据线地址线地址线读写控制线读写控制线6.2.3RAM与与CPU的连接（续的连接（续1）存存储储芯芯片片与与CPU总总线线的的连连接接，还还要要考考虑虑以以下方面的问题：下方面的问题：CPU的总线负载能力的总线负载能力CPU的的总总线
7、线驱驱动动能能力力有有限限，因因此此应应考考虑虑CPU能能否否带带动动总总线线上上包包括括存存储储器器在在内内的的连连接接器器件件。必要时就要加上缓冲器。必要时就要加上缓冲器。存储芯片与存储芯片与CPU总线时序的配合总线时序的配合CPU能能否否与与存存储储器器的的存存取取速速度度相相配配合合。如如果果不不能能满满足足，可可以以考考虑虑更更换换芯芯片片，或或在在总总线线周周期中插入等待状态期中插入等待状态TW存储器的地址分配和选片存储器的地址分配和选片1.存储芯片容量的扩充存储芯片容量的扩充当当进进行行存存储储器器组组织织时时，所所给给芯芯片片的的容容量量往往往往与与需需要要不不同同，如如数数据
8、据的的位位数数不不够够，或或总总的的容容量量不不足，此时就必须进行容量扩充。足，此时就必须进行容量扩充。若芯片的数据线不足若芯片的数据线不足8根：根：一一次次不不能能从从一一个个芯芯片片中中访访问问到到8位位数数据据，此此时时应应利利用用多个芯片扩充数据位；多个芯片扩充数据位；这个扩充方式简称这个扩充方式简称“位扩充位扩充位扩充位扩充”而如果总的容量不足而如果总的容量不足则则需需利利用用多多个个存存储储芯芯片片扩扩充充容容量量，用用存存储储芯芯片片的的片片选选端对多个存储芯片（组）进行寻址；端对多个存储芯片（组）进行寻址；这种扩充简称为这种扩充简称为“地址扩充地址扩充地址扩充地址扩充”或或“字
9、扩充字扩充字扩充字扩充”演示演示2.1KBRAM的连接的连接RAM芯芯片片有有1位位、4位位、8位位等等不不同同的的结结构构。在在构构成成1KB RAM时时，可可以以选选择择不不同同的的芯芯片，因此有就有不同的连接。片，因此有就有不同的连接。采用采用1K1位的位的RAM位扩展位扩展2.1KBRAM的连接的连接采用采用2564位的位的RAM既有字扩既有字扩展，也有展，也有位扩展位扩展两种连接方式的比较：两种连接方式的比较：这这两两种种连连接接方方式式虽虽然然都都可可以以构构成成1KBRAM，但但两两者者有有以以下下区别：区别：从连接的负载来看：从连接的负载来看：前前一一种种连连接接每每条条地地址
10、址线线有有8个个负负载载（8片片RAM），而而每每根根数数据据线线只只连接一个负载；连接一个负载；后后一一种种连连接接A0A7每每根根地地址址线线也也是是连连接接8个个负负载载，而而每每根根数数据据线线连连接接4个负载；个负载；因此，从负载的角度来说，前一种比后一种好。因此，从负载的角度来说，前一种比后一种好。从芯片的封装来看：从芯片的封装来看：一般而言，芯片封装的引脚越多，则合格率越低；一般而言，芯片封装的引脚越多，则合格率越低；前一种每个芯片的地址数据线有前一种每个芯片的地址数据线有11根，而后一个有根，而后一个有12根；根；因此，从芯片的封装角度来说，也是前一种比后一种好；因此，从芯片的
11、封装角度来说，也是前一种比后一种好；所以，现代的所以，现代的RAM基本上都是按位封装的。基本上都是按位封装的。2.1KBRAM的连接的连接思考：思考：如如果果采采用用Intel 2114，则则如如何何构构成成1KB RAM？如如果果所所用用的的芯芯片片的的容容量量为为1288位位，则则又又如何构成如何构成1KB RAM？图示图示3.2KBRAM的连接的连接采采用用Intel 2114，构构成成2KB RAM的的连连接接结结构构图图如如下所示：下所示：63103.存储芯片地址线的连接存储芯片地址线的连接芯芯片片的的地地址址线线通通常常应应全全部部与与系系统统的的低低位位地地址址总总线线相连相连寻
12、寻址址时时，这这部部分分地地址址的的译译码码是是在在存存储储芯芯片片内内完完成成的，我们称为的，我们称为“片内译码片内译码”，如，如2114的的1K片内地址片内地址000H001H002H3FDH3FEH3FFH全全0全全1000000010010110111101111范围（范围（16进制）进制）A9A03.存储芯片片选端的译码存储芯片片选端的译码而而如如果果存存储储系系统统利利用用多多个个存存储储芯芯片片扩扩充充容容量量，也也就就是是进进行行“字字扩扩充充”时时，它它扩扩充充了了存存储储器器地地址址范范围围，此此时时需需要要利利用用存存储储芯芯片片的的片片选选端端对对多多个个存存储储芯芯片
13、片（组）进行寻址；（组）进行寻址；这这个个寻寻址址方方法法，主主要要通通过过将将存存储储芯芯片片的的片片选选端端与与系统的高位地址线相关联来实现，如下图所示：系统的高位地址线相关联来实现，如下图所示：片选端片选端D7D0A19A10A9A010248A9A0D7D0CE10248A9A0D7D0CE译码器000000000100000000003.存储芯片片选端的译码存储芯片片选端的译码系系统统的的高高位位地地址址线线与与存存储储芯芯片片的的片片选选端端相相连连时，有以下几种译码方式：时，有以下几种译码方式：全译码全译码部分译码部分译码线性译码线性译码（1）全译码全译码所所有有的的系系统统地地
14、址址线线均均参参与与对对存存储储单单元元的的译码寻址译码寻址包包括括低低位位地地址址线线对对芯芯片片内内各各存存储储单单元元的的译译码码寻寻址址（片片内内译译码码），高高位位地地址址线线对对存储芯片的译码寻址（片选译码）存储芯片的译码寻址（片选译码）采采用用全全译译码码，每每个个存存储储单单元元的的地地址址都都是是唯一的，唯一的，不存在地址重复不存在地址重复译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例全译码示例A15 A14A13A16CBAE3LS138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全1000111
15、00001110地址范围地址范围A12A0A19A18A17A16A15A14A13（2）部分译码部分译码只只有有部部分分（高高位位）地地址址线线参参与与对对存存储储芯芯片的译码片的译码每每个个存存储储单单元元将将对对应应多多个个地地址址（地地址址重重复），需要选取一个可用地址复），需要选取一个可用地址可简化译码电路的设计可简化译码电路的设计但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19A15
16、A14A12A11A0可用地址可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH（3）线选译码线选译码只只用用少少数数几几根根高高位位地地址址线线进进行行芯芯片片的的译码，且每根负责选中一个芯片（组）译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费必然会出现地址重复必然会出现地址重复一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元多多个个存存储储单单元元共共用用的的存存储储地地址址不不应应
17、使使用用线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19A19A15A15A14A13A12A0一个可用地址一个可用地址121001全全0全全1全全0全全104000H05FFFH02000H03FFFH切记：A14 A1300的情况不能出现00000H01FFFH的地址不可使用地址重复地址重复一个存储单元具有多个存储地址的现象一个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意使使用用地地址址：出出现现地地址址重重复复时时，常常选选取取其其中既好用、又不冲突的一个中既好用、又不冲突的一个“可用地址可用
18、地址”选选取取的的原原则则：高高位位地地址址全全为为0的的地地址址（先先考虑片内，再考虑考虑片内，再考虑“选片选片”）6.2.4动态动态RAM存储器存储器2164A存储容量为存储容量为64K116个个引脚：引脚：8根根地地址址线线A7A0（为为为为了了了了减减减减少少少少封封封封装装装装的的的的引引引引脚脚脚脚，采采采采用用用用行行行行、列地址变换的方式列地址变换的方式列地址变换的方式列地址变换的方式）1根数据输入线根数据输入线DIN1根数据输出线根数据输出线DOUT行地址选通行地址选通RAS*RAS*列地址选通列地址选通CAS*CAS*读写控制读写控制WE*电源线电源线VDD地线地线VSSN
19、/CDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5A712345678161514131211109注：注：2164A没有专门的片选信号。没有专门的片选信号。当当RAS*信号有效时，即认为是片信号有效时，即认为是片选信号。选信号。DRAM2164A的内部结构的内部结构2164内部共有内部共有4个个128128的存储矩阵的存储矩阵构成。每个构成。每个128128的存储矩阵有的存储矩阵有7条条行地址和行地址和7条列地址线进行选择。条列地址线进行选择。当当给给定定一一个个16位位地地址址时时，行行地地址址的的低低7位位(RA6RA0)从从每每个个矩矩阵阵中中选选择择一一
20、行行，列列地地址址的的低低7位位(CA6CA0)从从每每个个矩矩阵阵中中选选择择一一列列，每每个个矩矩阵阵中中被被选选择择的的行行和和被被选选择择的的列列交交汇汇处处的的单单元元被被选选中中，最最后后由由4选选1I0门门从从4个个矩矩阵阵的的被被选选单单元元中中选选定定一一个个(由由RA7和和CA7控制控制)，进行读或写。，进行读或写。DRAM2164的读周期的读周期DOUT地址地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存储地址需要分两批传送存储地址需要分两批传送行地址选通信号行地址选通信号RAS*有效，开始传送行
21、地址有效，开始传送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地址，有效，传送列地址，CAS*相当于片选信号相当于片选信号读写信号读写信号WE*读有效读有效数据从数据从DOUT引脚输出引脚输出TRC:RAS有效到数有效到数据读取时间据读取时间TRAS:RAS保持时间保持时间TRCD:RAS与与CAS信号间隔时间信号间隔时间TASR:行地址领先于行地址领先于RAS的时间的时间TRAH:行地址在行地址在RAS后的保持时间后的保持时间TCAH:列地址在列地址在CAS后的保持时间后的保持时间DRAM2164的写周期的写周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTW
22、RTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存储地址需要分两批传送存储地址需要分两批传送行地址选通信号行地址选通信号RAS*有效，开始传送行地址有效，开始传送行地址随后，列地址选通信号随后，列地址选通信号CAS*有效，传送列地址有效，传送列地址读写信号读写信号WE*写有效写有效数据从数据从DIN引脚进入存储单元引脚进入存储单元DRAM2164的刷新的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址列地址
23、选通列地址选通CAS*无效，没有列地址无效，没有列地址芯片内部实现一行存储单元的刷新芯片内部实现一行存储单元的刷新没有数据输入输出没有数据输入输出存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新必须每隔固定时间就刷新6.3几种新型的几种新型的RAMEDORAM：扩展数据输出：扩展数据输出与与与与一一一一般般般般的的的的DRAMDRAM的的的的区区区区别别别别：其其其其数数数数据据据据输输输输出出出出时时时时间间间间相相相相对对对对延延延延长长长长了了了了。这这这这样样样样，在在在在给给给给出出出出下下下下一一一一个个个个列列列列地地地地址址址址以以以以
24、及及及及对对对对其其其其译译译译码码码码的的的的同同同同时时时时，外外外外部部部部读取设备仍可通过锁存器采样数据读取设备仍可通过锁存器采样数据读取设备仍可通过锁存器采样数据读取设备仍可通过锁存器采样数据；同同 步步 DRAM（SynchronousDRAM，简简 称称SDRAM）：）：与系统时钟同步与系统时钟同步与系统时钟同步与系统时钟同步，可取消等待周期，减少数据存储时间，可取消等待周期，减少数据存储时间，可取消等待周期，减少数据存储时间，可取消等待周期，减少数据存储时间在在在在每每每每一一一一个个个个时时时时钟钟钟钟的的的的上上上上升升升升沿沿沿沿读读读读写写写写，在在在在同同同同一一一一
25、时时时时钟钟钟钟周周周周期期期期内内内内可可可可完完完完成成成成数据的访问和刷新数据的访问和刷新数据的访问和刷新数据的访问和刷新采用突发模式，一次读写可传输一整块数据采用突发模式，一次读写可传输一整块数据采用突发模式，一次读写可传输一整块数据采用突发模式，一次读写可传输一整块数据 6.3几种新型的几种新型的RAMRambusDRAM：突突发发存存取取的的高高速速动动态态存储器存储器IntelIntelIntelIntel曾曾曾曾经经经经主主主主推推推推的的的的一一一一种种种种内内内内存存存存类类类类型型型型，但但但但似似似似乎乎乎乎已已已已经经经经失败失败失败失败在在在在设设设设计计计计上上上
26、上有有有有革革革革命命命命性性性性飞飞飞飞跃跃跃跃：基基基基于于于于更更更更小小小小内内内内存存存存带带带带宽宽宽宽可可可可得得得得到到到到更更更更高高高高速速速速度度度度的的的的理理理理由由由由，采采采采用用用用高高高高速速速速16161616位位位位总总总总线线线线，其速度可高达其速度可高达其速度可高达其速度可高达400MHz400MHz400MHz400MHz可可可可在在在在时时时时钟钟钟钟的的的的上上上上升升升升、下下下下降降降降沿沿沿沿同同同同时时时时读读读读写写写写，故故故故理理理理论论论论上上上上400MHz400MHz400MHz400MHz的的的的总总总总线线线线速速速速度度
27、度度相相相相当当当当于于于于800MHz800MHz800MHz800MHz工工工工作作作作速速速速率率率率，其带宽为：其带宽为：其带宽为：其带宽为：2400MHz2=1600MBps2400MHz2=1600MBps或或1.6GBps）6.3几种新型的几种新型的RAMDDRSDRAM：双数据率双数据率在每个时钟的上升、下降沿时均可读写，故速度是普通SDRAM的双倍数据带宽：每秒传输的最大数据量。如DDR 400，其系统总线频率为200MHz，则带宽为：8 8字节字节字节字节200MHz2=3200MBps200MHz2=3200MBps6.4只读存储器只读存储器-（1）掩膜式只读存储器掩膜式
28、只读存储器MROM的内容是由生产厂家按用户要求在芯片的生产过程中写入的，写入后不能修改。单元单元单元单元 D3D3 D2D2 D1D1 D0D0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 2 2 0 0 1 1 0 0 1 1 3 3 1 1 1 1 1 1 1 1掩膜掩膜ROM的内容的内容复合译码结构电路复合译码结构电路（2）EPROM（可擦除可编程（可擦除可编程ROM）顶顶部部开开有有一一个个圆圆形形的的石石英英窗窗口口，用用于于紫紫外外线线透透过擦除原有信息过擦除原有信息一一般般使使用用专专门门的的编编程程器器（烧烧写写器器）进进行行编编程程，编程后
29、，应该贴上不透光封条编程后，应该贴上不透光封条出出厂厂未未编编程程前前，每每个个基基本本存存储储单单元元都都是是信信息息1，编程就是将某些单元写入信息，编程就是将某些单元写入信息0EPROM基本存储电路基本存储电路EPROM芯片芯片2716存储容量为存储容量为2K824个个引脚：引脚：11根地址线根地址线A10A08根数据线根数据线DO7DO0片选片选/编程编程CE*/PGM读写读写OE*编程电压编程电压VPP功能功能功能功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4
30、A3A2A1A0DO0DO1DO2Vss（3）EEPROM（电可擦除可编程（电可擦除可编程ROM）用用加加电电方方法法，进进行行在在线线（无无需需拔拔下下，直直接接在电路中）擦写（擦除和编程一次完成）在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法并行并行EEPROM：多位同时进行：多位同时进行串行串行EEPROM：只有一位数据线：只有一位数据线（4）FlashROM：闪存：闪存Flash：闪存与EEPROM的区别：容量大与RAM的区别：寿命较短，编程较慢发展速度惊人，目前单片容量已达1Gb广泛应用于计算机技术的各个领域广泛应用于计算机技术的各个领域第6章教学要求1.了解各类半导体存储器的应用特点；了解各类半导体存储器的应用特点；2.熟悉半导体存储器芯片的结构；熟悉半导体存储器芯片的结构；3.理理解解SRAM读读写写原原理理、DRAM读读写写和和刷刷新原理、新原理、EPROM和和EEPROM工作方式工作方式4.掌掌握握存存储储芯芯片片与与CPU连连接接的的方方法法，特特别别是片选端的处理；是片选端的处理；5.了了解解存存储储芯芯片片与与CPU连连接接的的总总线线驱驱动动和和时序配合问题。时序配合问题。结束语结束语谢谢大家聆听！谢谢大家聆听！64