《智能仪器设计实例优秀PPT.ppt》由会员分享，可在线阅读，更多相关《智能仪器设计实例优秀PPT.ppt（41页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、内容提要：内容提要：一、背景和意义一、背景和意义二、探讨现状二、探讨现状三、技术指标三、技术指标四、整体方案设计及工作原四、整体方案设计及工作原理理五、波形数据的获得五、波形数据的获得六、硬件电路设计六、硬件电路设计七、软件设计七、软件设计一、背景和意义一、背景和意义函数信号发生器是广泛应用于系统检测调试、自函数信号发生器是广泛应用于系统检测调试、自动测量限制和教学试验等领域的多波形信号源；动测量限制和教学试验等领域的多波形信号源；可以产生正弦波、三角波、锯齿波、方波等多种可以产生正弦波、三角波、锯齿波、方波等多种波形，由于其输出的波形均可用数学函数描述，波形，由于其输出的波形均可用数学函数描
2、述，故命名为函数信号发生器；故命名为函数信号发生器；函数信号发生器在工业生产、产品开发、科学探函数信号发生器在工业生产、产品开发、科学探讨等试验测试中起着特别重要的作用，除供通信、讨等试验测试中起着特别重要的作用，除供通信、仪表和自动限制系统测试用外，还广泛用于生物仪表和自动限制系统测试用外，还广泛用于生物医学等各个领域的测试。医学等各个领域的测试。二、探讨现状二、探讨现状信号发生的主要实现方法有干脆模拟法和干脆信号发生的主要实现方法有干脆模拟法和干脆数字法两种数字法两种 1、干脆模拟法：、干脆模拟法：接受模拟电子技术，由调谐振荡器和调幅接受模拟电子技术，由调谐振荡器和调幅放大器加上一些指示电
3、路构成，仅能产生正放大器加上一些指示电路构成，仅能产生正弦波、三角波、方波等几种简洁的波形，其弦波、三角波、方波等几种简洁的波形，其电路结构困难、尺寸大且功耗大，并且频率电路结构困难、尺寸大且功耗大，并且频率不高，由于模拟电路温漂大而使得其波形稳不高，由于模拟电路温漂大而使得其波形稳定性差，且难以产生精准的频率信号，不易定性差，且难以产生精准的频率信号，不易调试。调试。1、干脆模拟法2、干脆数字法 1971年，美国学者J.Tierncy，C.M.Rader和B.Gold提出了以全数字技术，从相位概念动身干脆合成所需波形的一种新的频率合成原理。干脆数字法是接受干脆数字合成（Direct Digi
4、tal Synthesis）的方法实现信号产生。该技术具有频率转换速度快、频率辨别率高、易于限制的突出优点。干脆数字合成技术近年来发展的很快，而要产生随意波形就必需接受干脆数字合成技术。2 2、干脆数字合成法（、干脆数字合成法（2 2种干脆数字合成结构）种干脆数字合成结构）1 1）、基于地址计数器的数字频率合成法）、基于地址计数器的数字频率合成法工作原理：将波形数据存储于存储器中，而后用可程控工作原理：将波形数据存储于存储器中，而后用可程控的时钟信号为存储器供应扫描地址，波形数据被送至的时钟信号为存储器供应扫描地址，波形数据被送至DACDAC，经数模转换和低通滤波器后得到所需的模拟电，经数模转
5、换和低通滤波器后得到所需的模拟电压波形。压波形。假定地址计数器的时钟频率为假定地址计数器的时钟频率为foscfosc，波形一周期内有，波形一周期内有n n个采样值，那么合成的个采样值，那么合成的波形频率为：波形频率为：假如变更地址计数器的时钟频率或存储器的地址步进大假如变更地址计数器的时钟频率或存储器的地址步进大小，合成波形的频率都会随着变更。而要变更波形，小，合成波形的频率都会随着变更。而要变更波形，只要在只读存储器中写入不同的数据。只要在只读存储器中写入不同的数据。2 2、基于相位累加器的干脆数字合成法、基于相位累加器的干脆数字合成法2 2、基于相位累加器的干脆数字合成法、基于相位累加器的
6、干脆数字合成法核心是相位累加器，由一个加法器和一个相位寄存器核心是相位累加器，由一个加法器和一个相位寄存器组成，组成，K K是频率限制字，也是相位增量或步长；是频率限制字，也是相位增量或步长；fclkfclk是参考时钟的频率，是参考时钟的频率，N N是相位累加器的位数，是相位累加器的位数，位宽是位宽是2N 2N，数据存储器中存储的是一个周期正弦波的数字幅度信数据存储器中存储的是一个周期正弦波的数字幅度信息，每个地址对应正弦波中息，每个地址对应正弦波中 0-360 0-360范围的一个范围的一个相位点，存储器共有相位点，存储器共有2N2N个地址空间，即把个地址空间，即把360360分割分割成成2
7、N 2N 份。份。每来一个时钟每来一个时钟fclk fclk，相位累加器就把频率限制字，相位累加器就把频率限制字K K与与相位寄存器输出的累加字相加，相加后得到的结相位寄存器输出的累加字相加，相加后得到的结果作为查询表（果作为查询表（ROMROM存储器）的地址，同时把这个存储器）的地址，同时把这个累加值再送到加法器作为下一次累加的输入。相累加值再送到加法器作为下一次累加的输入。相位累加器的输出是一个等差数列，位累加器的输出是一个等差数列，是相位累加器的初始是相位累加器的初始 值，值，n n是参考时钟的个数。是参考时钟的个数。2 2、基于相位累加器的干脆数字合成法、基于相位累加器的干脆数字合成法
8、p相位增量（频率限制字）不同时相位增量（频率限制字）不同时,一个周期内的取样点数一个周期内的取样点数不同，相位寄存器每经过不同，相位寄存器每经过2N/K 2N/K 个个 fclk fclk 时钟后回到初始时钟后回到初始状态，输出信号的频率是状态，输出信号的频率是p频率限制字与输出信号频率和参考时钟频率之间的关系为：频率限制字与输出信号频率和参考时钟频率之间的关系为：p通过变更相位累加器的频率限制字通过变更相位累加器的频率限制字K K或者参考时钟频率或者参考时钟频率fclkfclk来变更输出信号的频率。来变更输出信号的频率。2 2、基于相位累加器的干脆数字合成法、基于相位累加器的干脆数字合成法工
9、作原理：从连续信号的相位动身将信号取样、量化、工作原理：从连续信号的相位动身将信号取样、量化、编码编码,形成一个形成一个函数表函数表,存在波形存储器中。基于相位与幅度的对应存在波形存储器中。基于相位与幅度的对应关系关系,通过变更频率通过变更频率限制字限制字K K来变更相位累加器的相位增量来变更相位累加器的相位增量,然后在参考然后在参考时钟的限制下取样时钟的限制下取样,取样得到的相位值通过相位幅度转换得到相位值对取样得到的相位值通过相位幅度转换得到相位值对应的幅度序列应的幅度序列,幅度幅度序列再通过序列再通过D/AD/A转换为相应的电压信号，转换为相应的电压信号，D/AD/A转换器输转换器输出的
10、一系列的阶梯电出的一系列的阶梯电压信号经低通滤波器后便输出了光滑的合成信号。压信号经低通滤波器后便输出了光滑的合成信号。DDSDDS相位码和幅度码的关系相位码和幅度码的关系高性能高性能DDSDDS单片电路单片电路三、技术指标三、技术指标电压输出范围：电压输出范围：0 010V10V精精 度：度：0.5%FS0.5%FS输出波形：正方波、负方波、正负方波、阶跃波、输出波形：正方波、负方波、正负方波、阶跃波、单三角波、连续三角波、锯齿波、指数波、半正弦单三角波、连续三角波、锯齿波、指数波、半正弦波、正弦波、随意波形（包括再现用户实测采样波波、正弦波、随意波形（包括再现用户实测采样波形）形）输出波形
11、频率范围：输出波形频率范围：0.12Hz0.12Hz50kHz50kHz环境温度：环境温度：-10-105050相对湿度：相对湿度：8080电源要求：可在无市电电源场合运用，电源噪声小电源要求：可在无市电电源场合运用，电源噪声小四、整体方案设计及工作原理四、整体方案设计及工作原理1 1、整体设计方案：、整体设计方案：接受虚拟仪器技术、干脆数字合成技术和计算机技术接受虚拟仪器技术、干脆数字合成技术和计算机技术设计并研制低成本、高精度、人机界面友好的函数信设计并研制低成本、高精度、人机界面友好的函数信号发生器。此方案硬件实现电路简洁，电路中省去了号发生器。此方案硬件实现电路简洁，电路中省去了单片机
12、、液晶显示以及按钮等，节约仪器成本。单片机、液晶显示以及按钮等，节约仪器成本。2 2、工作原理：、工作原理：仪器工作过程完全由计算机通过仪器工作过程完全由计算机通过USBUSB接口来限制；接口来限制；用户通过计算机软面板输入幅值、频率、基线和用户通过计算机软面板输入幅值、频率、基线和占空比等波形参数，计算机接收这些信息，分占空比等波形参数，计算机接收这些信息，分析后计算出地址计数器时钟信号的频率和一个析后计算出地址计数器时钟信号的频率和一个周期的波形数据个数，再计算波形幅度量化数周期的波形数据个数，再计算波形幅度量化数据，通过接口电路和限制器把波形数据依次存据，通过接口电路和限制器把波形数据依
13、次存储到波形存储器。储到波形存储器。利用可程控的时钟发生器推动地址计数器扫描地利用可程控的时钟发生器推动地址计数器扫描地址，波形存储器中的数据被同步时钟循环地读址，波形存储器中的数据被同步时钟循环地读出，同时启动出，同时启动D/AD/A变换器，变换器，D/AD/A变换器输出的模变换器输出的模拟信号经过电压跟随器和低通滤波器即可得到拟信号经过电压跟随器和低通滤波器即可得到所须要的模拟信号波形。所须要的模拟信号波形。四、整体方案设计及工作原理四、整体方案设计及工作原理接受标准函数法，是通过选取标准函数（如正弦函数，三角接受标准函数法，是通过选取标准函数（如正弦函数，三角函数，方波函数，锯齿波函数等
14、）来得到波形数据的。当波函数，方波函数，锯齿波函数等）来得到波形数据的。当波形的函数表达式已知时，利用软件编程产生波形数据；形的函数表达式已知时，利用软件编程产生波形数据；波形数据是信号波形幅值的数字量表示，是指在规定的同步波形数据是信号波形幅值的数字量表示，是指在规定的同步时钟周期内用时钟周期内用“1”“1”或或“0”“0”数字状态来定义波形，即波形数数字状态来定义波形，即波形数字化。字化。由于存储器存储容量有限，因此当系统连续的输出信号时，由于存储器存储容量有限，因此当系统连续的输出信号时，只能是周而复始地重复读出存储器中一部分或全部的波形抽只能是周而复始地重复读出存储器中一部分或全部的波
15、形抽样数据。样数据。为了保证波形质量，应当使一个周期内的存储点数足够多。为了保证波形质量，应当使一个周期内的存储点数足够多。五、波形数据的获得五、波形数据的获得以正弦波为例说明波形数据是如何产生的。以正弦波为例说明波形数据是如何产生的。正弦波的函数表达式是正弦波的函数表达式是 ：式中：式中：AmpAmp输出波形幅值，输出波形幅值，BaseBase输出波形的基线，输出波形的基线，NN波波形在一个周期内的采样点数。其中形在一个周期内的采样点数。其中AmpAmp和和BaseBase是由用户设是由用户设定的，定的，AmpAmp和和BaseBase应当满足：应当满足：0 0Amp10Amp10，10Ba
16、se1010Base10。公式公式1五、波形数据的获得五、波形数据的获得依据公式依据公式1 1，正弦波在一个周期内的采样点值是：，正弦波在一个周期内的采样点值是：再将再将f(i)f(i)按按DACDAC的比特数取整，从而得到：的比特数取整，从而得到：式中：式中：nn数模转换器数模转换器DACDAC的位数，的位数，n=16n=16，INT INT 取整函数取整函数 五、波形数据的获得五、波形数据的获得每个周期共有每个周期共有N N个点个点，式中：式中：foscfosc是时钟发生器频率，是时钟发生器频率，foutfout是输出波形频率，由用户设是输出波形频率，由用户设定，是已知量。定，是已知量。双
17、极性工作方式双极性工作方式五、波形数据的获得五、波形数据的获得把数值转换成十六进制数，依次写入数据存把数值转换成十六进制数，依次写入数据存储器中。当地址计数器在可程控时钟发生器储器中。当地址计数器在可程控时钟发生器的驱动下起先计数时，就会依次选中存储器的驱动下起先计数时，就会依次选中存储器中的中的0 0单元、单元、1 1单元、单元、N-1N-1单元地址，从单元地址，从而将其中数据依次取出送到而将其中数据依次取出送到D/AD/A变换器的数据变换器的数据线上，经过转换后，就能得到相应幅值的模线上，经过转换后，就能得到相应幅值的模拟信号。拟信号。五、波形数据的获得五、波形数据的获得 当地址计数器计满
18、当地址计数器计满N N个数时，就得到一个周期的个数时，就得到一个周期的正弦信号。然后计数器自动清零，再从存储器的正弦信号。然后计数器自动清零，再从存储器的0 0单单元读出数据送至元读出数据送至D/AD/A变换器，计数器循环往复不断计变换器，计数器循环往复不断计数，即可得到连续的正弦波信号。数，即可得到连续的正弦波信号。为了保证波形质量，应当使一个周期内的数据为了保证波形质量，应当使一个周期内的数据个数足够多，所以电路中地址计数器的时钟频率应个数足够多，所以电路中地址计数器的时钟频率应该远远大于用户所需信号频率。该远远大于用户所需信号频率。五、波形数据的获得五、波形数据的获得1 1、接口电路的设
19、计、接口电路的设计2 2、限制器电路的设计、限制器电路的设计3 3、波形发生电路的设计、波形发生电路的设计3.1 3.1 时钟电路时钟电路3.2 3.2 地址计数器电路地址计数器电路3.3 3.3 地址计数器自动清零电路地址计数器自动清零电路3.4 3.4 波形数据存取电路的设计波形数据存取电路的设计3.5 DA3.5 DA转换电路转换电路3.6 DAC3.6 DAC的基准电源电路的基准电源电路4 4、模拟滤波器组电路、模拟滤波器组电路5 5、电源管理电路、电源管理电路六、硬件电路设计六、硬件电路设计六、硬件电路设计六、硬件电路设计1 1、接口电路的设计、接口电路的设计接口电路是计算机和函数信
20、号发生器之间进接口电路是计算机和函数信号发生器之间进行信息交换的中转站。行信息交换的中转站。接口电路具备执行计算机吩咐的功能和电平接口电路具备执行计算机吩咐的功能和电平匹配的功能。匹配的功能。USBUSB接口芯片选用的是接口芯片选用的是CYPRESSCYPRESS公司的公司的CY7C68013CY7C68013，它内部集成了增加型，它内部集成了增加型80518051内核、内核、智能智能USBUSB串行接口引擎、串行接口引擎、USBUSB数据收发器、数据收发器、通用串行接口、通用串行接口、3 3个个8 8位位I/OI/O口、口、1616位地址线、位地址线、8.5kB RAM8.5kB RAM和和
21、4kB FIFO4kB FIFO等。接口电路由计算等。接口电路由计算机的机的USBUSB接口供电。接口电路输出接口供电。接口电路输出1212个限制个限制信号给后续电路。信号给后续电路。2 2、限制器电路的设计、限制器电路的设计限制器电路事实上也是并行口的端口扩展电限制器电路事实上也是并行口的端口扩展电路。路。电路中所须要的限制信号共有电路中所须要的限制信号共有7070多个，而多个，而USBUSB接口芯接口芯片的片的I/OI/O口有限，不能满足电路的须要，因此口有限，不能满足电路的须要，因此须要将须要将端口进行扩展。端口进行扩展。端口扩展方法：端口扩展方法：用用4/164/16译码器译码器451
22、44514和锁存器和锁存器74HC37374HC373扩展端口扩展端口 用限制信号作为译码器的输出选择信号，译码器的输出作为锁存器的选用限制信号作为译码器的输出选择信号，译码器的输出作为锁存器的选通信号。数据线连接到锁存器电路的输入端，作为共用的数据总线，锁通信号。数据线连接到锁存器电路的输入端，作为共用的数据总线，锁存器把数据端口发出的数据锁存，当锁存器的选通信号被选中时，锁存存器把数据端口发出的数据锁存，当锁存器的选通信号被选中时，锁存器的输出管脚读取锁存的数据，这样就产生了电路中所需的限制信号，器的输出管脚读取锁存的数据，这样就产生了电路中所需的限制信号，限制信号同时被写入限制点。限制信
23、号同时被写入限制点。4 4个个限制限制信号信号8 8个个数据数据信号信号3 3、波形发生电路的设计、波形发生电路的设计时钟发生电路为地址计数器供应时钟信号。时钟发生电路为地址计数器供应时钟信号。地址计数器产生波形存储器的地址信号。地址计数器产生波形存储器的地址信号。波形存储器用来存储波形的量化数据；波形存储器用来存储波形的量化数据；计算机通过限制器将波形量化数据写入存储器，再限制计算机通过限制器将波形量化数据写入存储器，再限制存储器将存储的波形数据经地址扫描读出，送到存储器将存储的波形数据经地址扫描读出，送到D/AD/A转转换器，获得输出波形。换器，获得输出波形。3.1 3.1 时钟电路时钟电
24、路可编程的集成晶体振荡器可编程的集成晶体振荡器EXO3EXO3供应时钟信号，供应时钟信号，F0=16MHz,F0=16MHz,ENEN高电平有效，第高电平有效，第2 2脚输出频率脚输出频率3.2 3.2 地址计数器电路地址计数器电路5 5片片4 4位二进制同步计数器位二进制同步计数器74HC16374HC163组成片间快速进位的二进组成片间快速进位的二进制计数器，制计数器，512K512K的存储器，的存储器，512K=2512K=21919 ，1919根地址线，根地址线，A0-A0-A18A18，3.3 3.3 地址计数器自动清零电路地址计数器自动清零电路波形存储器中存储的只是一个周期的波形数
25、波形存储器中存储的只是一个周期的波形数据，波形数据存储在从零地据，波形数据存储在从零地址起先的存储单元里。为了产生连续的完整址起先的存储单元里。为了产生连续的完整的周期信号，须要存储器地的周期信号，须要存储器地址推动到波形数据存储单元对应的最终一个址推动到波形数据存储单元对应的最终一个地址时，地址计数器自动清地址时，地址计数器自动清零，再从零地址起先重新读出存储器中的数零，再从零地址起先重新读出存储器中的数据，这样波形数据被循环读据，这样波形数据被循环读出，才能得到完整的连续的周期波形出，才能得到完整的连续的周期波形 。3.4 3.4 波形数据存取电路波形数据存取电路接受接受RAMRAM作为波
26、形存储器是最便利的。波形存作为波形存储器是最便利的。波形存储器用来存储波形的量化储器用来存储波形的量化数据。数据。512K8512K8的高速的高速CMOSCMOS静态静态RAM,RAM,一片存储一片存储高高8 8位数据，另一片存位数据，另一片存储低储低8 8位数据，地址线共用。该存储器功耗低，位数据，地址线共用。该存储器功耗低，单电源供电，读写时序单电源供电，读写时序简洁，易于程序限制。简洁，易于程序限制。读时序读时序写时序写时序3.4 3.4 波形数据存取电路波形数据存取电路3.5 DA3.5 DA转换电路转换电路接受接受16bit16bit的的DACDAC：AD669AD669。该该DAC
27、DAC的输出电压范围可编程设定，单极性输的输出电压范围可编程设定，单极性输出范围是出范围是0 010V,10V,双极性是双极性是-10-10+10V+10V。内带两级缓冲寄存器，这样可以消退数据抖内带两级缓冲寄存器，这样可以消退数据抖动误差。动误差。波形数据的二进制代码以波形数据的二进制代码以1616位并行方式写入，位并行方式写入，双极性输出时，数据代码为双极性输出时，数据代码为0000H0000H，对应的，对应的模拟输出为模拟输出为-10V,-10V,输入代码为输入代码为8000H8000H，模拟，模拟输出为输出为0V0V，输入代码为，输入代码为FFFFHFFFFH，模拟输出为，模拟输出为+
28、10 V+10 V。该芯片温漂小，工作温度范围是该芯片温漂小，工作温度范围是40408585。D/AD/A转换电路中它是双极性输出，由另一片单转换电路中它是双极性输出，由另一片单极性极性 输出的输出的DACDAC为其供应精密参考电压，为其供应精密参考电压，以实现输出波形的幅值限制。以实现输出波形的幅值限制。3.5 DA3.5 DA转换电路转换电路3.6 DAC3.6 DAC的基准电源电路的基准电源电路接受一片接受一片DACDAC的输出作为波形的输出作为波形DACDAC的基准电压，的基准电压，是单极性输出，输出电压可编程设定，输出是单极性输出，输出电压可编程设定，输出范围是范围是0 010V10
29、V，输出电压可以微调。，输出电压可以微调。假如信号输出幅值是假如信号输出幅值是5V5V，则波形，则波形DACDAC的基准电的基准电压就是压就是5V5V，利用软件调整基准电压来实现，利用软件调整基准电压来实现输出波形的幅值限制。输出波形的幅值限制。接受双接受双DACDAC结构能够保证结构能够保证DACDAC的的1616位辨别率，位辨别率，提高仪器的精度。提高仪器的精度。4 4、模拟滤波器组电路设计、模拟滤波器组电路设计接受接受3 3个滤波器组成的滤波器组完成个滤波器组成的滤波器组完成输出频率范围内周期性信号的滤波。输出频率范围内周期性信号的滤波。输出频率小于输出频率小于1kHz1kHz的周期信号
30、由滤的周期信号由滤波器波器1 1滤波，滤波，1kHz1kHz到到10kHz10kHz频率范围频率范围的周期信号由滤波器的周期信号由滤波器2 2滤波，滤波，10kHz10kHz到到50kHz50kHz频率范围的周期信号由滤频率范围的周期信号由滤波器波器3 3滤波，其它信号干脆输出。滤波，其它信号干脆输出。接受的是四阶低通滤波器，由两个接受的是四阶低通滤波器，由两个二阶无限增益多路反馈低通滤波器二阶无限增益多路反馈低通滤波器串联起来构成。串联起来构成。四阶低通滤波器的放大倍数是四阶低通滤波器的放大倍数是1 1倍。倍。当用户设定了输出波形的频率后，当用户设定了输出波形的频率后，计算机限制开关自动选择
31、一组滤波计算机限制开关自动选择一组滤波器滤波。器滤波。OPA2132OPA2132是供电范围是是供电范围是-15V-15V+15V+15V的双运放的双运放5 5、电源管理电路、电源管理电路+15V7815+15V7815；-15V7915-15V7915；+5V7805+5V7805，LP2985LP2985七、软件设计七、软件设计开发环境：开发环境：以以Visual Basic6.0作为软件开发平台。作为软件开发平台。Visual Basic引用了引用了Windows 的三大核心技术的三大核心技术,即即可视化技术、面对对象的方法和事务驱动程序设计。可视化技术、面对对象的方法和事务驱动程序设计。它具有可视性、便利性及较强的交互实力，是一种它具有可视性、便利性及较强的交互实力，是一种完全面对对象、功能强大的开发工具，它还是一个完全面对对象、功能强大的开发工具，它还是一个功能强大的集成开发环境，应用程序的设计、调试、功能强大的集成开发环境，应用程序的设计、调试、编译以及帮助的获得都可以在编译以及帮助的获得都可以在Visual Basic环境中环境中完成。完成。软面板设计软面板设计感谢！