《集成电路原理第五章.ppt》由会员分享，可在线阅读，更多相关《集成电路原理第五章.ppt（67页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章第五章MOS集成电路的版图设计集成电路的版图设计根据用途要求确定系统总体方案根据用途要求确定系统总体方案根据用途要求确定系统总体方案根据用途要求确定系统总体方案工艺设计工艺设计根根根根据据据据电电电电路路路路特特特特点点点点选选选选择择择择适适适适当当当当的的的的工工工工艺艺艺艺，再再再再按按按按电电电电路路路路中中中中各各各各器器器器件件件件的的的的参参参参数数数数要要要要求求求求，确确确确定定定定满满满满足足足足这这这这些些些些参参参参数的工艺参数、工艺流程和工艺条件。数的工艺参数、工艺流程和工艺条件。数的工艺参数、工艺流程和工艺条件。数的工艺参数、工艺流程和工艺条件。电路设计电路设
2、计根根根根据据据据电电电电路路路路的的的的指指指指标标标标和和和和工工工工作作作作条条条条件件件件，确确确确定定定定电电电电路路路路结结结结构构构构与与与与类类类类型型型型，依依依依据据据据给给给给定定定定的的的的工工工工艺艺艺艺模模模模型型型型，进进进进行行行行计算与模拟仿真，决定电路中各器件的参数（包括电参数、几何参数等）计算与模拟仿真，决定电路中各器件的参数（包括电参数、几何参数等）计算与模拟仿真，决定电路中各器件的参数（包括电参数、几何参数等）计算与模拟仿真，决定电路中各器件的参数（包括电参数、几何参数等）版图设计版图设计按按按按电电电电路路路路设设设设计计计计和和和和确确确确定定定定
3、的的的的工工工工艺艺艺艺流流流流程程程程，把把把把电电电电路路路路中中中中有有有有源源源源器器器器件件件件、阻阻阻阻容容容容元元元元件件件件及及及及互互互互连连连连以以以以一一一一定定定定的的的的规规规规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。将将将将GDSIIGDSII或或或或CIFCIF数数数数据据据据包包包包发发发发给给给给FoundryFoundry，生生生生成成成成PGP
4、G带带带带，制作掩模版制作掩模版制作掩模版制作掩模版工艺流片工艺流片工艺流片工艺流片中测，划片封装，终测中测，划片封装，终测中测，划片封装，终测中测，划片封装，终测5.1MOS集成电路的寄生效应集成电路的寄生效应5.1.1寄生电阻寄生电阻MOSIC尤尤其其是是Si栅栅MOS电电路路中中，常常用用的的布布线线一一般般有有金金属属、重重掺掺杂杂多多晶晶硅硅（PolySi）、扩扩散散层层和和难难熔熔金金属属（W、Ti等等）硅硅化化物物几几种种。由由于于其其特特性性、电电导导率率的的差差异异，用用途途也也有有所所不不同同。随随着着器器件件电电路路尺尺寸寸按按比比例例不不断断缩缩小小，由由互互连连系系统
5、统产产生生的的延延迟迟已已不不容忽略，并成为制约容忽略，并成为制约IC速度提高的主要因素之一。速度提高的主要因素之一。1、互连延迟、互连延迟长互连情况下，寄生分布阻容网络可等效如图长互连情况下，寄生分布阻容网络可等效如图51所示。所示。其中：其中：r，c单位长度的电阻、电容（单位长度的电阻、电容（/m、F/m）L连线总长度连线总长度图图图图5151寄生分布阻容网络等效电路寄生分布阻容网络等效电路寄生分布阻容网络等效电路寄生分布阻容网络等效电路 若令：若令：d连线厚度；连线厚度；W连线宽度；连线宽度；电阻率电阻率tox连线间介质厚度；连线间介质厚度；扩散层扩散层=1/(N q)则：则：（5-1）
6、节点节点i的电位的电位Vi响应与时间响应与时间t的关系：的关系：（5-2）当当 L0，有：有：（5-3）近似处理，求解得：近似处理，求解得：（5-4）若，则有：（5-5）注意：注意：此时，若按集总模型处理：即将整个长连线等效为一总的此时，若按集总模型处理：即将整个长连线等效为一总的R总总、C总总，则；，则；图图52集总模型等效电路集总模型等效电路（5-6）可见，与分布网络分析情况差可见，与分布网络分析情况差1/2的关系，而与实际测试相的关系，而与实际测试相比，分布模型更为接近。因此，比，分布模型更为接近。因此，在分析长互连延迟时应采用分在分析长互连延迟时应采用分布布RCRC模型。模型。例例51
7、：已知：采用已知：采用1 m工艺，工艺，n+重掺杂多晶硅互连方块电阻重掺杂多晶硅互连方块电阻R=15/，多晶硅与衬底间介质（多晶硅与衬底间介质（SiO2）的厚度的厚度tox=6000。求：求：互连长度为互连长度为1mm时所产生的延迟。时所产生的延迟。解：解：采用分布采用分布RC模型，得：模型，得：补充材料：补充材料：图图图图5353由边际电场效应产生的寄生电容由边际电场效应产生的寄生电容由边际电场效应产生的寄生电容由边际电场效应产生的寄生电容 Cff（Fringing Field）对于对于1 mCMOS工艺，单位长度工艺，单位长度Cff如下表所示。如下表所示。C Cffff(fF/(fF/m)
8、m)PolySiSubPolySiSub0.0430.043 0.0040.004Metal1SubMetal1Sub0.0440.044 0.0010.001Metal2SubMetal2Sub0.0350.035 0.0010.001Metal3SubMetal3Sub0.0330.033 0.0010.001表表51不同连线层与衬底间的不同连线层与衬底间的Cff由此，可见上例中单位面积的由此，可见上例中单位面积的边际电场效应电容为：边际电场效应电容为：Cffm2而单位面积的平板电容：而单位面积的平板电容：C平板平板=ox/tox=0.058fF/m2Cff与与C平板平板已在同一量级，不已
9、在同一量级，不能忽略，需重新计算：能忽略，需重新计算：2 2、导电层的选择、导电层的选择、导电层的选择、导电层的选择（1）VDD、VSS尽尽可可能能选选用用金金属属导导电电层层，并并适适当当增增加加连连线线宽宽度，只有在连线交叉度，只有在连线交叉“过桥过桥”时，才考虑其他导电层。时，才考虑其他导电层。（2）多多晶晶硅硅不不宜宜用用作作长长连连线线，一一般般也也不不用用于于VDD、VSS电电源源布线。布线。（3）通常应使晶体管等效电阻远大于连线电阻，以避免出）通常应使晶体管等效电阻远大于连线电阻，以避免出现电压的现电压的“分压分压”现象，影响电路正常工作。现象，影响电路正常工作。（4）在信号高速
10、传送和信号需在高阻连线上通过时，尤其要注）在信号高速传送和信号需在高阻连线上通过时，尤其要注意寄生电容的影响：扩散层与衬底间电容较大，很难驱动，在某意寄生电容的影响：扩散层与衬底间电容较大，很难驱动，在某些线路结构中还易引起电荷分享问题，因此，应使扩散连线尽可些线路结构中还易引起电荷分享问题，因此，应使扩散连线尽可能短。能短。5.1.2寄生电容寄生电容CMOSCMCMNCpnCGS,CGDCMOS单位面积栅电容单位面积栅电容=COX，是节点电容的主要组成部分是节点电容的主要组成部分CM Al场氧场氧衬底间的电容（衬底间的电容（CMOS/10）CMN Al场氧场氧n+区之间的电容（区之间的电容（
11、2 3CM）Cpn D、S与衬底之间的与衬底之间的pn结电容（结电容（Nsub，Cpn）CGD对器件工作速度影响较大，可等效为输入端的一个密勒电容：对器件工作速度影响较大，可等效为输入端的一个密勒电容：Cm=(1+KV)CGD，KV为电压放大系数。为电压放大系数。5.1.35.1.3寄生沟道寄生沟道寄生沟道寄生沟道 图图54寄生沟道形成示意图寄生沟道形成示意图场开启场开启当互连跨过场氧区时，如果互连电位足够高，可能使场区当互连跨过场氧区时，如果互连电位足够高，可能使场区表面反型，形成寄生沟道，使本不应连通的有源区导通，造成表面反型，形成寄生沟道，使本不应连通的有源区导通，造成工作电流泄漏，使器
12、件电路性能变差，乃至失效。工作电流泄漏，使器件电路性能变差，乃至失效。预防措施：预防措施：（1）增增厚厚场场氧氧厚厚度度tOX，使使VTF，但但需需要要增增长长场场氧氧时时间间，对对前前部工序有影响，并将造成台阶陡峭，不利于布线。部工序有影响，并将造成台阶陡峭，不利于布线。（2）对对场场区区进进行行同同型型注注入入，提提高高衬衬底底浓浓度度，使使VTF。但但注注意意注注入入剂剂量量不不宜宜过过高高，以以防防止止某某些些寄寄生生电电容容增增大大，和和击击穿穿电电压压的的下降。下降。（3）版图设计时，尽量把可能产生寄生）版图设计时，尽量把可能产生寄生MOS管的扩散区间距拉管的扩散区间距拉大，以使大
13、，以使W/L，ron，但这样将使芯片面积但这样将使芯片面积，集成度，集成度。5.1.4CMOS电路中的闩锁（电路中的闩锁（Latchup）效应效应闩锁效应为闩锁效应为CMOS电路所独有，是由于电路所独有，是由于CMOS结构中存在结构中存在pnpn四层结构所形成的寄生可控硅造成的。所以四层结构所形成的寄生可控硅造成的。所以nmos或或pmos电电路中不会出现。路中不会出现。1、CMOS电路中寄生可控硅结构的形成电路中寄生可控硅结构的形成图图55CMOS反相器剖面图和寄生可控硅等效电路反相器剖面图和寄生可控硅等效电路由图由图55可见，由可见，由CMOS四层四层pnpn结构形成寄生可控硅结构。结构形
14、成寄生可控硅结构。（1）正正常常情情况况下下，n衬衬底底与与p阱阱之之间间的的pn结结反反偏偏，仅仅有有极极小小的的反向漏电流，反向漏电流，T1、T2截止。截止。（2）当工作条件发生异常，）当工作条件发生异常，VDD、VSS之间感生较大的衬底电之间感生较大的衬底电流，在流，在RS上产生较大压降。当上产生较大压降。当T1管管EB结两端压降达到结两端压降达到EB结阈结阈值电压，值电压，T1导通，通过导通，通过RW吸收电流。当吸收电流。当RW上压降足够大，上压降足够大，T2导通，从而使导通，从而使VDD、VSS之间形成通路，并保持低阻。当之间形成通路，并保持低阻。当 npnpnp1，则发生电流放大，
15、则发生电流放大，T1、T2构成正反馈，形成闩锁，构成正反馈，形成闩锁，此时，即使外加电压撤除仍将继续保持，此时，即使外加电压撤除仍将继续保持，VDD、VSS间电流不断间电流不断增加，最终导致增加，最终导致IC烧毁。烧毁。（3）诱发寄生可控硅触发的三个因素：）诱发寄生可控硅触发的三个因素：T1、T2管的管的 值乘积大于值乘积大于1，即，即 npnpnp1。T1、T2管管EB结均为正向偏置。结均为正向偏置。电源提供的电流电源提供的电流 维持电流维持电流IH。（4）诱发闩诱发闩锁锁的外界条件：的外界条件：射线瞬间照射，强电场感应，电源电压过冲，跳变电压，射线瞬间照射，强电场感应，电源电压过冲，跳变电
16、压，环境温度剧变，电源电压突然增大等。环境温度剧变，电源电压突然增大等。2、防止闩、防止闩锁锁的措施的措施A.版图设计和工艺上的防闩锁措施版图设计和工艺上的防闩锁措施B.使使T1、T2的的，npnpnp 1。工艺上采取背面掺金，中。工艺上采取背面掺金，中C.子辐射电子辐照等降低少子寿命。子辐射电子辐照等降低少子寿命。D.减少减少RS、RW使其远小于使其远小于Ren、Rep。E.版版图图中中加加保保护护环环，伪伪集集电电极极保保护护结结构构，内内部部区区域域与与外外围围分分割割 增增多多电电源源、地地接接触触孔孔的的数数目目，加加粗粗电电源源线线、地地线线对对电电源源、地地F.接触孔进行合理布局
17、，减小有害的电位梯度。接触孔进行合理布局，减小有害的电位梯度。G.输入输出保护。输入输出保护。H.采用重掺杂衬底上的外延层，阱下加采用重掺杂衬底上的外延层，阱下加p+埋层。埋层。I.制备制备“逆向阱逆向阱”结构。结构。J.采用深槽隔离技术。采用深槽隔离技术。B.器件外部的保护措施器件外部的保护措施 电源并接稳压管。电源并接稳压管。低频时加限流电阻（使电源电流低频时加限流电阻（使电源电流30mA）尽量减小电路中的电容值。（一般尽量减小电路中的电容值。（一般C0.01 F）3、注意事项：、注意事项：输入电压不可超过输入电压不可超过VDD VSS范围。范围。输入信号一定要等输入信号一定要等VDD V
18、SS电压稳定后才能加入；关机应先电压稳定后才能加入；关机应先关信号源，再关电源。关信号源，再关电源。不用的输入端不能悬浮，应按逻辑关系的需要接不用的输入端不能悬浮，应按逻辑关系的需要接VDD或或VSS5.2MOS集成电路的工艺设计集成电路的工艺设计5.2.1CMOSIC的主要工艺流程的主要工艺流程1、Al栅CMOS工艺流程衬衬衬衬 底底底底 制制制制 备备备备（nSinSi，晶晶晶晶 向向向向，NaNa+=10=101010cmcm22，=3=3 6 6cmcm）一一一一次次次次氧氧氧氧化化化化p p 阱阱阱阱光光光光刻刻刻刻MKMK1 1注注注注入入入入氧氧氧氧化化化化p p 阱阱阱阱B B
19、离离离离子子子子注注注注入入入入p p 阱阱阱阱B B再再再再分分分分布布布布p p+区区区区光光光光刻刻刻刻MKMK2 2B B淀淀淀淀积积积积p p+硼硼硼硼再再再再分分分分布布布布 n n+区区区区 光光光光 刻刻刻刻 MKMK3 3磷磷磷磷 淀淀淀淀 积积积积 磷磷磷磷 再再再再 分分分分 布布布布 PSGPSG淀淀淀淀 积积积积 增增增增 密密密密（800800 100100nmnm厚厚厚厚的的的的SiOSiO2 2，2.5%2.5%的的的的P P2 2OO5 5）栅栅栅栅光光光光刻刻刻刻MKMK4 4栅栅栅栅氧氧氧氧化化化化P P管管管管调调调调沟沟沟沟注注注注入入入入光光光光刻刻
20、刻刻MKMK5 5P P管管管管调调调调沟沟沟沟硼硼硼硼注注注注入入入入N N管管管管调调调调沟沟沟沟注注注注入入入入光光光光刻刻刻刻MKMK6 6N N管管管管调调调调沟沟沟沟磷磷磷磷注注注注入入入入注注注注入入入入退退退退火火火火引引引引线线线线孔孔孔孔光光光光刻刻刻刻MKMK7 7蒸蒸蒸蒸发发发发 mm）反反反反 刻刻刻刻 AlAl MKMK8 8AlSiAlSi合合合合 金金金金 化化化化 长长长长 钝钝钝钝 化化化化 层层层层（含含含含2 2 3%3%P P2 2OO5 5的的的的PSGPSG，800800 100nm100nm）钝钝钝钝化化化化孔孔孔孔光光光光刻刻刻刻MKMK9 9
21、前前前前工工工工序序序序结束结束结束结束2、多晶硅栅、多晶硅栅NMOS工艺流程工艺流程（1）衬底制备）衬底制备 mm，=75 125mm(3”5”)NA=1015 1016cm3=25 2cm（2）预氧）预氧在硅片表面生长一层厚在硅片表面生长一层厚SiO2，以以保护表面，阻挡掺杂物进入衬底。保护表面，阻挡掺杂物进入衬底。（3）涂光刻胶）涂光刻胶涂胶，甩胶，（几千转涂胶，甩胶，（几千转/分钟），分钟），烘干（烘干（100）固胶。固胶。（4）通过掩模版）通过掩模版MASK对光刻胶曝光对光刻胶曝光（5）刻有源区。）刻有源区。掩掩模模版版掩掩蔽蔽区区域域下下未未被被曝曝光光的的光光刻刻胶胶被被显显影影
22、液液洗洗掉掉；再再将将下下面面的的SiO2用用HF刻蚀掉，露出硅片表面。刻蚀掉，露出硅片表面。（6）淀积多晶硅）淀积多晶硅除除净净曝曝光光区区残残留留的的光光刻刻胶胶（丙丙酮酮），在在整整个个硅硅片片上上生生长长一一层层高高质质量量的的SiO2（约约1000），即即栅栅氧氧，然然后后再再淀淀积积多晶硅（多晶硅（1 2 m）。）。（7）刻多晶硅，自对准扩散）刻多晶硅，自对准扩散用用多多晶晶硅硅版版刻刻出出多多晶晶硅硅图图形形，再再用用有有源源区区版版刻刻掉掉有有源源区区上上的的氧氧化化层层，高高温温下下以以n型型杂杂质质对对有有源源区区进进行行扩扩散散（1000左左右右）。此此时时耐耐高高温温的
23、的多多晶晶硅和下面的氧化层起掩蔽作用硅和下面的氧化层起掩蔽作用自对准工艺自对准工艺（8）刻接触孔）刻接触孔在在硅硅片片上上再再生生长长一一层层SiO2，用用接接触触孔版刻出接触孔。孔版刻出接触孔。（9）反刻）反刻Al除除去去其其余余的的光光刻刻胶胶，在在整整个个硅硅片片上上蒸蒸发发或或淀淀积积一一层层Al（约约1 m厚厚），用用反反刻刻Al的的掩掩模模版版反反刻刻、腐腐蚀蚀出出需需要的要的Al连接图形。连接图形。（10）刻钝化孔）刻钝化孔生生长长一一层层钝钝化化层层（如如PSG），对对器器件件/电电路路进进行行平平坦坦化化和和保保护护。通通过过钝钝化版刻出钝化孔（压焊孔）化版刻出钝化孔（压焊孔
24、）。图图56硅栅硅栅NMOS工艺流程示意图工艺流程示意图若要形成耗尽型若要形成耗尽型NMOS器件，只需在第（器件，只需在第（5）、（）、（6）步之间加）步之间加一道掩模版，进行沟道区离子注入。一道掩模版，进行沟道区离子注入。NMOS工艺流程的实质性概括：工艺流程的实质性概括：P型掺杂的单晶硅片上生长一层厚型掺杂的单晶硅片上生长一层厚SiO2。MK1刻出有源区或其他扩散区（薄氧化版刻出有源区或其他扩散区（薄氧化版/扩散版）。扩散版）。MK2形成耗尽型器件时，刻出离子注入区。形成耗尽型器件时，刻出离子注入区。MK3刻多晶硅图形（栅、多晶硅连线）。刻多晶硅图形（栅、多晶硅连线）。以多晶硅栅为掩模，进
25、行以多晶硅栅为掩模，进行D、S的自对准扩散。的自对准扩散。MK4刻接触孔。刻接触孔。MK5反刻反刻Al。MK6刻钝化孔（压焊点窗口）刻钝化孔（压焊点窗口）共用到共用到共用到共用到6 6道掩模版道掩模版道掩模版道掩模版3、硅栅、硅栅CMOS工艺工艺（1）P阱CMOS工艺流程MK1P阱版，确定阱版，确定P阱深扩散区域（阱注入剂量阱深扩散区域（阱注入剂量1 1013cm2，能量能量60KeV）MK2确定薄氧化区，即有源区。确定薄氧化区，即有源区。MK3多晶硅版。多晶硅版。MK4P+版，和版，和MK2一起确定所有的一起确定所有的P+扩散区域扩散区域（一般为（一般为B注入，注入，4 1014cm2 2
26、1015cm2，60 80KeV）。）。MK5N+版，确定所有的版，确定所有的N+区域区域（磷注入：（磷注入：8 1014 4 1015cm2，60 80KeV）MK6确确定定接接触触孔孔。实实际际上上在在此此之之前前，一一般般先先作作PSG磷磷硅硅玻玻璃璃回回流流平平坦坦化化（4000 8000）。刻刻出出接接触触孔孔后后，下下一一步步蒸蒸Al前前，要要用用H2SO4+H2O2液液加加5%HF氢氢氟氟酸酸清清洗洗，确确保保Al与与Si的的良良好接触和与好接触和与SiO2的良好附着。的良好附着。MK7反刻反刻Al，确定金属层的连接图形。确定金属层的连接图形。MK8刻刻钝钝化化孔孔，露露出出向向
27、外外引引线线的的压压焊焊点点。钝钝化化层层通通常常用用PECVD实现：实现：1000SiO2+4000PSG+1000SiO2或或5000 7000Si3N4共用到共用到共用到共用到8 8道掩模版道掩模版道掩模版道掩模版（2 2）N N阱阱阱阱CMOSCMOS工艺工艺工艺工艺以以Berkeley大学大学N阱阱CMOS工艺为例，介绍工艺为例，介绍N阱阱CMOS工艺流程。工艺流程。确定磷注入的确定磷注入的确定磷注入的确定磷注入的N N阱区域阱区域阱区域阱区域生长栅氧，淀积生长栅氧，淀积生长栅氧，淀积生长栅氧，淀积SiSi3 3N N4 4刻刻刻刻出出出出P P型型型型衬衬衬衬底底底底上上上上面面面
28、面的的的的薄薄薄薄氧氧氧氧层层层层，露露露露出出出出NMOSNMOS有源区窗口有源区窗口有源区窗口有源区窗口在在在在需需需需要要要要厚厚厚厚氧氧氧氧的的的的区区区区域域域域，SiSi3 3N N4 4被被被被有有有有选选选选择择择择性地刻蚀掉（等离子刻蚀或性地刻蚀掉（等离子刻蚀或性地刻蚀掉（等离子刻蚀或性地刻蚀掉（等离子刻蚀或RIERIE）Mask1NMask1N阱区阱区阱区阱区Mask2NMOSMask2NMOS有源区有源区有源区有源区用硼（用硼（用硼（用硼（B B）作作作作P P型场注入型场注入型场注入型场注入N N阱阱阱阱上上上上的的的的SiSi3 3N N4 4被被被被选选选选择择择择
29、性性性性地地地地刻刻刻刻蚀蚀蚀蚀掉掉掉掉，露出场区露出场区露出场区露出场区用磷作用磷作用磷作用磷作N N型场注入型场注入型场注入型场注入刻蚀掉剩余的刻蚀掉剩余的刻蚀掉剩余的刻蚀掉剩余的SiSi3 3N N4 4层层层层Mask3PMOSMask3PMOS有源区有源区有源区有源区刻刻刻刻 出出出出 N N阱阱阱阱 上上上上 面面面面 的的的的 薄薄薄薄 氧氧氧氧 层层层层，露露露露 出出出出PMOSPMOS有源区窗口有源区窗口有源区窗口有源区窗口调沟注入调沟注入调沟注入调沟注入在整个硅片上淀积重掺杂的在整个硅片上淀积重掺杂的在整个硅片上淀积重掺杂的在整个硅片上淀积重掺杂的N N型多晶硅型多晶硅型
30、多晶硅型多晶硅刻刻刻刻N N沟沟沟沟MOSMOS多晶硅栅多晶硅栅多晶硅栅多晶硅栅砷砷砷砷（AsAs）注注注注入入入入，在在在在未未未未被被被被多多多多晶晶晶晶硅硅硅硅覆覆覆覆盖盖盖盖的的的的衬底区域形成衬底区域形成衬底区域形成衬底区域形成n n+区区区区Mask4NMOSMask4NMOS栅栅栅栅刻刻刻刻P P沟沟沟沟MOSMOS多多多多晶晶晶晶硅硅硅硅栅栅栅栅，引引引引入入入入硼硼硼硼注注注注入入入入，形形形形成成成成p p+区区区区整个硅片上淀积厚氧化层整个硅片上淀积厚氧化层整个硅片上淀积厚氧化层整个硅片上淀积厚氧化层确定接触孔确定接触孔确定接触孔确定接触孔淀积淀积淀积淀积AlAl，形成互
31、连图形形成互连图形形成互连图形形成互连图形长钝化层，并刻出钝化孔，露出压焊点长钝化层，并刻出钝化孔，露出压焊点长钝化层，并刻出钝化孔，露出压焊点长钝化层，并刻出钝化孔，露出压焊点Mask5PMOSMask5PMOS栅栅栅栅Mask6Mask6接触孔接触孔接触孔接触孔Mask7Mask7刻金属刻金属刻金属刻金属Mask8Mask8钝化钝化钝化钝化4、硅的局部氧化工艺、硅的局部氧化工艺SiSi3 3N N4 4（氨气氛中硅烷氨气氛中硅烷氨气氛中硅烷氨气氛中硅烷SiHSiH4 4还原法生长）只能被缓慢氧化，还原法生长）只能被缓慢氧化，还原法生长）只能被缓慢氧化，还原法生长）只能被缓慢氧化，因此可用来
32、保护下面的硅不被氧化。选择性腐蚀氮化硅因此可用来保护下面的硅不被氧化。选择性腐蚀氮化硅因此可用来保护下面的硅不被氧化。选择性腐蚀氮化硅因此可用来保护下面的硅不被氧化。选择性腐蚀氮化硅（180180左右的磷酸）后，留下氧化物图形（见图左右的磷酸）后，留下氧化物图形（见图左右的磷酸）后，留下氧化物图形（见图左右的磷酸）后，留下氧化物图形（见图5757）。）。）。）。图图图图5757局部氧化示意图局部氧化示意图局部氧化示意图局部氧化示意图由由由由SiSiSiOSiO2 2时，时，时，时，SiOSiO2 2的体的体的体的体积约增大为积约增大为积约增大为积约增大为SiSi体积的体积的体积的体积的2.22
33、.2倍。因倍。因倍。因倍。因此，氧化物边缘台阶只有常规此，氧化物边缘台阶只有常规此，氧化物边缘台阶只有常规此，氧化物边缘台阶只有常规平面工艺的一半，有助于金属平面工艺的一半，有助于金属平面工艺的一半，有助于金属平面工艺的一半，有助于金属布线的连续性。布线的连续性。布线的连续性。布线的连续性。图图图图5858等平面工艺的实现等平面工艺的实现等平面工艺的实现等平面工艺的实现 如采用预腐蚀（腐蚀液：如采用预腐蚀（腐蚀液：如采用预腐蚀（腐蚀液：如采用预腐蚀（腐蚀液：HF+HNOHF+HNO3 3+H+H2 2OO或醋酸稀释）局部或醋酸稀释）局部或醋酸稀释）局部或醋酸稀释）局部氧化，则：以氧化，则：以氧
34、化，则：以氧化，则：以SiSi3 3N N4 4为掩模，在下为掩模，在下为掩模，在下为掩模，在下一步进行氧化前将露出的一步进行氧化前将露出的一步进行氧化前将露出的一步进行氧化前将露出的SiSi有选择有选择有选择有选择地腐蚀掉一部分，减少地腐蚀掉一部分，减少地腐蚀掉一部分，减少地腐蚀掉一部分，减少SiSi的量，可的量，可的量，可的量，可使氧化后的表面与未氧化的使氧化后的表面与未氧化的使氧化后的表面与未氧化的使氧化后的表面与未氧化的SiSi表面表面表面表面基本保持在同一平面（除在窗口附基本保持在同一平面（除在窗口附基本保持在同一平面（除在窗口附基本保持在同一平面（除在窗口附近稍有起伏）近稍有起伏）
35、近稍有起伏）近稍有起伏）等平面工艺等平面工艺等平面工艺等平面工艺。采用采用采用采用LOCOSLOCOS工艺，与工艺，与工艺，与工艺，与浅结工艺浅结工艺浅结工艺浅结工艺结合，可起到较好的隔离表结合，可起到较好的隔离表结合，可起到较好的隔离表结合，可起到较好的隔离表面漏电流的作用，并能较好地实现硅片表面平坦化，有利于金面漏电流的作用，并能较好地实现硅片表面平坦化，有利于金面漏电流的作用，并能较好地实现硅片表面平坦化，有利于金面漏电流的作用，并能较好地实现硅片表面平坦化，有利于金属布线。属布线。属布线。属布线。LOCOS工艺的缺点：工艺的缺点：氮化物直接长在硅表面，将在窗孔中引起较高的位错密度，氮化
36、物直接长在硅表面，将在窗孔中引起较高的位错密度，氮化物直接长在硅表面，将在窗孔中引起较高的位错密度，氮化物直接长在硅表面，将在窗孔中引起较高的位错密度，因此通常在生长氮化物之前先长一层薄的氧化物（几十因此通常在生长氮化物之前先长一层薄的氧化物（几十因此通常在生长氮化物之前先长一层薄的氧化物（几十因此通常在生长氮化物之前先长一层薄的氧化物（几十），），），），降低因晶格失配导致的高位错密度。但这层薄氧化物的存在，降低因晶格失配导致的高位错密度。但这层薄氧化物的存在，降低因晶格失配导致的高位错密度。但这层薄氧化物的存在，降低因晶格失配导致的高位错密度。但这层薄氧化物的存在，使氮化物边缘下面产生一些
37、氧化，形成一锥形的氧化物穿进将使氮化物边缘下面产生一些氧化，形成一锥形的氧化物穿进将使氮化物边缘下面产生一些氧化，形成一锥形的氧化物穿进将使氮化物边缘下面产生一些氧化，形成一锥形的氧化物穿进将成为窗孔的区域，形似成为窗孔的区域，形似成为窗孔的区域，形似成为窗孔的区域，形似鸟嘴鸟嘴鸟嘴鸟嘴“Bird beak”Bird beak”。当氮化层被腐蚀掉当氮化层被腐蚀掉当氮化层被腐蚀掉当氮化层被腐蚀掉后，此后，此后，此后，此“鸟嘴鸟嘴鸟嘴鸟嘴”仍可能保留，在浅扩散时，将阻挡杂质进入仍可能保留，在浅扩散时，将阻挡杂质进入仍可能保留，在浅扩散时，将阻挡杂质进入仍可能保留，在浅扩散时，将阻挡杂质进入SiSi
38、衬底内，使硅的有效使用面积降低。衬底内，使硅的有效使用面积降低。衬底内，使硅的有效使用面积降低。衬底内，使硅的有效使用面积降低。“鸟嘴鸟嘴鸟嘴鸟嘴”将使将使将使将使MOSMOS管实际管实际管实际管实际的沟道宽度的沟道宽度的沟道宽度的沟道宽度WW减小，导致减小，导致减小，导致减小，导致I IDSDS比设计值偏低，并产生阈值比设计值偏低，并产生阈值比设计值偏低，并产生阈值比设计值偏低，并产生阈值电压电压电压电压V VT T随随随随WW减小迅速升高减小迅速升高减小迅速升高减小迅速升高形成所谓形成所谓形成所谓形成所谓“窄沟效应窄沟效应窄沟效应窄沟效应”。图图59“鸟嘴鸟嘴”的形成的形成5.2.2体硅体
39、硅CMOS工艺设计中阱工艺的选择工艺设计中阱工艺的选择1、P阱工艺阱工艺 发展较早，技术较成熟。发展较早，技术较成熟。发展较早，技术较成熟。发展较早，技术较成熟。轻掺杂的轻掺杂的轻掺杂的轻掺杂的N N型衬底上作型衬底上作型衬底上作型衬底上作PMOSPMOS，P P阱内作阱内作阱内作阱内作NMOSNMOS，使使使使V VTPTP、V VTNTN的的的的 匹配较易调整。匹配较易调整。匹配较易调整。匹配较易调整。P P阱衬底浓度（阱衬底浓度（阱衬底浓度（阱衬底浓度（N ND D）较高，使较高，使较高，使较高，使 n n降低，降低，降低，降低，PMOSPMOS衬衬衬衬 底浓度底浓度底浓度底浓度N NA
40、 A较低，较低，较低，较低，p p有所提高，有利于有所提高，有利于有所提高，有利于有所提高，有利于P P管、管、管、管、N N管性能匹配。管性能匹配。管性能匹配。管性能匹配。2 2、N N阱工艺阱工艺阱工艺阱工艺 P P型衬底作型衬底作型衬底作型衬底作n n 阱，与阱，与阱，与阱，与E/DNMOSE/DNMOS工艺兼容。工艺兼容。工艺兼容。工艺兼容。轻掺杂轻掺杂轻掺杂轻掺杂P P型衬底上的型衬底上的型衬底上的型衬底上的NMOSNMOS载流子迁移率载流子迁移率载流子迁移率载流子迁移率 n n提高，尤其适合用在提高，尤其适合用在提高，尤其适合用在提高，尤其适合用在 动态动态动态动态CMOSCMOS
41、、PEPE逻辑、多米诺逻辑中。逻辑、多米诺逻辑中。逻辑、多米诺逻辑中。逻辑、多米诺逻辑中。3、双阱工艺、双阱工艺在高浓度在高浓度n+衬底上生长高阻外延层（接近半绝缘状态），衬底上生长高阻外延层（接近半绝缘状态），可分别作可分别作N阱、阱、P阱，闩锁效应得到抑制。阱，闩锁效应得到抑制。由双阱工艺思想发展到绝缘衬底上的由双阱工艺思想发展到绝缘衬底上的CMOS技术技术SOI（SiliconOnInsulator）。*圆片（圆片（圆片（圆片（WaferWafer）尺寸与衬底厚度：尺寸与衬底厚度：尺寸与衬底厚度：尺寸与衬底厚度：33 mm5mm5 44 0.525mm60.525mm6 硅片的大部分用于
42、机械支撑。硅片的大部分用于机械支撑。硅片的大部分用于机械支撑。硅片的大部分用于机械支撑。阱的深度阱的深度阱的深度阱的深度 D D、S S的结深的结深的结深的结深XjXj+D+D、S S耗尽扩散耗尽扩散耗尽扩散耗尽扩散+阱与衬底间阱与衬底间阱与衬底间阱与衬底间PNPN结之间的耗尽扩散结之间的耗尽扩散结之间的耗尽扩散结之间的耗尽扩散+光刻、套刻间距光刻、套刻间距光刻、套刻间距光刻、套刻间距*阱深还与电源电压有关阱深还与电源电压有关阱深还与电源电压有关阱深还与电源电压有关VDD=5VVDD=5V，阱深阱深阱深阱深5 5 6 6 mm；VDDVDD=10V=10V，阱深阱深阱深阱深8 8 9 9 mm
43、。5.35.3MOSMOS集成电路的版图设计规则集成电路的版图设计规则集成电路的版图设计规则集成电路的版图设计规则图图图图510510基本的基本的基本的基本的 设计规则图解设计规则图解设计规则图解设计规则图解 5.3.1 设计规则设计规则70年年代代末末，Meed和和Conway倡倡导导以以无无量量纲纲的的“”为为单单位位表表示示所所有有的的几几何何尺尺寸寸限限制制，版版图图上上所所有有图图形形和和间间距距尺尺寸寸均均为为 的的整整数数倍倍。通通常常 取取栅栅长长L的的一一半半，又又称称等等等等比比比比例例例例设设设设计计计计规规规规则则则则。由由于于其其规规则则简简单单，主主要要适适合合于于
44、芯芯片片设设计计新新手手使使用用，或或不不要要求求芯芯片片面面积最小，电路特性最佳的应用场合。积最小，电路特性最佳的应用场合。5.3.2微米设计规则微米设计规则80年代中期，为适应年代中期，为适应VLSIMOS电路制造工艺，发展了电路制造工艺，发展了以以以以微米为单位微米为单位微米为单位微米为单位的绝对值表示的版图规则。可针对一些细节进行具的绝对值表示的版图规则。可针对一些细节进行具体设计，灵活性大，对电路性能的提高带来很大方便。适用于体设计，灵活性大，对电路性能的提高带来很大方便。适用于有经验的设计师以及力求挖掘工艺潜能的场合。有经验的设计师以及力求挖掘工艺潜能的场合。5.4MOS集成电路版
45、图举例集成电路版图举例5.4.1硅栅硅栅CMOS反相器的输入保护电路反相器的输入保护电路图图图图511511硅栅硅栅硅栅硅栅CMOSCMOS反相器的输入保护电路反相器的输入保护电路反相器的输入保护电路反相器的输入保护电路 实际经验证明，为实现良好的限流作用，一般实际经验证明，为实现良好的限流作用，一般实际经验证明，为实现良好的限流作用，一般实际经验证明，为实现良好的限流作用，一般R R设计为设计为设计为设计为400400 800800 之间；为保证二极管有一定的瞬间大电流泄放能力，之间；为保证二极管有一定的瞬间大电流泄放能力，之间；为保证二极管有一定的瞬间大电流泄放能力，之间；为保证二极管有一
46、定的瞬间大电流泄放能力，其面积设计为其面积设计为其面积设计为其面积设计为500500 800800 mm2 2之间比较合适。此外，之间比较合适。此外，之间比较合适。此外，之间比较合适。此外，D D1 1、D D2 2分别分别分别分别加有隔离环，以抑制闩锁效应。加有隔离环，以抑制闩锁效应。加有隔离环，以抑制闩锁效应。加有隔离环，以抑制闩锁效应。5.4.2铝栅工艺铝栅工艺CMOS反相器版图举例反相器版图举例图图图图512512为铝栅为铝栅为铝栅为铝栅CMOSCMOS反相器版图示意图。为了防止寄生沟反相器版图示意图。为了防止寄生沟反相器版图示意图。为了防止寄生沟反相器版图示意图。为了防止寄生沟道以及
47、道以及道以及道以及p p管、管、管、管、n n管的相互影响，采用了保护环或隔离环：对管的相互影响，采用了保护环或隔离环：对管的相互影响，采用了保护环或隔离环：对管的相互影响，采用了保护环或隔离环：对n n沟沟沟沟器件用器件用器件用器件用p p+环包围起来，环包围起来，环包围起来，环包围起来，p p沟器件用沟器件用沟器件用沟器件用n n+环隔离开，环隔离开，环隔离开，环隔离开，p p+、n n+环都以环都以环都以环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。反偏形式接到地和电源上，消除两种沟道间漏电的可能。反偏形式接到地和电源上，消除两种沟道间漏电的可能。反偏形式接到地和电源上，消除两
48、种沟道间漏电的可能。版图分解：版图分解：版图分解：版图分解：刻刻刻刻P P阱阱阱阱 刻刻刻刻P P+区区区区/环环环环 刻刻刻刻n n+区区区区/环环环环 刻栅、预刻接触孔刻栅、预刻接触孔刻栅、预刻接触孔刻栅、预刻接触孔 刻刻刻刻AlAl图图图图512512铝栅铝栅铝栅铝栅CMOSCMOS反相器版图示意图反相器版图示意图反相器版图示意图反相器版图示意图 5.4.3硅栅硅栅NMOS反相器版图举例反相器版图举例1、E/ENMOS反相器反相器 刻有源区刻有源区刻有源区刻有源区 刻多晶硅刻多晶硅刻多晶硅刻多晶硅 刻接触孔刻接触孔刻接触孔刻接触孔 反刻反刻反刻反刻AlAl图图图图512512E/ENMO
49、SE/ENMOS反相器版图示意反相器版图示意反相器版图示意反相器版图示意 2 2、E/DNMOSE/DNMOS反相器反相器反相器反相器 刻有源区刻有源区刻有源区刻有源区 刻耗尽注入区刻耗尽注入区刻耗尽注入区刻耗尽注入区 刻多晶硅刻多晶硅刻多晶硅刻多晶硅 刻接触孔刻接触孔刻接触孔刻接触孔 反刻反刻反刻反刻AlAl图图图图513513E/DNMOSE/DNMOS反相器版图反相器版图反相器版图反相器版图 5.4.4硅栅硅栅CMOS与非门版图举例与非门版图举例 刻刻刻刻P P阱阱阱阱 刻刻刻刻p p+环环环环 刻刻刻刻n n+环环环环 刻有源区刻有源区刻有源区刻有源区 刻多晶硅刻多晶硅刻多晶硅刻多晶硅
50、 刻刻刻刻PSDPSD 刻刻刻刻NSDNSD 刻接触孔刻接触孔刻接触孔刻接触孔 反刻反刻反刻反刻AlAl 图图图图514514硅栅硅栅硅栅硅栅CMOSCMOS与非门版图与非门版图与非门版图与非门版图 5.5版图设计技巧版图设计技巧1 1、布局要合理、布局要合理、布局要合理、布局要合理（1 1）引出端分布是否便于使用或与其他相关电路兼容，是否）引出端分布是否便于使用或与其他相关电路兼容，是否）引出端分布是否便于使用或与其他相关电路兼容，是否）引出端分布是否便于使用或与其他相关电路兼容，是否符合管壳引出线排列要求。符合管壳引出线排列要求。符合管壳引出线排列要求。符合管壳引出线排列要求。（2 2）特