《《CB基础讲座》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《CB基础讲座》PPT课件.ppt（30页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、PCB 基础讲座1 一、PCB工艺二、PCB布局三、布线四、高速电路及电磁干扰五、避免传输线效应的方法2一、PCB工艺3nPCBPCB（Printed Circuit Board），中文名称为印制线路板，简称印制板PAD定位孔和过孔VIA标贴封装、直插封装、金手指和压接孔封装丝印、LOGO走线敷铜4nPCB工艺化金板全称化学镍金，又叫沉金板。易焊接，国内厂商大多使用此制程。2喷锡板因为费用低，焊锡性好，可靠度佳，兼容性最强，但这种焊接特性良好的喷锡板因含有铅，所以无铅制程不能使用。镀金板尤其在一些高单价或者需要高可靠度的电子产品都建议使用此板材作为基材。6nPCB叠层结构单层板和双层板单片器件
2、，直插元件，面积大。电地需要走线。四层板及多层板增加电地层，方便走线，有利于减小了电环路面积。金属平面有利于抑制电磁辐射，对电磁波有屏蔽作用。具有较低的源阻抗和地阻抗，利于避免公共阻抗耦合。金属平面作用，降低接地噪声电压。n六层板叠层方式方案1:(次选)信号层多,在成本要求较高时用.方案2:只有S2有好的参考面.方案4:能提供最好的布线层S2,适用于少量信号要求高的场合.n八层板叠层方式方案2:优选。与方案1相比在于没有相邻的布线层。主电源与地相邻,所有信号层与地相邻.缺点是少了一层布线层。方案3:优选。适于有两个电源时使用,层压结构对称,主电源与地相邻,缺点：S4应减小关键布线.8二、PCB
3、布局n布局合理布局可以减小PCB板的面积，节省制作成本，走线顺畅。满足机械结构要求。高功耗的系统要留足面积，防止耗热器件过密，导致热量不能及时散发。必要时做好散热器。布局时最重要的一点就是为了使走线尽量顺畅，信号成组排列，尽量泾渭分明。9 1011n电磁兼容基本原则尽可能减小电流环路的面积 12系统只采用一个参考地。参考地的VIA应该均匀分布，保持电势平缓无梯度。信号VIA，在GND层上不连接，使电势不连续，不能过于集中，形成开口。13n布局原则高频电路与低频电路分开敏感电路与一般电路分开A/D 转换器跨分区放置 14实现模拟和数字电地分割。布线不能跨越分割电源面之间的间隙三、布线n规则单端信
4、号线的线宽线距。电源线的宽度。时钟线的线宽线距。线宽关系：宽度GNDPOWERSIGNAL。相邻层不走平行线，尽量走垂直线，防止串扰。16n电流量40mil 线宽走1A。外径32mil，内径24mil的VIA为1A。n对地连接单点接地仅适用于低频低电流的电路。17系统应尽量多点连地，保持GND的电势平稳，接地线尽量短，减少元件GND管脚与GND平面间的阻抗。对于模拟数字混合系统，在不容易分割点底层的情况下，也可以采用分而不割的方法。避免信号跨越而形成大的信号回路。18安全接地是指设备接大地，也就是将电气设备的外壳以低阻抗导体连接大地。如果机壳地不与数字地相连接，造成浮地，内部或外部产生静电时，
5、当人员意外触及时会遭受电击。四、高速电路及电磁干扰19n高速电路定义通常认为如果数字逻辑电路的频率达到或者超过 45MHZ50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说/），称为高速电路。通常约定如果线传播延时大于 1/2 数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。n信号传输速度信号传输1英寸历时，即1/2光速。如果传输时间小于 1/2 的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。n传输线效应PCB 板上的走
6、线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻很小，并联电阻阻值通常很高将寄生电阻、电容和电感加到实际的PCB 连线中之后，连线上的最终阻抗称为特征阻抗Zo。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射。20 21n传输线效应的形式反射信号Reflected signals延时和时序错误Delay&Timing errors多次跨越逻辑电平门限错误False Switching过冲与下冲Overshoot/Undershoot串扰Induced Noise(or crosstalk)电磁辐射EMI radiation
7、。n延时和时序错误信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。主要原因是驱动过载，走线过长。22n多次跨越逻辑电平门限错误多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式。信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。n过冲与下冲过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。23n串扰串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，称之为串扰。信号线距离
8、地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。24n信号反射理想状态传输过程中阻抗连续，信号平稳传播无反射现象。阻抗不连续，信号反射回来。定义反射信号占原信号的比例为反射系数。则有：Z1为原阻抗，Z2为变化后阻抗。阻抗变大信号增强，阻抗变小信号减弱。为使反射信号很小，需要匹配终端电阻，即阻抗连续。n阻抗不匹配的原因信号线宽度变化，经过PIN或VIA。五、避免传输线效应的方法n严格控制关键信号的走线长度 工作频率小于10MHz，布线长度应不大于7英寸。工作频率在 50MHz布线长度应不大于英寸。n合理规划走
9、线的拓扑结构星形走线。整个网络由中心节点执行集中式通行控制管理，各节点间的通信都要通过中心节点。每一个要发送数据的节点都将要发送的数据发送中心节点，再由中心节点负责将数据送到目地节点。菊花链（Daisy Chain）走线，并行总线，例如ISA总线。布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。高次谐波干扰方面，菊花链走线效果最好。布通率最低。菊花链布线中分支长度尽可能短。26 n阻抗匹配 把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。负载电阻为R，电源电动势为U，内阻为r。流过电阻R的电流为：I=U/(R+r)可以看出，负载电阻R越小，则输出电流越大。27 负载R上的电压为：Uo=IR=U*1+(r/R)，可以看出，负载电阻R越大，则输出电压Uo越高。计算一下电阻R消耗的功率为：P=I*I*R=U/(R+r)*U/(R+r)*R=U*U*R/(R*R+2*R*r+r*r)=U*U*R/(R-r)*(R-r)+4*R*r=U*U/(R-r)*(R-r)/R+4*r28 29串联终端匹配用于输出端阻抗偏小，近源端增加串联电阻。晶振的时钟信号DDR的控制信号。30并联终端匹配 用于接收端阻抗偏大，近接受端摆放。可对地下拉，对电上拉。多见于RS485和CAN总线等差分信号，匹配电阻并联差分信号线的正负线间。