《《接口技术课程》课件.ppt》由会员分享，可在线阅读，更多相关《《接口技术课程》课件.ppt（36页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第二章 8086系统结构2-2 8088/8086的存储器组织2-3 8086的系统配置及引脚功能2-4 8086CPU时序2-1 8086CPU结构12-1 8086CPU结构第二章 8086系统结构一、8086CPU的内部结构 属第三代微处理器属第三代微处理器 运运算算能能力力：数数据据总总线线：DB16bit（8086）/8bit（8088）地址总线：地址总线：AB20bit 内存寻址能力内存寻址能力2201MB21.总线接口部件BIU（Bus Interface Unit)组成：组成：16位段寄存器，指令指针，位段寄存器，指令指针，20位地址加法器，总线控制逻辑，位地址加法器，总线控制
2、逻辑，6字节字节指令队列。指令队列。作用：负责从内存指定单元中取出指作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令，送入指令流队列中排队；取出指令所需的操作数送令所需的操作数送EU单元去执行。单元去执行。工作过程：由段寄存器与工作过程：由段寄存器与IP形成形成20位物理位物理地址送地址总线，由总线控制电路发出存地址送地址总线，由总线控制电路发出存储器储器“读读”信号，按给定的地址从存储器信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行。中取出指令，送到指令队列中等待执行。*当指令队列有当指令队列有2个或个或2个以上的字节空余时，个以上的字节空余时，BIU自动将指
3、令取到指令队列中。若遇到转移指令等，自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，则将指令队列清空，BIU重新取新地址中的指令代重新取新地址中的指令代码，送入指令队列。码，送入指令队列。*指令指针指令指针IP由由BIU自动修改，自动修改，IP总是指向下一条将要执行指令的地址。总是指向下一条将要执行指令的地址。32.指令执行部件指令执行部件EU（Exection Unit)组成：通用寄存器，标志寄存器，组成：通用寄存器，标志寄存器，ALU，EU控制系统等。控制系统等。作用：负责指令的执行，完成指令的操作。作用：负责指令的执行，完成指令的操作。工作过程：从队列中取得指令，进行译码，
4、工作过程：从队列中取得指令，进行译码，根据指令要求向根据指令要求向EU内部各部件发出控制内部各部件发出控制命令，完成执行指令的功能。若执行指令命令，完成执行指令的功能。若执行指令需要访问存储器或需要访问存储器或I/O端口，则端口，则EU将操作将操作数的偏移地址送给数的偏移地址送给BIU，由，由BIU取得操作取得操作数送给数送给EU。43.8086CPU结构的特点：结构的特点：减少了CPU为取指令而等待的时间，提高了CPU的运行速度。5二、8088/8086的寄存器结构1.通用寄存器组3.2个控制寄存器4.4个段寄存器8088/8086有14个16位寄存器2.指针/变址寄存器6*4个个16位的位
5、的 数据寄存器数据寄存器（AX，BX，CX，DX）寄存器既可存放寄存器既可存放数据，也可存放地址。数据，也可存放地址。1.通用寄存器组通用寄存器组*既可作为既可作为16位寄存器位寄存器也可作为也可作为8位寄存器使用。位寄存器使用。（例：（例：AH，AL）8bit寄存器只能存放数据。寄存器只能存放数据。*各寄存器隐含用法各寄存器隐含用法*通用性强，对任何指令通用性强，对任何指令都具有相同的功能都具有相同的功能72.指针及变址寄存器（指针及变址寄存器（SP，BP，SI，DI）*BP，SP寄存器称为指针寄存器，与寄存器称为指针寄存器，与SS联用联用。*DI，SI寄存器称为变址寄存器，与寄存器称为变址
6、寄存器，与DS联用，联用，在串指令中，在串指令中，SI，DI均为隐含寻址，此时，均为隐含寻址，此时，SI与与DS联用，联用，DI与与ES联用。联用。83.指令指针和状态寄存器指令指针和状态寄存器（1）指令指针指令指针 I P 是一个是一个16位的专用寄存器。当位的专用寄存器。当BIU从内存中取出一条指令，自动修改从内存中取出一条指令，自动修改IP，始终指向下一条将，始终指向下一条将要执行的指令在现行代码段中的偏移量。要执行的指令在现行代码段中的偏移量。8086/8088中的某中的某些指令执行后会改变些指令执行后会改变IP的内容，但用户不能编写指令直接的内容，但用户不能编写指令直接改变改变IP
7、的内容。的内容。*I P是指令地址在代码段内的偏移量（又称偏移地址），是指令地址在代码段内的偏移量（又称偏移地址），IP要与要与CS配合构成共同物理地址。配合构成共同物理地址。（2）状态（标志）寄存器状态（标志）寄存器PSW PSW PSW PSW 是一个是一个16位的专用寄存器（位的专用寄存器（6位状态位，位状态位，3位控制位）存位控制位）存放运算结果的特征。放运算结果的特征。9CF（进位标志）：（进位标志）：当运算结果的最高位（当运算结果的最高位（D7/D15）出现进位（借位）时，）出现进位（借位）时，CF=1；PF（奇偶校验标志）：当运算结果中（奇偶校验标志）：当运算结果中“1”的个数为
8、偶数时，的个数为偶数时，PF=1；AF（辅助进位标志）：当结果的（辅助进位标志）：当结果的D3向向D4（低位字节）出现进位（借位）时，（低位字节）出现进位（借位）时，AF=1；ZF（零标志）：（零标志）：当运算结果为零时，当运算结果为零时，ZF=1；SF（符号标志）：（符号标志）：当运算结果的最高位当运算结果的最高位D7/D15为为1时，时，SF=1；OF（溢出标志）：当运算结果超过机器所能表示的范围时，（溢出标志）：当运算结果超过机器所能表示的范围时，OF=1；DF（方向标志）：在字符串操作时，决定操作数地址调整的方向，（方向标志）：在字符串操作时，决定操作数地址调整的方向，DF=1，为递减
9、；为递减；IF（中断允许标志）：（中断允许标志）：IF=1，允许，允许CPU响应外部的可屏蔽中断；响应外部的可屏蔽中断；TF（陷阱标志）：当（陷阱标志）：当TF=1，CPU每执行一条指令便自动产生一个内部中每执行一条指令便自动产生一个内部中断，断，在中断服务程序中可检查指令执行情况。在中断服务程序中可检查指令执行情况。D0D2D4D6D15D11D8104.段寄存器段寄存器*CS（代码段寄存器）指向当前的代码段，指令由此段（代码段寄存器）指向当前的代码段，指令由此段 取出；取出；*SS（堆栈段寄存器）指向当前的堆栈段，栈操作的对象（堆栈段寄存器）指向当前的堆栈段，栈操作的对象 是该段存储单元的
10、内容；是该段存储单元的内容；*DS（数据段寄存器）指向当前的数据段，该段中存放程（数据段寄存器）指向当前的数据段，该段中存放程 序的操作数；序的操作数；*ES（附加段寄存器）指向当前的附加段，主要用于字符（附加段寄存器）指向当前的附加段，主要用于字符 串数据的存放，也可以用于一般数据串数据的存放，也可以用于一般数据 的存放。的存放。8086/8088按信息存储的不同性质分为四类，分别由四个按信息存储的不同性质分为四类，分别由四个段寄存器存放该段的首地址，或称为段地址。段寄存器存放该段的首地址，或称为段地址。112-2 8088/8086的存储器组织一、存储器地址的分段一、存储器地址的分段矛盾：
11、存储器地址空间矛盾：存储器地址空间1MB，20bit地址线；内部各寄存器和数据总线地址线；内部各寄存器和数据总线均为均为16bit。1.存储器地址的分段存储器地址的分段解决方法：将整个存储器分为若解决方法：将整个存储器分为若干个逻辑段，每段内地址干个逻辑段，每段内地址16bit，即最多地址空间即最多地址空间64KB。允许各逻辑段在整个存储空间浮允许各逻辑段在整个存储空间浮动，段与段之间可以是连续的，动，段与段之间可以是连续的，也可以是分开的或重叠的。也可以是分开的或重叠的。1200000H逻辑段2=64KB逻辑段1起点逻辑段2起点逻辑段3起点逻辑段4起点FFFFFH逻辑段1=64KB逻辑段4=
12、64KB逻辑段3=64KB 每个段的首地址称为“段基值”，“段基值”必须能被16整除（XXXX0H）。程序执行前，分别对相应的段寄存器CS，DS，SS，ES置“段基值”，若程序长度大于64KB，则可通过对CS送新的“段基值”将程序转移到新段中。13逻辑地址：允许在程序中编排的地址；逻辑地址：允许在程序中编排的地址；2.20位物理地址的形成物理地址：信息在存储器中实际存放的地址；物理地址：信息在存储器中实际存放的地址；从从00000H-FFFFFH，是，是CPU访问存储器的实际地址访问存储器的实际地址 对给定的任一存储单元，有两部分逻辑地址：对给定的任一存储单元，有两部分逻辑地址：段基址（段地址
13、）段基址（段地址）由由CS，DS，SS，ES决定决定 段内偏移量（段内有效地址）段内偏移量（段内有效地址）（该单元相对于段（该单元相对于段基址的距离）基址的距离）段地址段地址 0000段内有效地址段内有效地址 +0000 物理地址物理地址(20bit)16bit16bit20bit143.逻辑地址的来源；逻辑地址的来源；操作类型操作类型 隐含段地址隐含段地址 替换段地址替换段地址 偏移地址偏移地址取指令取指令 CS 无无 IP 堆栈操作堆栈操作 SS 无无 SPBP间址间址 SS CS、DS、ES EA存存/取操作数取操作数 DS CS、SS、ES EA源字符串源字符串 DS CS、SS、ES
14、 SI目的字符串目的字符串 ES 无无 DI15 1.问题的提出：问题的提出：二、8086存储器的分体结构8 8位机（位机（MCS-51MCS-51、80888088）的存储器地址空间和数据存储格式）的存储器地址空间和数据存储格式以字节以字节(8bit)为单位组织存储器地址空间，访问一次存储器，为单位组织存储器地址空间，访问一次存储器，获得一个字节的数据。获得一个字节的数据。而而8086CPU的数据总线为的数据总线为16位，位，CPU除了可以对一个字节除了可以对一个字节寻址外，还必须能进行一个字的读写。即：如何组织寻址外，还必须能进行一个字的读写。即：如何组织数据存数据存储格式使储格式使CPU
15、CPU访问一次存储器，获得一个字的数据。访问一次存储器，获得一个字的数据。16硬件条件：硬件条件：（1）将）将1M的存储空间分成两个存储体：偶地址和奇地址存储体的存储空间分成两个存储体：偶地址和奇地址存储体00000000010000200004FFFFEFFFFF0000300005512K*8bitA0=0512K*8bitA0=1D0D7D8D15（2）将数据总线的低）将数据总线的低8位与偶地址存储体数据线相连，位与偶地址存储体数据线相连，数据总线的高数据总线的高8位与奇地址存储体数据线相连。位与奇地址存储体数据线相连。（3）用地址线）用地址线A0和和BHE信号选择存储体信号选择存储体1
16、78086地址锁存器奇存储体偶存储体A1A19A0BHEA0A19BHED0D7D8D15BHE A0 操作 总线使用情况 0 0 从偶地址开始读/写一个字 AD15-AD0 0 1 从奇地址开始读/写一个字节 AD15-AD8 1 0 从偶地址开始读/写一个字节 AD7-AD0 1 1 无效 1814230H1422FH1422EH1422DH字(16bit)数 据 地 址1422EH低位在低地址，高位在高地址H(高8bit)L(低8bit)字节地址字节地址 存储器二个连续字节组成一个字，一个字中的每一个字存储器二个连续字节组成一个字，一个字中的每一个字节都有各自的字节地址。存入时以低位字节
17、在低地址，高位字节都有各自的字节地址。存入时以低位字节在低地址，高位字节在高地址的次序存放，字单元的地址以低位地址表示。若要节在高地址的次序存放，字单元的地址以低位地址表示。若要求求8086在一个总线周期访问一个整字（在一个总线周期访问一个整字（16位）时，则该字的地位）时，则该字的地址为偶地址（址为偶地址（“对准好对准好”的字）。如果则该字的地址为奇地址的字）。如果则该字的地址为奇地址（“未对准好未对准好”的字），则的字），则8086要用两个连续的总线周期访问要用两个连续的总线周期访问一个整字，每个周期访问一个字节。一个整字，每个周期访问一个字节。数据存放格式条件：数据存放格式条件：19 堆
18、栈是利用堆栈是利用RAM区中某一指定区域区中某一指定区域(由用户规定由用户规定)，用，用来暂存数据或地址的存储区。来暂存数据或地址的存储区。堆栈段是由段定义语句在内堆栈段是由段定义语句在内存中定义的一个段，段基址由存中定义的一个段，段基址由SS指定。指定。堆栈存取数据的原则是堆栈存取数据的原则是“先进后出先进后出”，存取数据，存取数据的方法是压入的方法是压入(PUSH)和弹出和弹出(POP)。堆栈区的栈底是固定的最高地址，其栈顶根据堆栈堆栈区的栈底是固定的最高地址，其栈顶根据堆栈数据的压入或取出的变化不断改变。栈顶是堆栈区的最数据的压入或取出的变化不断改变。栈顶是堆栈区的最低地址，用堆栈指针低
19、地址，用堆栈指针SP指示。指示。每执行一条每执行一条PUSH指令，指令，SP(SP)2，向堆栈压，向堆栈压入入16bit数据。数据。每执行一条每执行一条POP指令，从堆栈弹出指令，从堆栈弹出16bit数据，数据，SP(SP)2。三、堆栈的概念2000FAH00FBH00FCH00FDH00FEH00FFH0100H36H95H2、(SP)-2SP (AH)00FFH (AL)00FEH (SP)=00FEH(AX)=9536H(BX)=0475H(AX)=0475H(BX)=9536H1、MOV SP，0100H2、PUSH AX3、PUSH BX4、POP AX5、POP BX例：执行压栈和
20、出栈的过程75H04H3、(SP)-2SP (BH)00FDH (BL)00FCH (SP)=00FCH1、设栈底(SP)=0100H4、(00FCH)AL (00FDH)AH (SP)+2SP (SP)=00FEH 75H04H5、(00FEH)BL (00FFH)BH (SP)+2SP (SP)=0100H36H95H212-3 8086的系统配置及引脚功能 特点：系统中存储器芯片，特点：系统中存储器芯片，I/O芯片不多；芯片不多；地址总线由地址总线由AD0AD15，A16/S3 A19/S6通过通过8282锁存器构锁存器构成；成；数据总线直接由数据总线直接由AD0AD15构成（也可加总线
21、驱动构成（也可加总线驱动8286）；）；控制总线由控制总线由CPU的控制线提供，构成一小型、单处理机系统。的控制线提供，构成一小型、单处理机系统。一、一、最小模式系统（最小模式系统（MN/MX引脚接引脚接+5V电源）电源）8086CPU是是16位处理器，采用位处理器，采用40引脚的引脚的DIP封装。封装。40条引脚信号按功能可分为条引脚信号按功能可分为4部分：地址总线，数据部分：地址总线，数据总线，控制总线以及其他（时钟、电源）。总线，控制总线以及其他（时钟、电源）。22 82848282存储器8286I/O接口VccVccCLKMN/MXRDWRIO/MALEA16-A19AD0-AD15D
22、T/RDENINTAINTRREADYRESET8086CPUSTBTOE数据总线地址总线OE8088最小组态系统配置图时钟发生器BHEBHE在最小模式系统中，还需加入：1片8284A3片8282/82832片8286/82872324 系统控制信号由总线控制器8288提供，用于多处理机和协处理机结构中。8086最大组态系统配置图二、最大模式（组态）系统（MN/MX引脚接地）8288为总线控制器，输入8086的总线状态信号，输出总线命令和控制信号。8089为总线裁决器，用于裁决哪个处理器拥有对总线的使用权。25状态线S2、S1、S0的编码S2S1S0性能000中断响应001读I/O端口010写
23、I/O端口011暂停Halt100取指101读存储器110写存储器111无源26 共用信号线27三、8088的引脚与8086的不同之处*8088的指令队列长度为的指令队列长度为4个字节，队列中出现个字节，队列中出现1个空闲字个空闲字节时，节时，BIU自动访问存储器取指补充指令队列；自动访问存储器取指补充指令队列；*8088的地址的地址/数据复用线为数据复用线为8条，即条，即AD7AD0，访问，访问1个个字需两个读写周期；字需两个读写周期；*8088 中的存储器中的存储器/IO控制线为控制线为 IO/M，与，与8086相反；相反；*8086的引脚的引脚BHE/S7在在8088中为中为SS0，与，
24、与DT/R、IO/M一一起决定最小模式中的总线周期操作。起决定最小模式中的总线周期操作。282-4 8086CPU时序一.指令周期、总线周期、时钟周期指令周期（Instruction Cycle)：执行一条指令所需要的时间。（一个指令周期由一个或若干个总线周期组成）总线周期（Bus Cycle)：CPU完成对存储器或I/O端口一次访问所需的时间；时钟周期（Clock Cycle)：时钟频率的倒数,是CPU的时间基准（T状态);（若8086的主频为5MHZ，一个时钟周期为200ns）29 一个总线周期一般由四个T组成。T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw
25、。若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作，系统总线处于空闲状态，此时执行空闲周期。T1T2T3TwTwT4T1T2T4总线周期30二二.几种基本时序几种基本时序1.读总线周期读总线周期地址A19-A0M/IO：在整个读周期有效，1=I/O读，0=M读；ALE：T1期间出现正脉冲，下降沿锁存地址信息；RD：在T2-T3期间有效；DT/R：在整个总线周期为低 电平，表示读周期；DEN：在T2-T3期间为低电 平，表示数据有效。存储器读时序312、T1上升沿ALE=0锁存地址信号A19A0，存储器读时序说明3、T2开始 RD0，存储器开始读 DEN0，DB上允许数据有效 4、T
26、4开始 DB上数据稳定。RD、DEN恢复为1，CPU获得数据 5、T4结束 DT/R=1，存储器读周期结束1、T1开始(T1下降沿)M/IO1，存储器操作20位地址信号输出，BHE信号有效 ALE1，DT/R0允许CPU读入32具有等待状态的存储器读时序 8086在T3状态的的前沿采样READY线，若发现其为低，则在T3周期结束后，插入一个Tw状态。以后在每个Tw周期的前沿采样READY线，只有在发现它为高电平时，才在这个Tw结束后进入T4周期。具有等待状态的存储器读时序332.存储器写周期存储器写周期存储器写时序AD15 AD0：在T2T4期间CPU送上欲输出的数据，而无高阻态；存储器写时序
27、与存储器读时序相似，其不同点在于：WR：在T2T4期间WR有效；DT/R：在整个总线周期内为高，表示写周期，在接有数据收发器的系统中，用来控制数据传输方向。34存储器写时序说明2、T1上升沿 ALE=0锁存地址信号A19A03、T2开始 WR0，存储器开始写 DEN0，DB上允许数据有效 4、T4开始 数据已写至存储器 WR、DEN恢复为15、T4结束 写周期结束1、T1开始M/IO1，存储器操作 20位地址信号输出，BHE信号有效 ALE1，DT/R1，CPU输出35复位时序3.系统复位 当8086在RESET引线上检测到一个脉冲的正沿时，停止正在进行的所有操作，处于初始化状态，直到RESET信号变低。系统复位，各寄存器的状态：36