《常用时序模块》PPT课件.ppt

《《常用时序模块》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《常用时序模块》PPT课件.ppt（59页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、5-2 5-2 MSI计数器及应用计数器及应用5-35-3 MSI移位寄存器及应用移位寄存器及应用5-45-4 半导体存储器半导体存储器本章小结本章小结5-1 5-1 时序逻辑电路概述时序逻辑电路概述 定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。电路构成：存储电路（主要是触发器，必不可少）组合逻辑电路（可选）。时序逻辑电路的状态是由存储电路来记忆和表示的。时序逻辑电路的结构框图 按各触发器接受时钟信号的不同分类：同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信

2、号，也可能完全没有公共的时钟信号。本章内容提要：时序逻辑电路基本概念、时序逻辑电路的一般分析方法；异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理；重点介绍几种中规模集成器件及其应用、介绍基于功能块分析中规模时序逻辑电路的方法。部分常用部分常用MSI计数器计数器异步计数器异步计数器74LS290/74LS9074LS290/74LS90同步计数器同步计数器74LS161/74LS16374LS161/74LS163同步十进制可逆计数器同步十进制可逆计数器74LS19274LS192计数器的应用计数器的应用部分常用集成计数器 1.74LS290的外引脚图、逻辑符号及逻辑功能74LS290

3、 2510进制计数器(a)外引脚图 (b)逻辑符号 输出CP输入异步置数74LS290功能表 CPCP1 1-Q Q3 3Q Q2 2Q Q1 1 5 5进制进制 CPCP0 0-Q Q0 0 2 2进进制制 CPCP下降下降下降下降沿有效沿有效沿有效沿有效 2基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由Q0输出二进制计数器 计数顺序计数器状态CP0Q00011202基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由Q3、Q2、Q1 输出五进制计数器 计数顺序计数器状态CP1Q3 Q2 Q1 00 0 010 0 120 1 030 1 141 0 050 0 02基本工

4、作方式 （3）8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入 8421BCD码十进制计数器 计数计 数 器 状 态顺序Q3 Q2 Q1 Q000 0 0 010 0 0 120 0 1 030 0 1 140 1 0 050 1 0 160 1 1 070 1 1 181 0 0 091 0 0 1100 0 0 0二进制五进制2基本工作方式 （4）5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入 5421BCD码十进制计数器 计数计 数 器 状 态顺序Q0 Q3 Q2 Q100 0 0 010 0 0 120 0 1 030 0 1 140 1

5、0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0100 0 0 0五进制二进制（1）利用脉冲反馈法获得N进制计数器 3应用举例 构成七进制计数器 先构成8421BCD码的10进制计数器；再用脉冲反馈法，令R0BQ2Q1Q0实现。当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000110七进制计数。构成六进制计数器 六进制计数器 先构成8421BCD码的10进制计数器；再用脉冲反馈法，令R0AQ2、R0BQ1。当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现

6、00000101六进制计数。计数器的级联是将多个集成计数器（如M1进制、M2进制）串接起来，以获得计数容量更大的N（=M1M2）进制计数器。一般集成计数器都设有级联用的输入端和输出端。异步计数器实现的方法：低位的进位信号高位的CP端 先用级联法 再用脉冲反馈法（2）构成大容量计数器 附：用级联（相当于串行进位）法实现N进制计数器的方法（异步）。这样构成的N进制计数器的计数状态将保留M1进制计数器的特点。例：利用两片74LS290构成23进制加法计数器。74LS290构成二十三进制计数器先将两片接成8421BCD码十进制的CT74LS290级联组成1010=100进制异步加法计数器。001000

7、11 再将状态“0010 0011”通过反馈与门输出至异步置0端，从而实现23进制计数器。10进制计数器的进位信号？进制计数器的进位信号？1001 0000时时Q3有下降沿。有下降沿。7490构成四十五制进计数器M=45=95，可以先构成九进制和五进制计数器，然后级联构成四十五进制计数器，电路如图所示。其中右侧7490构成九进制计数器，左侧7490构成五进制计数器。用用7490构成四十五进制计数器电路构成四十五进制计数器电路7490构成八十五进制计数器1.74LS161的逻辑符号74LS161的外引线图 状态输出74LS161的逻辑符号 并行输入CP输入74LS161的功能表 CPCP上升上升

8、上升上升沿有效沿有效沿有效沿有效 异步清异步清0 0功功能最优先能最优先 同步并同步并行置数行置数 CO=Q3 Q2 Q1 Q0 CTT74LS161的时序图(1).(1).异步清零：当异步清零：当R=0R=0，输出，输出“0000”“0000”状态。状态。与与CPCP无无关关(2).(2).同步预置：当同步预置：当R=1R=1，LD=0LD=0，在在CPCP上升沿时上升沿时，输输出端即反映输入数据的状态出端即反映输入数据的状态(3).(3).保持：当保持：当R=LD=1R=LD=1时，各触发器均处于保持状态时，各触发器均处于保持状态(4).(4).计数：当计数：当LD=R=P=T=1LD=R

9、=P=T=1时，按时，按自然二进制自然二进制计数。若初态为计数。若初态为0000,150000,15个个CPCP后，输出为后，输出为“1111”“1111”，进位进位Q QCC CC=TQ=TQA AQ QB BQ QC CQ QD D=1=1；第；第1616个个CPCP作用后，输出恢复作用后，输出恢复到初始的到初始的00000000状态，状态，Q QCC CC=0=0 2、逻辑功能、逻辑功能 输输 入入 输输 出出CPRLDP(S1)T(S2)A B C DQA QB QC QD00 0 0 0 10A B C DA B C D110保持保持11 0保持保持111 1计数计数CT74163功

10、能表功能表采用采用同步清零同步清零方式方式。当当R=0R=0时，只有当时，只有当CPCP 的的上升沿上升沿来到时来到时,输出输出Q QD DQ QC CQ QB BQ QA A 才被全部清零才被全部清零1 1、外引线排列和、外引线排列和CT74161CT74161相同相同2 2、置数，计数，保持等功能与、置数，计数，保持等功能与CT74161CT74161相同相同3 3、清零功能与、清零功能与CT74161CT74161不同不同74LS163逻辑符号逻辑符号比较四位二进制同步计数器比较四位二进制同步计数器CT74163异步清零异步清零同步预置同步预置保持保持计数计数CT74161同步清零同步清

11、零同步预置同步预置保持保持计数计数（1）同步二进制加法计数 3应用举例 实现四位二进制加法计数（2）构成16以内的任意进制加法计数器：分析74LS161的置数功能：电路举例（以十进制计数器为例）反馈清0法反馈预置法 十进制计数器的计数状态顺序表 74LS161构成十进制计数器 改变改变D3 D2 D1 D0的状态，可以实现其它进制计数。的状态，可以实现其它进制计数。令令D3 D2 D1 D00110 利用进位输出CO取状态1111 实现十进制计数实现十进制计数（0110到到1111）用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号，改变与非门的输入信号，可以实现其它进制计数

12、。可以实现其它进制计数。令令D3 D2 D1 D00000 利用与非门拾取状态1001 可实现从可实现从0开始计数的十进制计数开始计数的十进制计数（0000到到1001）电路的工作波形用74LS161构成从0开始计数的十进制计数器 改变与非门的输入信号改变与非门的输入信号，可以实现其它进制计数。，可以实现其它进制计数。利用与非门拾取状态1010 实现十进制计数实现十进制计数（0000到到1001）用用74163构成构成从0开始计数的10进制计数器进制计数器（3）利用多片74LS161实现大容量计数 先用级联法 计数器的级联是将多个集成计数器（如M1进制、M2进 制）串 接 起 来，以 获 得

13、计 数 容 量 更 大 的N（=M1M2）进制计数器。一般集成计数器都设有级联用的输入端和输出端。同步计数器实现的方法：低位的进位信号高位的保持功能控制端（相当于触发器的T端）有进位时，高位计数功能T 1；无进位时，高位保持功能T 0。用两片CT74LS161级联成1616进制同步加法计数器 低位片高位片在计到1111以前，CO10，高位片保持原状态不变在计到1111时，CO11，高位片在下一个CP加一 再用脉冲反馈法 例：用两片74LS161级联成五十进制计数器 00100011实现从0000 0000到0011 0001的50进制计数器十进制数50对应的二进制数为0011 0010 二二百

14、五十六进程程控计数器电路例如，要构成模M=200的计数器，需要2片74163，预置数Y=162-200=56=(0011 1000)2 即在上上图电路中，左侧74163的DCBA接0011，右侧74163的DCBA接1000。功能表逻辑符号特点特点：双时钟输入CPU U、CPD D，上升沿有效。异步清0端CLR，高电平有效。异步预置控制端LD，低电平有效。进位输出CO、借位输出BO分开。使用方法使用方法 74192有清0和置数功能，因此同样可以使用反馈清0法或反馈预置法来构成任意进制计数器。1)反馈清0法构成M进制计数器 74192是异步清0，使用反馈清0法构成加法计数器的方法与7490相同，

15、即遇M清0。构成减法计数器时，使用0和后面M-1个状态构成计数循环，遇10-M状态清0。2)反馈预置法构成M进制计数器 74192构成的两种八进制加法计数器(a)使用前面8个状态；(b)使用后面8个状态Y=10k-M-1 级联扩展级联扩展一百进制可逆计数器电路1、分频 2、计时3、脉冲分配4、产生周期序列信号分频 8分频器电路脉冲分配8路脉冲分配器电路及工作波形(a)电路；(b)工作波形产生周期序列信号7位巴克码产生器电路设计一个(周期性)巴克码序列1110010产生器。4 4位双向移位寄存器位双向移位寄存器7419474194移位寄存器的应用移位寄存器的应用1.功能描述 双向移位寄存器74L

16、S194逻辑符号CLR：异步置零端；S1、S0：工作方式控制端；A、B、C、D：并行数据输入端；QA、QB、QC、QD：并行数据输出端；SR：右移串行数据输入端；SL：左移串行数据输入端；CP：移位脉冲输入端74194功能表 结论：清零功能最优先（异步方式）。计数、移位、并行输入都需CP的到来（同步方式）工作方式控制端S1S0区分四种功能。S1S0=11 并行置数S1S0=01 右移S1S0=10 左移S1S0=00 保持原态2.移位寄存器的应用（1）实现数据格式的串/并和并/串变换（1）7位串/并变换电路（2）7位并/串变换电路（2）构成序列检测器 用74194实现“1101”序列检测器，允

17、许输入序列码重叠。“1101”序列检测序列检测器器（3）构成移位型计数器 移位型计数器的三种类型：环形计数器移位型计数器的三种类型：环形计数器-模模n 扭环形计数器扭环形计数器-模模2n 变形扭环形计数器变形扭环形计数器-模模2n-1 移位型计数器的基本结构(a)环形；(b)扭环形；(c)变形扭环形用74194实现 八进制扭环形计数器，并画出它们的全状态图。八进制扭环形计数器(a)电路；(b)全状态图用74194实现 七进制变扭环形计数器，并画出它们的全状态图。七进制变形扭环形计数器(a)电路；(b)全状态图用74194实现 自启动八进制扭环形计数器，并画出它们的全状态图。自启动八进制扭环形计

18、数器(a)电路；(b)全状态图半导体存储器的分类 时序电路任何时刻的输出不仅与当时的输入信号有关，而且还和电路原来的状态有关。从电路的组成上来看，时序逻辑电路一定含有存储电路（触发器）。时序逻辑电路的功能可以用状态方程、状态转换表、状态转换图或时序图来描述。数码寄存器是用触发器的两个稳定状态来存储0、1数据，一般具有清0、存数、输出等功能。移位寄存器除具有数码寄存器的功能外，还有移位功能。由于移位寄存器中的触发器一定不能存在空翻现象，所以只能用主从结构的或边沿触发的触发器组成。移位寄存器还可实现数据的串行-并行转换、数据处理等。对各种集成寄存器和计数器，应重点掌握它们的逻辑功能，对于内部电路的分析，则放在次要位置。现在已生产出的集成时序逻辑电路品种很多，可实现的逻辑功能也较强，应在熟悉其功能的基础上加以充分利用。计数器是一种非常典型、应用很广的时序电路，不仅能统计输入时钟脉冲的个数，还能用于分频、定时、产生节拍脉冲等。计数器的类型很多，按计数器时钟脉冲引入方式和触发器翻转时序的异同，可分为同步计数器和异步计数器；按计数体制的异同，可分为二进制计数器、二十进制计数器和任意进制计数器；按计数器中数字的变化规律的异同，可分为加法计数器、减法计数器和可逆计数器。作业作业3-10 3-17 3-20 3-22 3-28 3-30 3-48