锁相环初级讲义精品文稿.ppt

《锁相环初级讲义精品文稿.ppt》由会员分享，可在线阅读，更多相关《锁相环初级讲义精品文稿.ppt（47页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、锁相环初级讲义第1页，本讲稿共47页锁相环初级讲义一、锁相环基本组成锁相环基本组成二、锁相环路的数学模型锁相环路的数学模型三、同步带和捕获带同步带和捕获带四、锁相环的特点及应用锁相环的特点及应用五、频率合成技术频率合成技术六、频率合成器中的相位噪声分析频率合成器中的相位噪声分析七、锁相回路滤波器的最佳化设计锁相回路滤波器的最佳化设计第2页，本讲稿共47页锁相环初级讲义一、锁相环基本组成一、锁相环基本组成 一个典型的锁相环（PLL）系统，是由鉴相器（Phase Detector），压控荡器（Voltage Controlled Oscillator）和低通滤波器（Loop Filter）三个基本

2、电路组成。Ud=Kd(io)UF=Ud F（s）第3页，本讲稿共47页锁相环初级讲义1 1鉴相器（鉴相器（PDPD）Ud=Kd*Kd 为鉴相灵敏度常用的鉴相器有两种类型：模拟乘法器；数字比相器。后者又分为边沿触发式和电平触发式最基本的模拟乘法器是二极管平衡式鉴相器第4页，本讲稿共47页锁相环初级讲义 模拟乘法器的数学模型：设外界输入的信号电压和压控振荡器输出的信号电压分别为：第5页，本讲稿共47页锁相环初级讲义 式中的0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为：第6页，本讲稿共47页锁相环初级讲义 用低通滤波器LF将上式中

3、的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：当锁相环进入相位锁定的状态，此时i 等于0，瞬时相差趋向于一个固定值,并一直保持下去，uc（t）为恒定值。第7页，本讲稿共47页锁相环初级讲义 二极管平衡式鉴相器要求电路有良好的平衡对称性，而且输出纹波较大，在数字式频率合成器中通常采用脉冲抽样保持鉴相器，它有两个优点：1、输出纹波电压小（几十uV至几mV的数量级）2、相位比较可在360度范围内进行。有锯齿波抽样电路、三角波抽样保持电路、正弦波抽样保持电路等，原理都类似。由于这种方法是采用脉冲抽样，受建立时间、保持时间、开关速度等等影响，因而脉冲频率不宜过高。

4、这样，参考频率与VCO频率都必须进行多次分频后，才能送到这种鉴相器中进行相位比较。第8页，本讲稿共47页锁相环初级讲义2 2压控振荡器（压控振荡器（VCOVCO）o（t）=om+K0 Uc（t）K0VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。当uc（t）随时间而变时，压控振荡器的振荡频率u也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持o=i的状态不变。第9页，本讲稿共47页锁相环初级讲义3 3、环路滤波器、环路滤波器 环路滤波器(LF)是一个低通滤波器，分有源和无源，它的作用是将鉴相器输出含有纹波的直流信号平均化，将其变

5、换为交流成分少的直流信号的低通滤波器，用来滤除误差电压Ud(t)中的高频分量和噪声。更重要的是它对环路参数调整起到决定性的作用，决定稳定进行PLL环路控制的传输特性；决定环路的噪声性能、捕获和跟踪性能等。环路滤波器的设计是整个PLL设计中的重点，环路滤波器形式和参数的选取是锁相环设计与调试的关键。第10页，本讲稿共47页锁相环初级讲义 环路滤波器的输入信号为 ，输出电压为 ，如果它的传递函数为 ，则有：频域表示 时域表示第11页，本讲稿共47页锁相环初级讲义1、无源RC滤波器：2、无源比例积分滤波器：第12页，本讲稿共47页锁相环初级讲义3、有源比例积分器 第13页，本讲稿共47页锁相环初级讲

6、义思考：思考：为什么锁相环的阶数比环路滤波器的阶数要高一阶？第14页，本讲稿共47页锁相环初级讲义这是因为VCO是一个固定的积分环节。具体推导如下：鉴相器的输出电压为若环路滤波器的传递函数是F(s)则其输出电压为VCO的输出振荡频率与输入的直流电压成比例：但考虑鉴相器是对相位进行比较，考虑VCO的输出为相位，相位是频率对时间的积分，可表示为第15页，本讲稿共47页锁相环初级讲义 进行拉普拉斯变换，则有：可以看出有一个固有的除于s的环节。这就是锁相环的阶数比环路滤波器的阶数要高一阶的原因。第16页，本讲稿共47页锁相环初级讲义二、锁相环路的数学模型二、锁相环路的数学模型 已知鉴相器、滤波器和VC

7、O的数学模型，可得锁相环路的基本方程为：两边微分，并且有 则得到：第17页，本讲稿共47页锁相环初级讲义 这就是锁相环路的非线性微分方程。式中第一项表示瞬时相位误差随时间的变化率，即瞬势频差；第二项表示VCO在控制电压作用下的角频率变化，即控制频差；第三项表示输入信号随时间的变化率，即固有频差或初始频差。当 30时，有 ，用拉氏算子代替微分算子，可得：第18页，本讲稿共47页锁相环初级讲义 这就是在线性分析的时候，锁相环路基本方程的频域形式。解上式可得：H（s）表示整个锁相环路的闭环传递函数，是讨论锁相环路性质的基本公式之一。相角 表示误差，则：叫做误差传递函数。第19页，本讲稿共47页锁相环

8、初级讲义 第三个基本方程就是开环传递函数 它表示在开环条件下，误差信号 沿环路传递一周的函数，其值为：从以上三个基本公式出发，就可以对锁相环路的性质进行研究。需要说明的是：推导以上公式时，假定鉴相器是线性工作的，所以只适用于环路处于稳定平衡点附近工作的情况。这属于锁相环路的线性分析方法。第20页，本讲稿共47页锁相环初级讲义*环路的非线形分析环路的非线形分析 我们在上式中是采用了近似，适用情况是当 很小时，环路方程近似为线形方程，这时一般情况下环路跟踪状态是可以满足的，但是当环路入锁（捕获）过程中，很大；存在噪声时 是个随机过程，均值可很小，但瞬时绝对值可能很大，所以线形分析方法得到的结果必须

9、进行非线形修正。-运算微分表示（t和s混合）第21页，本讲稿共47页锁相环初级讲义如何解上述方程？数学上很困难，在工程上分析非线形系统的方法有：（1）相图法，可用于一阶和二阶非线形系统。它是准正交方法的特例。其中状态变量为和将系统运动状态轨迹画在以为纵轴，为横轴的平面（称为相图）。这样可得到系统的动态过程、稳态信息和时间响应等。用计算机模拟的方法可以较准确和快速的得到相平面图。（2）等效线形化技术。它是把目标的非线形特性用一个等效线形增量来代替。选择等效增量的原则是使等效线形增量代替非线形函数引起的误差最小。在等效线形化技术中常用的是描述函数，它是在一定假设条件下把线形理论中频域分析方法应用于

10、非线形系统中。它的基本思想是用输出函数的基频分量来代替非线形器件的正弦输入信号下的响应输出。第22页，本讲稿共47页锁相环初级讲义三、同步带和捕获带三、同步带和捕获带 同步带：在锁相环保持同步的条件下，输入频率i的最大变化范围，称为同步带宽，用H 表示。超出此范围，环路则失锁。捕捉带：失锁时，oi，如果从两个方向设法改变i，使i向o靠拢，进而使o=（io），当o小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带p。第23页，本讲稿共47页锁相环初级讲义同步带H，捕捉带p 和VCO 中心频率o的 关系第24页，本讲稿共47页锁相环初级讲义四、锁相环

11、的特点及应用四、锁相环的特点及应用由于锁相环具有以下特点：1.环路锁定后,没有剩余频差。压控振荡器的输出频率严格等于输入信号的频率。2.跟踪特性。环路锁定后,当输入信号频率i稍有变化时,VCO的频率立即发生相应的变化,最终使VCO输入频率r=i。3.滤波特性。锁相环通过环路滤波器的作用,具有窄带滤波特性,能够将混进输入信号中的噪声和杂散干扰滤除。4.易于集成化。组成环路的基本部件都易于采用模拟集成电路。环路实现数字化后,更易于采用数字集成电路。第25页，本讲稿共47页锁相环初级讲义 锁相环路因为以上几个特点，被广泛地应用于各种调制方式的调制器和解调器、同步检波器、电视机彩色副载波提取、调频立体

12、声解码、电机转速控制、微波频率源、锁相接收机、移相器、时钟同步、以及频率合成器中。第26页，本讲稿共47页锁相环初级讲义五、频率合成技术五、频率合成技术 锁相环电路的一个重要的应用就是频率合成，在鉴相器(PD)和压控振荡器(VCO)之间加分频器，就成为一个简单的频率合成器。通过频率合成器可以产生大量的与基准参考频率源有相同精度和稳定度的离散频率信号。因为这些特点，频率合成器在现代收发信机中获得了广泛应用。频率合成器的主要性能指标有以下几项：(1)频率范围 也就是频率合成器输出频率最高和最低值之间的频段宽度。一般来说，频率范围决定于压控振荡器的频率可变范围。第27页，本讲稿共47页锁相环初级讲义

13、 (2)频率间隔 指频率合成器2个相邻输出频率点之间的间隔，频率范围和频率间隔共同决定了信道数量。(3)转换时间 指频率值发生改变时完成转换并达到锁定所需要的时间。(4)噪声 表征了输出信号的频率纯度。包括相位噪声和寄生干扰。第28页，本讲稿共47页锁相环初级讲义一个基本的锁相环频率合成器的框图如图1（a）所示，其基本组成包括4部分：鉴相器、环路滤波器、压控振荡器、分频器。第29页，本讲稿共47页锁相环初级讲义图1（b）是相应的数学模型。其中r（s）是输入参考相位，e（s）是参考相位r（s）与VCO输出相位o（s）在N分频后得到的相位i（s）的相位差。KPD，GLPF（s），分别是鉴相器、环路

14、滤波器和压控振荡器的传递函数，H（s）是反馈传递函数。PLL开环传递函数是：第30页，本讲稿共47页锁相环初级讲义在现代通信系统中，为了达到较高的性能指标，大多数都是高于二阶的系统，采用二阶或三阶的环路滤波器已是普遍的现象。采用高阶的环路滤波器，可以使系统在缩短捕捉时间的同时，提高对相位噪声和寄生干扰的抑制。高阶的环路滤波器带来的问题是使得对锁相环的理论分析变得非常复杂。下图是一个具体的三阶环路滤波器的电路图，以下通过这个例子，展开详细的分析过程。第31页，本讲稿共47页锁相环初级讲义以下为了简化函数方程，定义参数：第32页，本讲稿共47页锁相环初级讲义三阶环路滤波器的传递函数可以写成：第33

15、页，本讲稿共47页锁相环初级讲义 对这个闭环传递函数进行分析，首先通过要求出分母的4个零点，用人工进行计算是非常困难的，现在我们可以借助计算机来达到这个目的，在Matlab软件中提供了这样的函数，我们能很容易地得到其零点P（i）(i=1，2，4)；然后，对闭环传输函数进行分解，进行到时域的转换；最后我们得到时域的频率响应fN(t)：第34页，本讲稿共47页锁相环初级讲义右图是频率为1 GHz，频率跳变为02 MHz和05MHz锁相环捕捉过程的仿真结果，从图中可以读出各自的捕捉时间。表1列出了不同的跳变频率的捕捉时间。第35页，本讲稿共47页锁相环初级讲义 从以上分析和仿真结果可以看出，捕捉时间

16、与PLL的结构特别是环路滤波器的结构相关，与频差有比较大的关系。所以要减小捕捉时间，就是要采取各种途径减小频差，尤其是当频差很大时，就有可能造成很长的捕捉时间甚至不能完成捕捉。减小频差的思路是在电路中增加对大的频差的检测电路，在捕捉过程之前，通过这个检测电路，对VCO进行频率的粗调，使VCO的频率向将要达到的频率方向靠拢，这样就减小了频差。第36页，本讲稿共47页锁相环初级讲义六、频率合成器中的相位噪声分析六、频率合成器中的相位噪声分析 锁相频率合成器的相位噪声主要有以下来源：1、参考频率源的噪声。在理想锁相环、VCO条件下，输出相位噪声将比参考频率源的噪声增加20lg（fO/fr）dB,其中

17、fO/fr为输出信号频率与参考信号频率之比。2、VCO相位噪声。VCO相位噪声主要有两种：闪烁噪声和白噪声。闪烁噪声主要由于半导体工艺或无源器件加工工艺质量不好造成，它具有高斯分布，功率谱密度具有1/f的性质，因此又称为1/f噪声；白噪声是VCO中有源器件的热噪声、散粒噪声及无源器件的热噪声的总称，它也具有高斯分布，功率谱密度具有均匀分布性质。3、鉴相器的噪声。由鉴相器的有源或无源器件引起的一些电压噪声，这种电压噪声通过压控振荡器后会在输出端引起相位噪声。第37页，本讲稿共47页锁相环初级讲义 4、程序分频器的噪声。程序分频器的基本电路是门电路或触发器等数字电路，数字电路都有一个触发电平，当输

18、入信号有低电平到高电平时，分频器的状态就发生翻转。由于输入信号的叠加噪声、工作环境等因素的影响使状态的翻转时刻不会相同，这种现象称为触发噪声。触发噪声进入鉴相器，使鉴相器的噪声增加，又经VCO使频率合成器的输出相位噪声增加。下图为锁相频率合成器的相位噪声模型。第38页，本讲稿共47页锁相环初级讲义 若忽略传输延迟，系统的总输出噪声可表示为：其中，H(S)为环路的低通型闭环传输函数，He(S)为环路的高通型闭环传输函数。可见，锁相频率合成器中的相位噪声主要由两部分组成：一是由参考频率源、鉴相器、环路滤波器及分频器产生的合成器近区噪声，即环路基底噪声，它经加权呈低通特性，用 表示；二是由VCO产生

19、的合成器远区噪声，即VCO噪声，它经加权呈高通特性，用 表示。第39页，本讲稿共47页锁相环初级讲义 1、由频率合成器的相位噪声分析可知：当合成器的参考频率源、鉴相器、VCO、分频比确定后，则环路的低通型相噪和高通型相噪也唯一确定。环路带宽的选择对高、低通型相噪均有影响，窄带环路有利于滤除输入噪声和环路基底噪声，但不利于滤除VCO噪声；宽带环路则正好相反。因此环路带宽过宽或过窄均不合适，选择最佳的环路带宽有利于使总的输出选择功率达到最小。2、采用锁频环路降低VCO相位噪声。3、选择适当的晶体振荡器频率。4、重视本振产生电路的设计。5、高鉴相灵敏度有助于减少鉴相器与VCO之间电路的噪声对相位噪声

20、的影响。6、减小分频系数N，提高脉冲边沿的陡度，可以使分频器获得更好的相噪性能。第40页，本讲稿共47页锁相环初级讲义七、锁相回路滤波器的最佳化设计七、锁相回路滤波器的最佳化设计 1、决定合适的回路频宽 在进行回路滤波器设计时所碰到的第一个问题是：如何在杂散（spur）的程度与锁定时间（lock time）之间进行取舍。在较小的回路频宽情况下，杂散的情形也较小，但是锁定时间较慢。较大的回路频宽则会产生较快的锁定时间但较高的杂散情形。不同的系统对于锁定时间有着不同的要求。锁定时间对于杂散程度的影响不能被忽略。系统设计者的目标是找出杂散程度与锁定时间之间的最佳取舍。例如目前使用锁相回路的GSM手机

21、，它的锁定时间为200微秒，这个锁定时间对于其它GPRS应用来说太过缓慢。要将手机升级成支持GPRS功能的话，则锁相回路必须要有锁定时间低于150微秒的设计。然而这将会导致较高的杂散程度。第41页，本讲稿共47页锁相环初级讲义 2、判定最佳的相位边限 设计锁相回路的另一项取舍是相位边限与系统稳定性之间的取舍。一个零度的相位边限意味着完全的不稳定。将传递函数G/（1+GH）纳入考量可以发现，当相位边限为零度时，此一传递函数的分母将变为零，函数本身也会变得不稳定。如果相位边限的值太低会导致不稳定与振幅过低，而如果值太高的话，系统将会振幅过高且无法产生足够的振铃。就某些观点而言，较高的相位边限确实会

22、拖慢系统运作的速度。那什么是最适当的相位边限呢？一般而言，40到55度之间通常是最佳化的相位边限所在。在这种最佳化的情形下，相位边限便会对一已知的杂散程度给出尽可能最快的锁定时间。不过，40到55度之间的范围是视应用而定，而此一范围也会因不同的应用而有所改变。第42页，本讲稿共47页锁相环初级讲义 3、滤波器位阶与极比值的判定 进行锁相回路设计时所面临的第三个取舍是极比值（pole ration）的大小。T1极经常位于回路频宽之内。除了T1极之外，三阶滤波器则有一个T3极，四阶中则有T3极与T4极。理论上，为了尽可能降低杂散程度，这些极最好能彼此交迭而上。然而，这意味着其中一个电阻值会趋近于无

23、限大，位在压控振荡器之前的电容值会趋近于零，而极比值则趋近于1。总而言之，极比值可用来让工程师建立起该回路滤波器衰减程度的概念。如果回路滤波器中的极比值为零，则可得到一较低阶的滤波器。例如，设计工程师有一个三阶滤波器，同时选择让T3/T1的比值为零，它实际上便是一个二阶滤波器。但如果让T3/T1极比值为1的话，理论上会产生最低的杂散程度，但是实际上却不可行，因为压控振荡器旁的电容将会成为零，而R3回路滤波器电阻将会变成无限大。第43页，本讲稿共47页锁相环初级讲义 使用高阶回路滤波器的效益究竟是什么？主要的效益是更低的杂散程度。换句话说，如果循环频宽维持不变，增加回路滤波器位阶（以及极比值）将

24、可降低杂散程度。但较高阶的回路滤波器也有其缺失，首先，它需要更多的被动组件，其次是新增的组件所产生的热会增加杂散程度，尤其是在回路频宽之外，然而这并不会构成太大问题。第三或较高阶的滤波器通常会在压控振荡器旁安置较小的电容，使得它更能容许压控振荡器的输入电容。压控振荡器的输入电容来自于何处？压控振荡器输入电容是导因于压控振荡器内部的寄生与变抗器二极管。目前没有制造商能够保证输入电容的范围。它是依频率而变化的。这个压控振荡器输入电容会与压控振荡器旁的回路滤波器电容相对应，因此在设计回路滤波器时，最合理的做法是将位于压控振荡器旁的电容，设计成比压控振荡器输入电容高出数倍。第44页，本讲稿共47页锁相

25、环初级讲义 在设计环路滤波器的时候，总是综合考虑各项指标，对所要求的参数进行折衷设计。如为了提高PLL电路的响应速度而增大环路滤波器的截止频率，则来自鉴相器中的交流成分不能得到足够大的衰减，VCO输出波形中包含的比较频率中的寄生成分增加。若为了减小VCO输出波形中比较频率中的寄生成分而降低环路滤波器的截止频率，则PLL的响应速度变慢。第45页，本讲稿共47页锁相环初级讲义结束语结束语 锁相环路的分析涉及到了电路理论、信号与系统、自动控制理论等一系列内容，而锁相环频率合成技术已经成为一种成熟的频率合成技术，出现了大量的可编程控制的鉴相器、分频器和VCO等等高集成度的产品，所以在频率合成器的设计中，环路滤波器的设计成为了重点，这样，对环路滤波器的分析变得重要。通过对设计产品的输出频率相位噪声、杂散输出和转换时间的理论分析，可以尽可能地设计出高质量的产品。第46页，本讲稿共47页锁相环初级讲义谢谢大家！谢谢大家！第47页，本讲稿共47页