《EDA病房呼叫系统.doc》由会员分享，可在线阅读，更多相关《EDA病房呼叫系统.doc（16页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 课程设计说明书课程：EDA技术基础组号：A1组 题 目：病房呼叫系统组 员：专 业：电子信息科学与技术指导教师：2010年4月8日A1组整体设计报告目 录一、课程设计思路11、设计题目12、设计要求13、设计想法1二、课程设计过程2 1、模块分配2 2、模块具体设计2三、课程设计综合介绍41、整体原理图42、引脚配置53、整体设计实现5参考文献6附件（病房呼叫系统整体程序）7一、课程设计思路一）、设计题目：病房呼叫系统二）、设计要求：1、 用8个开关模拟8个病房的呼叫输入信号，1号优先级最高；18优先级依次降低；2、 用一个数码管显示呼叫信号的号码；没信号时显示0；有多个信号呼叫时，显示优先
2、级最高的呼叫号（其他呼叫用指示灯显示）；用四个数码管显示呼叫等待时间（mm ss）。3、 凡有呼叫发出5秒的提示声；呼叫3分钟未处理输出报警信号。发挥部分：对低优先级的呼叫进行存储，处理完高优先级的呼叫，再进行低优先级呼叫的处理。三）、设计想法：1、整体设计思路：根据设计要求，我们将设计分为几个模块来设计，分别为：锁存模块、选优模块（对病房选优）、选优模块2（对复位选优）、计时模块、显示模块、蜂鸣模块。2、整体设计流程：（1）、锁存器：对病房呼叫的信号进行存储并处理信号，需要用一个对所有的呼叫信号进行存储的锁存器。（2）、数据选择器（选优）：对发出呼叫的病房进行优先选择，选择优先级最高的一个病
3、房号，病房号从1到8优先级一次降低。（3）、数据选择器2（选优2）：对时间控制信号进优先选择，这样就是的数码管显示器显示的时间为当前优先级最高的病房所呼叫的时间。（4）、计时器：病房呼叫系统中要求凡有呼叫发出，呼叫3分种未处理输出报警信号，即要求一个模块对呼叫时间计时，因此我们设计一个分秒计时器，对呼叫时间计时。实验箱中时钟频率为20MHZ，故计时部分需加入分频，我们使之为1s。（5）、显示器：用一个数码管显示呼叫信号的号码，用四个数码管显示呼叫等待时间（mm ss），设计一七段数码显示器，数码片选为低电平有效，扫描信号定为1KHZ。二、课程设计过程一）、模块分配：锁存模块：选优模块、对复位选
4、优模块：计时模块：显示模块：连接模块、蜂鸣器模块二）、模块具体设计1. 锁存模块：由于有8个病房所以设计了8个输入信号且高电平时为信号输入，另外考虑到时间模块显示的是当前等待时间，所以小组讨论后决定时间显示当前等待时间为最好，所以在锁存模块，把复位加到锁存模块，高电平的时候表示复位不工作，低电平的时候表示复位。锁存器的一个输入信号与LED灯相连，使得有呼叫信号时，与病房相对应的灯亮。另外一个相同的输出信号连接选优器，对信号进行选优，还有一个相同输出信号控制计时模块中的SP信号。2. 选优模块：由设计要求，数码管要显示优先级最高的病房的呼叫信号，所以我们须得对病房呼叫信号进行选优，还考虑到对时间
5、的优先级的问题，所以设计了两个优先输出信号。程序功能部分按优先病房号顺序依次输出BCD码代表的1、2、3、4、5、6、7、8.3. 选优2：考虑到复位键一一对应的问题，我们的时间模块又只用了一个，显示当前最优先病房的等待时间，所以选优2模块连在选优模块的后面以及和8个位宽的复位信号相连，然后通过选优模块，使得输出地复位信号为当前最优先的病房所对应的复位信号。锁存器模块的一个输出信号也在这时进行选优，选出来的优先级最高的信号与时间模块中的SP信号对应。4. 计时模块：由设计要求计时用四个数码管显示mmss, 所以时间方面采用的是以秒进位，实验箱中的时间频率为20MHZ,所以选择了0：即一秒的分频
6、，另外由于有呼叫信号时，SP=1,我们得立即计时,所以定义了每个1秒之内出现一个上升沿，当上升沿到来时时间加计1s，另外mmss之中前一个m代表的是分的十位，后一个m代表的是分的个位，前一个s代表的是秒的十位，后一个s代表的是秒的个位。5. 显示模块：显示模块所要显示的就是优先级最高的呼叫病房的号码以及呼叫等待的时间mmss，所以在模块的设计当中，我们用中间的六个数码管依次显示当前最优先呼叫病房号，分的十位，分的个位，再一个数码管显示一横杠，和秒计位区分开来。在依次是秒的十位，秒的个位。6. 连接模块：由于各个模块成功之后进行顶层设计时，时间模块和蜂鸣器模块的位宽不相等，故我设计了一个连接模块
7、，使得两模块能够顺利衔接起来。连接模块的输出部分和时间模块的mmss各部分相互对应，模块输出部分位宽的15-12位与记秒的个位的3-0位对应，位宽的11-8位与记秒的十位的3-0相对应，位宽的7-4位与记分的个位的3-0相对应，位宽的3-0位与记分的十位的3-0位相对应。7. 蜂鸣器模块：考虑到计时后发出5秒的提示声以及灯亮3分钟后进行报警，所以我设计的报警器模块和时间的链接模块是联系起来的，当输入为00000表示的是1秒，00000表示的是2秒，以此类推，当表示的时间是1-5秒时令蜂鸣器响，此时输出为低电平，表是的是蜂鸣器工作。当时间在6秒到3分钟之间的时候，编写程序另输出为高电平，此时蜂鸣
8、器不工作。超过三分钟时再令蜂鸣器工作5秒，进行报警工作，此时已经达到设计要求。 三、课程设计综合介绍我们对这个模块刚开始设计了和现在不同的方案，然后顶层设计时发现并不好实现，而且连接之后模块也比较复杂，所以我们重新思考之后就有了现在模块的初稿，但是在顶层设定好之后，跑实验箱是显示的结果并不如预期的，多次调试没出结果之后，我选择了排除错误，首先从自身下手，我把顶层的连接改成了用系统框图表示，选它的优点是比较直观，设想正确的话基本上不会出现什么错误，所以，当问题再次出现时我考虑到了每个模块的逻辑问题，经过一个一个找出现的问题，从时间模块的SP的高低电平的修改，在到蜂鸣器和时间表示对应的修改，在到对
9、选优模块最后执行语句YOU归零的修改，解决了计时器一直计时、蜂鸣器不工作、病房显示号不归零等问题，终于圆满的完成了实验的要求。 一）、病房呼叫系统框图如下：引脚配置如图：二）、综合引脚配置如下：三）、整体设计实现描述：实验箱上有8个7段数码管、16个用户LED灯（8个大LED灯，8个小LED灯）、16个开关量输入端口、8个拨码开关、 蜂鸣器等。工程引脚锁定下载完后，将其下载进FPGA中，进行硬件测试。具体实现如下：实验箱中有8个7段数码管，我们只用到了其中的6个，除前两个外从左到右分别显示：病房号码、minitue2、minitue1、（横杠）、second2、 second1。对应病房号指示
10、灯我们用8个小LED。接通电源，计时程序已下载进实验箱，蜂鸣器开始时不响，6个数码管显示000-00，拨码开关从SW1-SW7依次表示的是病房号1-7，当按下拨码开关SW1时表示2号病房开始计时，蜂鸣器接着响5秒钟然后不响，到时间记为三分钟时又开始报警。当同时按开关SW2与SW3时，病房号显示的还是2，因为病房2的优先级比病房三的要高，另外病房相应的拨码开关打开后，相应的指示灯也开始亮，小灯从左到右依次显示优先级从低到高的8个病房的呼叫情况。我们的实验的一个特色是设置了8个复位信号，我们主要考虑到一个实际问题，每一个复位键对应了当时优先级最高的一个病房的灯控和时间控制，当护士去处理优先级最高病
11、房的呼叫信号时，按下复位键，发出一个确知信号：有护士已经去处理这件事情了。而一个复位键相较之的缺点是，当有多个呼叫信号时，按下复位键所有的信号均清零了。参考文献1) FPGA实验指导书（5万门）.doc 2) EDA技术与VHDL 清华大学出版社 黄继业 3) 4) (VHDL_与数字电路设计5) 硬件语言描述与数字逻辑电路设计 侯伯亨 、顾新 编著)附件：病房呼叫系统整体程序一、锁存器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY SUOCUNQI IS PORT(REST:IN STD_LOGIC_VECTOR(7 DOWNTO 0); SI
12、N:IN STD_LOGIC_VECTOR(7 DOWNTO 0); SOUT1:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); SOUT2:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); SOUT3:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END SUOCUNQI;ARCHITECTURE bhv OF SUOCUNQI IS SIGNAL SOUT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGIN PROCESS(REST,SIN) BEGIN IF REST(0)=1 AND SIN(0)=0 THEN
13、 SOUT(0)=1; ELSE SOUT(0)=0; END IF; IF REST(1)=1 AND SIN(1)=0 THEN SOUT(1)=1; ELSE SOUT(1)=0; END IF; IF REST(2)=1 AND SIN(2)=0 THEN SOUT(2)=1; ELSE SOUT(2)=0; END IF; IF REST(3)=1 AND SIN(3)=0 THEN SOUT(3)=1; ELSE SOUT(3)=0; END IF; IF REST(4)=1 AND SIN(4)=0 THEN SOUT(4)=1; ELSE SOUT(4)=0; END IF;
14、IF REST(5)=1 AND SIN(5)=0 THEN SOUT(5)=1; ELSE SOUT(5)=0; END IF; IF REST(6)=1 AND SIN(6)=0 THEN SOUT(6)=1; ELSE SOUT(6)=0; END IF; IF REST(7)=1 AND SIN(7)=0 THEN SOUT(7)=1; ELSE SOUT(7)=0; END IF;END PROCESS;SOUT1=SOUT;SOUT2=SOUT;SOUT3=SOUT;END ARCHITECTURE bhv;二、选优模块LIBRARY IEEE;USE IEEE.STD_LOGIC
15、_1164.ALL;ENTITY XUANYOU IS PORT(SOUT:IN STD_LOGIC_VECTOR(7 DOWNTO 0); YOU1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); YOU2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END XUANYOU;ARCHITECTURE bhv OF XUANYOU ISSIGNAL YOU:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN PROCESS(SOUT,YOU) BEGIN IF SOUT(0)=1 THEN YOU=0001; ELSE IF SOUT
16、(1)=1 THEN YOU=0010; ELSE IF SOUT(2)=1 THEN YOU=0011; ELSE IF SOUT(3)=1 THEN YOU=0100; ELSE IF SOUT(4)=1 THEN YOU=0101; ELSE IF SOUT(5)=1 THEN YOU=0110; ELSE IF SOUT(6)=1 THEN YOU=0111; ELSE IF SOUT(7)=1 THEN YOU=1000; ELSE YOU1=0000; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF;EN
17、D PROCESS;YOU1=YOU;YOU2=YOU;END ARCHITECTURE bhv;三、计时选优模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY XUANYOU2 IS PORT(REST:IN STD_LOGIC_VECTOR(7 DOWNTO 0); SOUT3:IN STD_LOGIC_VECTOR(7 DOWNTO 0); YOU1:IN STD_LOGIC_VECTOR(3 DOWNTO 0); ZQ:OUT STD_LOGIC; LJ:OUT STD_LOGIC); END XUANYOU2;ARCHITECTURE
18、bhv OF XUANYOU2 ISBEGIN PROCESS(YOU1) BEGIN IF YOU1=0001 THEN LJ=REST(0); ELSE IF YOU1=0010 THEN LJ=REST(1); ELSE IF YOU1=0011 THEN LJ=REST(2); ELSE IF YOU1=0100 THEN LJ=REST(3); ELSE IF YOU1=0101 THEN LJ=REST(4); ELSE IF YOU1=0110 THEN LJ=REST(5); ELSE IF YOU1=0111 THEN LJ=REST(6); ELSE IF YOU1=100
19、0 THEN LJ=REST(7); END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END PROCESS; PROCESS(SOUT3)BEGIN IF YOU1=0001 THEN ZQ=SOUT3(0); ELSE IF YOU1=0010 THEN ZQ=SOUT3(1); ELSE IF YOU1=0011 THEN ZQ=SOUT3(2); ELSE IF YOU1=0100 THEN ZQ=SOUT3(3); ELSE IF YOU1=0101 THEN ZQ=SOUT3(4); ELSE IF Y
20、OU1=0110 THEN ZQ=SOUT3(5); ELSE IF YOU1=0111 THEN ZQ=SOUT3(6); ELSE IF YOU1=1000 THEN ZQ=SOUT3(7); END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END PROCESS; END ARCHITECTURE bhv;四、时间模块LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TIME ISPORT(REST
21、,SP,CLK :IN STD_LOGIC;SECOND1,SECOND2,MINITUE1,MINITUE2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END TIME;ARCHITECTURE ONE OF TIME ISSIGNAL TIMECLK,MINI:STD_LOGIC;SIGNAL SEC1,SEC2:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL MINI1,MINI2:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINMINITUE1(3 DOWNTO 0)=MINI1(3 DOWNTO 0);MINITUE
22、2(3 DOWNTO 0)=MINI2(3 DOWNTO 0);SECOND1(3 DOWNTO 0)BEGINPROCESS(CLK,SP)BEGINVARIABLE CNT:INTEGER RANGE 0 TO ;-分频 1SBEGINIF CLKEVENT AND CLK=1AND SP=1 THEN CNT:=CNT+1; IF CNT THEN TIMECLK=1; ELSIF CNT THEN TIMECLK=0; ELSE CNT:=0;TIMECLK=0; END IF; END IF;END PROCESS;-PROCESS(TIMECLK,REST) -计时部分程序BEGI
23、N IF(REST=0) THEN MINI2 =0000; MINI1 =0000; SEC2=0000; SEC1=0000; ELSIF (TIMECLKEVENT AND TIMECLK=1)THEN -检验时钟上升沿 IF SEC11001THEN SEC1=SEC1+1; ELSE SEC1=0000;IF SEC20101THEN SEC2=SEC2+1; ELSE SEC2=0000;IF MINI11001THEN MINI1=MINI1+1;ELSEMINI1=0000; IF MINI20101THEN MINI2=MINI2+1;ELSEMINI2=0000;END I
24、F;END IF;END IF;END IF;END IF;END PROCESS; END ONE;五、连接模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY SQU ISPORT(SECOND1:IN STD_LOGIC_VECTOR(3 DOWNTO 0); SECOND2:IN STD_LOGIC_VECTOR(3 DOWNTO 0); MINITUE1:IN STD_LOGIC_VECTOR(3 DOWNTO 0); MINITUE2:IN STD_LOGIC_VECTOR(3 DOWNTO 0); JISHI:OUT STD_LOG
25、IC_VECTOR(15 DOWNTO 0);END SQU;ARCHITECTURE ONE OF SQU ISBEGINJISHI(15 DOWNTO 12)=SECOND1;JISHI(11 DOWNTO 8)=SECOND2;JISHI(7 DOWNTO 4)=MINITUE1;JISHI(3 DOWNTO 0)=MINITUE2;END ARCHITECTURE ONE; 六、 蜂鸣模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY FENGMING IS PORT( BCD:IN STD_LOGIC_VECTOR(15 DOWNTO
26、0); MING:OUT STD_LOGIC);END FENGMING;ARCHITECTURE bhv OF FENGMING ISSIGNAL ING:STD_LOGIC;BEGINPROCESS(BCD)BEGINIF BCD=00000 THEN ING=1;ELSE IF BCD=00000 THEN ING=0;ELSE IF BCD=00000 THEN ING=0;ELSE IF BCD=00000 THEN ING=0;ELSE IF BCD=00000 THEN ING=0;ELSE IF BCD=00000 THEN ING=0;ELSE ING=1;IF BCD=10
27、000 THEN ING=0;ELSE IF BCD=10000 THEN ING=0; ELSE IF BCD=10000 THEN ING=0;ELSE IF BCD=10000 THEN ING=0;ELSE IF BCD=10000 THEN ING=0; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF; END IF;MING=ING;END PROCESS;END ARCHITECTURE bhv;七、显示模块USE IEEE.STD_LOGIC_1164.ALL;USE
28、IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY DISPLAY ISPORT( CLK:IN STD_LOGIC; SECOND1,SECOND2,MINITUE1,MINITUE2:IN STD_LOGIC_VECTOR(3 DOWNTO 0); YOU:IN STD_LOGIC_VECTOR(3 DOWNTO 0);-显示病房 DISP:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);-显示代码 LEDCS:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)-数码管片选 );EN
29、D DISPLAY;ARCHITECTURE ONE OF DISPLAY ISSIGNAL CLK_1K:STD_LOGIC; SIGNAL DATA:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINCLK_1KHZ:PROCESS(CLK)-产生1k的扫描信号 VARIABLE CNT:INTEGER RANGE 0 TO 20000; BEGIN IF RISING_EDGE(CLK)THEN CNT:=CNT+1; IF CNT10000THEN CLK_1K=1; ELSIF CNT20000THEN CLK_1K=0; ELSE CNT:=0;CLK_1K=0;
30、 END IF; END IF; END PROCESS;PROCESS (CLK_1K) -显示 VARIABLE CNT2:STD_LOGIC_VECTOR(3 DOWNTO 0); VARIABLE CNT3:INTEGER RANGE 0 TO 2; VARIABLE CNT:INTEGER RANGE 0 TO ;BEGINIF CLK_1KEVENT AND CLK_1K=1THEN CNT2:=CNT2+1;IF CNT2=0001THEN LEDCS=; DATA=MINITUE2; ELSIF CNT2=0010 THENLEDCS=;DATA=MINITUE1; ELSIF CNT2=0011 THENLEDCS=;DATA=1010; ELSIF CNT2=0100 THEN LEDCS=;DATA=SECOND2; ELSIF CNT2=0101 THEN LEDCS=;DATA=SECOND1; ELSIF CNT2=0110 THEN LEDCS=; DATADISPDISPDISPDISPDISPDISPDISPDISP DISP DISP DISP DISP DISP NULL; -千万注意！不能为，否则出错，会有空显示产生 END CASE; END PROCESS;END ONE;