《2021年高等教育自学考试全国统一命题考试《计算机组成原理》试题13【附答案】.pdf》由会员分享，可在线阅读，更多相关《2021年高等教育自学考试全国统一命题考试《计算机组成原理》试题13【附答案】.pdf（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、12006 年 4 月高等教育自学考试全国统一命题考试计算机组成原理试卷(课程代码 2318)一、单项选择题(本大题共 16 小题每小题 1 分共 16 分)在每小题列出的四个备选项中只有一个是符合题目要求的。请将其代码填写在题后的括号内。错选、多选或未选均无分。1若十进制数为 37.25，则相应的二进制数为 【 】 A100110.01 B110101.0l C100101.1 D100101.0l2若x反=1.1011，则 x= 【 】 A-0.0101 B-0.0100 C0.1011 D-0.10113某机字长 16 位，含一位数符，用补码表示，则定点小数所能表示的非零最小正数为 【
2、】 A 2-15 B2-16 C2-1 D1-2-154若采用双符号位补码运算，运算结果的符号位为 10，则 【 】A产生了负溢出(下溢) B产生了正溢出(上溢) C运算结果正确，为负数 D运算结果正确，为正数5在进行布斯补码一位乘法时，若相邻两位乘数 YiYi+1。为 0l 时，完成的操作是 【 】2 A无 B加(x)补 C减(X)补 D加(Y)补6若存储器存取周期为 l00nS，每次读写 1 字节，则该存储器的数据传输率等于 【 】 A8 107BS B8 107bS C106BS D106bS 7一般说来，直接映象常用在 【 】A 小容量高速 Cache 中 B大容量高速 Cache 中
3、C小容量低速 Cache 中 D大容量低速 Cache 中8堆栈指针 SP 的内容是 【 】A栈顶地址 B栈底地址 C栈顶内容 D栈底内容9在寄存器间接寻址方式中，操作数是从 【 】A主存中读出 B 寄存器中读出C 磁盘中读出 DCPU 中读出10在组合电路的硬连线控制器中，时序信号是 【 】 A时钟源的输入信号 B操作信号3 C操作控制信号 D操作定时信号11在微程序控制器中，一条机器指令的功能通常由 【 】 A一条微指令实现 B一段微程序实现 C一个指令码实现 D一个条件码实现12在串行传输时，被传输的数据 【 】 A在发送设备和接收设备中都是进行串行到并行的变换 B在发送设备和接收设备中
4、都是进行并行到串行的变换 C在发送设备中进行串行到并行的变换，在接收设备中进行并行到串行的变换 D在发送设备中进行并行到串行的变换，在接收设备中进行串行到并行的变换13总线上信息的传输总是由 【 】A CPU 启动 B 总线控制器启动C 总线主设备启动 D 线从设备启动14系统总线接口是指 【 】 A运算器、控制器、寄存器之间的连接部件 B运算器、寄存器、主存之间的连接部件 C运算器、寄存器、外围设备之间的连接部件 DCPU、主存、外围设备之间的连接部件15在一般磁盘中 【 】A 最外圈磁道的扇区数最大 B 最内圈磁道的扇区数最小4C中间磁道的扇区数最大 D各磁道的扇区数相同16在下列部件中，
5、属于外围设备的是 【 】 A主存 BCPU C控制器 D磁盘二、名词解释题(本大题共 6 小题。每小题 2 分共 12 分)17运算器18校验码19指令系统20微指令2l_系统总线22现场保护三、改错题(本大题共 5 小题每小题 2 分共 10 分)在下列各小 题的表述中均有错误请改正。23从一条指令的启动到下一条指令的启动的间隔时间称为机器周期。24在中央处理器中，运算器可以向控制器发出命令进行运算操作。25在单处理机总线中，相对 CPU 而言，地址线和数据线一般都为双向信号线。26多重中断方式是指 CPU 同时处理多个中断请求。27按不归零一 1 制记录方式记录的信息，具有自同步能力。四、
6、简答题(本大题共 6 小题每小题 5 分共 30 分)28在存储系统中，为什么设有主存和辅存这样两个层次?29某机指令字长 12 位，每个地址段三位，试提出一种字段分配方案，使该机指令系统能有 6 条三地址指令和 8 条二地址指令。530为什么说各指令周期采用相同的机器周期数不是最合理的方法?31总线时钟频率为 40MHz，每 4 个时钟周期传输一个数据字，每字为 32 位。该总线的数据传输率为多少字节秒?32说明中断方式的适用场合，举出三个应用例子。33简述通道方式与 DMA 方式的主要异同点。五、计算题(本大题共 l 小题10 分)34用原码加减交替一位除法进行 62 运算。要求写出每一步
7、运算过程及运算结果。六、设计题（本大题共 2 小题，第 35 小题 10 分，第 36 小题 12 分，共 22 分）35单总线 CPU 结构如下图所示，其中有运算部件 ALU、寄存器 Y 和 Z、通用寄存器 R0R3 指令寄存器 IR、程序计数器 PC、主存地址寄存器 MAR 和主存数据寄存器MDR。试拟出 CPU 读取并执行 LOAD R1,(R2)取数指令的流程，指令中 R1表示目的寻址为寄存器寻址， （R2）表示源寻址为寄存器间接寻址。36用 2K 4 位片的 RAM 存储器芯片设计一个 8KB 的存储器，设 CPU 的地址总线为 A12A0(低)，数据总线为 D7D0(低)，读写控制信号为 RW，访存请求信号为 MREQ。存储器芯片控制信号有 CS 和 WE。 (1)该存储器需要多少片 2K 4 位片的存储器芯片?(2)画出该存储器与 CPU 连接逻辑图。678