微机接口与应用技术教案.doc

《微机接口与应用技术教案.doc》由会员分享，可在线阅读，更多相关《微机接口与应用技术教案.doc（25页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、微机接口与应用技术教案课程名称：微机接口与应用技术授课主题：微机的基本原理授课对象： 高起专层次计算机专业学生授课时间：2010年3月7日 一个课时目的要求：1、了解这门课程的主要作用 2、理解微机接口的基本原理 3、具备基础的动手操作能力 4，掌握微机原理的实践应用 5、通过对具体实例的分析，使学生在思考问题、解决问题的全面性、逻辑性方面得到锻炼，提高学生分析问题、解决问题的能力。内容重点： 1. 微机原理的一些基本概念2. 微型计算机的认识3. 微型计算机的总线结构内容难点：微型计算机的总线结构教学方法：1、网上直接答疑解决学生问题，方便灵活。 2、用对比、比较的方法分析不同的编程，便于学

2、生理解和记忆； 3、在整个程序分析的过程中，不断联系、运用学过的知识，使学生在不断复习旧知识的过程中，自然而然掌握了新知识。第一章 微型计算机概论1.1微型计算机的初步认识1.1.1、定义 微处理器是指由一片或几片大规模集成电路组成的中央处理器。 微型计算机(Microcomputer)是指以微处理器为基础，配以内存储器及输入输出(I0)接口电路和相应的辅助电路而构成的裸机。把微型计算机集成在一个芯片上即构成单片微型计算机(Single Chip Microcomputer)。 微型计算机系统(Microcomputer System)是指由微型计算机配以相应的外围设备(如打印机、显示器、磁盘

3、机和磁带机等)及其他专用电路、电源、面板、机架以及足够的软件而构成的系统。 1.2 微型计算机的总线结构1.2.1 微处理器的典型结构微型处理器主要由三部分组成，它们是： (1) 运算器，包括算术逻辑单元(ALU)，用来对数据进行算术和逻辑运算，运算结果的一些特征由标志寄存器储存。 (2) 控制器，包括指令寄存器、指令译码器以及定时与控制电路。根据指令译码的结果，以一定时序发出相应的控制信号，用来控制指令的执行。 (3) 寄存器阵列，包括一组通用寄存器和专用寄存器。通用寄存器组用来临时存放参与运算的数据，专用寄存器通常有指令指针IP(或程序计数器PC)和堆栈指针SP等。在微处理器内部，这三部分

4、之间的信息交换采用总线结构来实现。总线是各组件之间信息传输的公共通路，这里的总线称为“内部总线”(“或片内总线”)，用户无法直接控制内部总线的工作，因此内部总线是透明的。1.2.2 微型计算机的基本结构它由微处理器、内存储器和IO接口电路组成，也是采用总线结构来实现相互之间的信息传送。 第二章 8086微处理器的基本结构 2.1 从8086到Pentium2.1.1 Intel 8086微处理器的基本结构 8086微处理器是Intel公司于1978年6月推出的第三代微处理器16位微处理器，它集成了29 000个晶体管，采用40条引脚的DIP(双列直插)封装，时钟频率有3种：5MHz(8086)

5、、8MHz(80861)和10MHz(80862)。 为了提高程序的执行速度，充分使用总线，8086微处理器被设计为两个独立的功能部件：执行部件（EU）和总线接口部件（BIU）。一、总线接口部件BIU(Bus Interface Unit)总线接口部件由段寄存器、指令指针、地址形成逻辑、总线控制逻辑和指令队列等组成。二、执行部件EU(Execution Unit) 执行部件由通用寄存器、标志寄存器、运算器(ALU)和EU控制系统等组成。2.1.2 Intel 80286微处理器的基本结构80286是美国Intel公司于1982年推出的一种高性能的16位微处理器，片内集成了存储管理和保护机构，能

6、用四层特权支持操作系统和任务的分离，同时也支持任务中的程序和数据的保密。80286是8086向上兼容的微处理器，80286具有两种工作方式实方式(又称实地址方式)和保护方式(又称保护虚地址方式)。80286微处理器内部有4个功能部件，即地址部件AU、指令部件IU、执行部件EU和总线部件BU。一、地址部件AU(Address Unit) 地址部件AU由地址偏移量加法器、段基址寄存器、段容量寄存器、段限检查器和物理地址加法器等组成。二、指令部件IU(Instruction Unit)指令部件IU由指令译码器和已被译码的指令队列组成，其功能是不断地从总线部件BU内的预取代码队列中取出指令，译码后放到

7、已被译码的指令队列中，为执行部件EU执行指令做好准备。三、执行部件EU(Execution Unit)执行部件EU由算术逻辑部件、控制器和微代码只读存储器构成。EU负责执行指令，所执行的指令是从IU中取来的已译码的指令。四、总线部件BU(Bus Unit) 总线部件BU由地址锁存器和驱动器、总线控制器、数据收发器、预取器和6字节指令预取队列以及协处理器接口等组成。2.1.3 Intel 80386微处理器的基本结构80386由六大部件组成，即总线接口部件、指令预取部件、指令译码部件、执行部件、分段部件和分页部件。一、总线接口部件BIU(Bus Interface Unit) 总线接口部件提供中

8、央处理部件和系统之间的高速接口，其功能是为产生访问存储器和IO端口(即完成总线周期)所必须的地址、数据和命令信号，这些动作能与当前的任何操作同时进行。二、指令预取部件IPU(Instruction Prefetch Unit) IPU包含16个字节的预取队列寄存器，当总线空闲周期到来时，把指令流的4个字节读出，存到指令预取队列寄存器中。80386的平均指令长度为3.5字节，所以预取队列寄存器中一般可存放5条指令。三、指令预译码部件IDU(Instruction Predecode Unit)IDU的作用是对指令操作码进行预译码，它可以完成从指令到微指令的转换，并将其存放在已译码的指令队列中，供

9、执行部件使用。这样，可以节省取指令和译码的时间。四、执行部件EU(Execution Unit) EU包括8个32位通用寄存器，一个64位桶形移位寄存器(Barrel Shifter)和一个乘除法器。五、分段部件SU(Segmentation Unit)SU按指令要求实现有效地址的计算，以完成从逻辑地址到线性地址的转换，同时完成总线周期分段的违法检查(由图23中保护测试单元Protection Test Unit完成)。六、分页部件PU(Paging Unit)PU把由SU或IPU产生的线性地址转换成物理地址，这种转换是通过两级页面重定位机构来实现的2.1.4 Intel 80486微处理器的

10、基本结构80486基本上沿用了80386的体系结构，以保持同86系列微处理器在目标码级的兼容性。它由8个基本部件组成：总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件、存储器管理部件以及超高速缓冲存储部件(Cache)和高性能浮点处理部件。其中后两个部件是在80386的基础上为提高80486的性能而设计的。同80386相比，80486微处理器在结构上具有如下特点： (1) 在80486芯片内部包含了增强型的80387协处理器，称为浮点部件FPU(又称为浮点处理部件，浮点运算部件)。FPU和80387完全兼容。由于FPU功能扩充，并且是在80486芯片内部，使引线缩短，片内数据总线加

11、宽，从而使其处理速度比80387提高了3-5倍。（也就是说：内置FPU比外置80387的速更快）。 (2) 80486芯片内部含有8KB的数据和指令Cache，用于给频繁访问的数据和指令提供快速的局部存储。Cache系统截获80486对内存的访问，对所需要的数据是否驻留在Cache进行查询。如果数据或指令在Cache中，这就称作“命中”(HIT)。每当“命中”发生，则可以不插入等待状态就把数据或指令取回。如果“未命中”(MISS)，则内存询问返回给系统，并从内存读取数据或指令以进行弥补。 80486芯片内部Cache采用4路成组相关方式，内部总线宽度为16字节。芯片内部CPU与FPU之间的数据

12、通道是64位，CPU与Cache之间、Cache与Cache控制器之间的数据通道是128位。 (3) 采用RISC技术，使芯片内的不规则控制部分减少，指令以较短的周期执行。同时以布线逻辑直接控制来代替微代码控制，进一步缩短可变长指令的译码时间，使基本的指令可以用一个时钟周期完成。 (4) 80486采用单倍的时钟频率，即CLK端加入的时钟频率，就是80486内部处理器的时钟频率，可以大大提高电路的稳定性。 (5) 80486内部数据总线的宽度为64位，在其Cache与浮点部件之间采用了二条32位总线连线。而80386与80387之间只有一条32位总线相连，且80387本身无直接访问存储器的能力

13、，要读写数据必须借助80386，即先由80386将数据读出再送到80387中进行浮点处理，而80486的Cache与浮点寄存器之间可直接进行数据交换，大大削弱了那些中间开销。这也是80486缩短指令周期的重要原因之一。2.2 80X86微处理器的编程结构2.2.1基本结构寄存器80X86微处理器有16个基本结构寄存器， 这16个寄存器按其用途可分为通用寄存器、专用寄存器和段寄存器3类。一、通用寄存器(General Purpose Registers) 通用寄存器有8个，即累加器EAX(Accumulator)、基址寄存器EBX(Base)、计数寄存器ECX(Counter)、数据寄存器EDX

14、(Data)、堆栈指针ESP(Stack Pointer)、基址指针EBP(Base Pointer)、源变址寄存器ESI(Source Index)以及目的变址寄存器EDI(Destination Index)。二、专用寄存器(Special Registers) 80X86微处理器的专用寄存器有指令指针EIP(Instruction Pointer)和标志寄存器EFLAGS(Flags)。1指令指针EIP32位指令指针指向要执行的下一条指令的偏移值，该偏移值相对于指令所在代码段的基地址(段起始地址)，在8086和80286微处理器中，指令指针为16位寄存器，以IP表示。2标志寄存器EFLA

15、GS 32位标志寄存器EFLAGS用于指示微处理器的状态，并控制其操作。三、段寄存器 6个16位段寄存器用来保存标志现行可寻址存储器段的段选择子(Selector，又称选择符)值，在实地址方式中，段的长度固定为64K字节(216字节)，而在保护方式下，每个段的长度可以是1个字节到机器的整个线性和物理地址空间，即4G字节(232字节)间任选。2.2.2系统级寄存器 80X86微处理器中有一组系统级寄存器：5个控制寄存器CR0CR4、2个系统地址寄存器GDTR（全局描述符表）、IDTR（中断描述符表），以及2个系统段寄存器TR、LDTR（局部描述符表）。一、控制寄存器(Control Regist

16、ers)80X86微处理器有5个控制寄存器，用来实现对80X86微处理器的多种功能的控制与选择。控制寄存器CR0在80286微处理器中(称为机器状态字MSWMachine Status Word)为一16位寄存器，定义了PE、MP、EM和TS 4位。在80386微处理器中，CR0定义了PE、MP、EM、TS以及ET和PC这6位。80486微处理器的CR0定义了10位，即PE、MP、EM、TS、NE、WP、AM、NW、CD和PG，另外位4恒置“1”(即80386中的ET位置1)。而Pentium和Pentium Pro微处理器的CR0同80486。2CR2 页故障线性地址寄存器CR2用来保存发生

17、页故障中断(异常14)之前所访问的最后一个页面的线性页地址。用软件读出即可得到发生页故障的线性地址。CR2由80386以上微处理器定义。3CR3页目录基地址寄存器CR3用来存放页目录表的物理基地址。由于页目录表是按页对齐的(4KB)，因而CR3通过高20位来实施这一要求，而低12位定义为其他用途，目前已定义7位。CR3为80386以上微处理器才使用，其中PWT和PCD两位为80486微处理器新定义的。4.CR4CR4是Pentium以上处理器中新增加的控制寄存器，目前定义了8位。二、系统地址寄存器(System Address Registers)在保护方式下，存储器操作数所在的段的性质由一个

18、称为“描述子”(Descriptor)的数据结构来描述的，而在一个系统中，所有段的描述子存放在一个或几个称为“描述子表”的存储区中，为了寻址和定义这些描述子表的地址，80X86(80286以上)中包含有2个系统地址寄存器GDTR和IDTR。1GDTR(Global Descriptor Table Resister)全局描述子表寄存器GDTR是一个48位字长的寄存器(对80286而言，为40位寄存器)，其间存放全局描述子表的段基址(Segment Base Address，段起始地址，32位80386以上处理器，或24位80286)以及段限(Limit，16位)。 2IDTR(Interrup

19、t Descriptor Table Resister)中断描述子表寄存器IDTR是一个48位字长的寄存器(对80286而言，为40位寄存器)，其间存放中断描述子表的段基址(段起始地址，32位80386以上处理器，或24位80286)以及段限(16位)。三、系统段寄存器(System Segment Register) 80286以上的微处理器有2个系统段寄存器LDTR(局部描述子表寄存器)和TR(任务状态段寄存器)，他们同段寄存器一样，需装入一个选择子，以决定相应描述子表的地址。 1LDTR(Local Descriptor Table Register) 局部描述子表寄存器是一个16位的寄

20、存器，为了访问局部描述子表，需在LDTR中装入一个选择子，用该选择子访问全局描述子表，并把局部描述子表的段基址、段限和访问权(Access Right)装入LDTR的Cache区(LDT Cache描述子寄存器，或称段描述子Cache)。这些段描述子Cache的值根据装入段寄存器中选择子值所索引(变址)的段描述子内容来定义。2TR(Task State Segment Register) 能在任务或进程之间进行快速切换是多任务多用户操作系统的一个重要属性。80286以上的处理器通过提供用硬件实现任务切换指令来直接支持这一操作。每一个任务都必须由一个与其相关联的TSS(任务状态段，Task St

21、ate Segment)标识，即现行的TSS由被称为任务状态段寄存器的TR来标识，TSS中保存有当前任务的所有环境。2.2.3调试和测试寄存器80386以上的处理器中还有调试寄存器和测试寄存器用于排除故障和用于测试分页和Cache状态。一、调试寄存器(Debug Registers) 80386中定义了6个调试寄存器，其中DR0DR3指定了4个线性断点地址，DR7为调试控制寄存器，用于设置断点，DR6为调试状态寄存器，用于显示断点的当前状态。这是一组32位的寄存器，是程序员可访问的，提供片上支持调试。二、测试寄存器(Test Registers) 80386有2个测试寄存器TR6和TR7，用来

22、测试TLB(Translation Lookaside Buffer，转换后备缓冲器)。TLB中保存着最常用的页表地址转换。TR6是TLB的命令测试寄存器，指示读写TLB的入口；TR7是TLB的数据寄存器，保存TLB的测试数据。2.2.4浮点寄存器 80486处理器片内集成有FPU(Floating Processing Unit，浮点处理部件)，其浮点寄存器包括8个数据寄存器、1个标记字、1个控制寄存器、1个状态寄存器、1个指令指针以及1个数据指针，如图212所示。 1数据寄存器(Data Registers) 2标记字(Tag Word) 3状态寄存器(Status Registers)状

23、态寄存器存放16位状态字，反映FPU的总的状态。 4控制寄存器(Control Registers)2.3 80X86微处理器的引脚功能2.3.18086微处理器的引脚功能 8086微处理器是Intel公司的第三代微处理器16位微处理器。它采用40条引脚的DIP(双列直插)封装。时钟频率有3种：5MHz(8086)、8MHz(80861)和10MHz(80862)。 2.4 8086微处理器的基本时序一、指令周期、总线周期和时钟周期 8086 CPU与外部交换信息总是通过总线进行的。CPU的每一个这种信息输入、输出过程需要的时间称为总线周期(Bus Cycle)，每当CPU要从存储器或输入输出

24、端口存取一个字节或字就需要一个总线周期。一个指令周期由一个或若干个总线周期组成。二、几种基本时序的分析 8086 CPU的外部操作主要有如下几种：存储器读写；IO端口读写；中断响应；总线保持(最小方式)；总线请求允许(最大方式)；复位和启动；暂停。三、最大方式时序与最小方式时序的区别最大方式下的总线时序基本上与最小方式相同，其区别有如下几点：1控制信号。2命令信号及总线周期状态信号。3中断响应时序4总线请求和允许时序 第三章 汇编语言指令系统概述 3.1 汇编语言指令系统概述一、通用数据传送指令 8086有4类传送指令，以实现CPU的内部寄存器之间、CPU和存储器之间、CPU和IO端口之间的数

25、据传送。这4类指令是： 通用传送指令； 地址传送指令； 累加器专用传送指令； 标志传送指令。1通用数据传送指令 通用传送指令中包括最基本的传送指令MOV，堆栈指令PUSH和POP，数据交换指令XCHG。 最基本的传送指令MOV 指令是形式最简单、也是我们随后用的最多的指令，它可以实现CPU内部寄存器之间的数据传送、寄存器和内存之间的数据传送，还可以把一个立即数送给CPU的内部寄存器或者内存单元。例3-1 MOV AL，B 这条MOV指令把字符B的ASCII码(42H)传送到AL寄存器中。例3-2 MOV DX，OFFSET ARRAY将ARRAY的偏移地址送到DX寄存器，其中OFFSET为属性

26、操作符，表示应把跟在后面的符号地址的值(而不是内容)作为操作数。如果ARRAY的值如图32所示，则指令执行后，符号地址ARRAY的偏移量0005H被送到了DX寄存器中。例3-3 MOV AL， AREA1 ；ALAREA1中的内容14HMOV AREA2， AL ；0002H单元14H设AREA1和AREA2的值如图32所示，第一条MOV指令将AREA1存储单元中的内容(14H)送入AL，再由第二条MOV指令传送到AREA2存储单元中。对于通用传送指令的使用，有几点需要注意： 通用传送指令可送8位数据，也可传送16位数据，具体决定于指令中涉及的寄存器是8位还是16位，也决定于立即数的形式。 通

27、用传送指令中总是既含源操作数，又含目的操作数，两者之中至少有一个是用寄存器来指出的，这可减少指令长度。 不能在两个内存单元之间直接传送数据。 在通用传送指令中，寄存器既可以作为源操作数，也可以作为目的操作数，但CS和IP这两个寄存器不能作为目的操作数，换句话说，这两个寄存器的值不能随意修改。 用BX、SI、DI来间接寻址时，默认的段寄存器为DS，而用BP来间接寻址时，默认的段寄存器为SS。比如：MOV WORD PTR BP，1000； WORD PTR为伪指令 MOV WORD PTR BX，2000设DS=3000H，SS=4000H，BX=5000H，BP=6000H，则前一条指令将立即

28、数1000送到物理地址为46000H和46001H（40000+6000）的两单元中，后一条指令将立即数2000送到物理地址为35000H和35001H（30000+5000）的两单元中。 8086系统规定，凡是遇到给SS寄存器赋值的传送指令时，系统会自动禁止外部中断，等到本条指令和下条指令被执行之后，才又自动恢复对SS寄存器赋值前的中断开放情况。这样做是为了允许程序员连续用两条指令分别对SS和SP寄存器赋值，同时又防止堆栈空间变动过程中出现中断。了解了这一点之后，就应该注意在SS和SP的指令之间不要插入其他指令。 所有的通用传送指令都不改变标志。二、 输入输出指令输入输出指令可以分为两大类；

29、一类是直接的输入输出指令，另一类是间接的输入输出指令。下面是直接的输入输出指令的例子。在这些指令中，提供了输入端口或者输出端口的端口号。IN AL，50H ；将50H端口的字节读入ALIN AX，70H ；将70H，71H两端口的值读入AX，70H端口的内容读入AL，71H端口的内容读入AHOUT 44H，AL ；将AL中的1个字节输出到44H端口OUT 80H，AX ；将AX中的内容输出到80H，81H两端口，AL中的内容输出到80H，AH中的内容输出到81H下面是间接的输入输出指令的例子。假定执行这些指令前，在DX寄存器中已经用传送指令设置好了端口号。IN AL，DX ；从DX所指的端口中

30、读取1个字节IN AX，DX ；从DX和DX+1所指出的两个端口中读取1个字，较低地址端口中的值读到AL中，较高地址端口中的值读到AH中。OUT DX，AL ；将AL中的字节输出到DX所指的端口中OUT DX，AX ；将AL中的字节输出到DX所指的端口中，同时将AH中的字节输出到DX+1所指的端口中使用输入输出指令时，要注意以下两点： 只能用累加器作为执行输入输出过程的机构，不能用其他寄存器代替。 用直接输入输出指令时，寻址范围为0255，即16进制数FFH是直接输入输出指令中允许使用的最大端口号。在一些规模较小的微型机系统(比如单板机)中，外部设备的端口号往往就在0255范围内。 例3-4

31、下面是用IN指令从输入端口读取数据的几个具体例子IN AL，0F1H；AL从F1H端口读入一个字节IN AX，80H ；AL80H口的内容 AH81H口的内容MOV DX，310H ；端口地址310H先送入DX中IN AL，DX ；AL310H端口的内容 例3-5 IN指令中也可使用符号来表示地址，例如下面指令从一个模数(AD)转换器读入一个字节的数字量到AL中：ATOD EQU 54H ；AD转换器口地址为54H IN AL，ATOD ；将54H口的内容读入AL中 例3-6 下面是几个用OUT指令对输出端口进行操作的例子。OUT 85H， AL ；85H端口AL内容MOV DX，0FF4H

32、OUT DX，AL ；FF4H端口AL内容 MOV DX，300H ；DX指向300HOUT DX，AX ；300H端口AL内容 301H端口AH内容 第四章 半导体存储器及其接口4.1半导体存储器4.1.1概述一、内存储器的基本结构当CPU启动一次存储器读操作时，先将地址码由CPU通过地址线送入地址寄存器MAR，然后是控制线中的读信号线READ线有效，MAR中地址码经过地址译码后选中该地址对应的存储单元，并通过读写驱动电路，将选中单元的数据送入数据寄存器MDR，然后通过数据总线读入CPU。二、 存储器中的数据组织三、半导体存储器的主要技术指标1存储容量2存储速度3可靠性四、半导体存储器的分类

33、 从器件组成的角度来分类，半导体存储器可分为单极型存储器和双极型存储器两种。 从存储器工作特点、作用和制作工艺的角度来看，又可分为如下几种：1随机存取存储器RAM(Random Access Memory) RAM的特点是存储器中信息能读能写，且对存储器中任一存储单元进行读写操作所需时间基本上是一样的，RAM中信息在关机后立即消失。它又可分为静态RAM(SRAM)和动态RAM(DRAM)两种。 (1) SRAM SRAM的特点是只要电源不撤除，写入SRAM的信息将不会消失，不需要刷新电路。同时再读出时不破坏原存信息，一经写入可多次读出。SRAM的功耗较大，容量较小，存取速度较快。 (2) DR

34、AM DRAM的集成度较高、功耗也低。但缺点是保存在DRAM中的信息MOS管栅极分布电容上的电荷会随着电容器的漏电而逐渐消失，一般信息保存时间为2ms左右。为了保存DRAM中的信息，每隔12ms要对其刷新一次，因此采用DRAM的计算机必须配置刷新电路。另外，DRAM的存取速度较慢，容量较大。一般微机系统中的内存都采用DRAM。2只读存储器(Read Only Memoy) ROM的特点是用户在使用时只能读出其中信息，不能修改和写入新的信息，存储单元中的信息由ROM制造厂在生产时一次性写入，ROM中的信息在关机后不会消失。这种ROM称为掩膜ROM(Masked ROM)。此外，ROM还有如下几种

35、类型： (1) PROM(Programmable ROM，可编程ROM) PROM中的程序和数据是由用户自行写入的，但一经写入，就无法更改，是一次性写入的ROM。 (2) EPROM(Erasable Programmable ROM，可擦除可编程ROM) EPROM可由用户自行写入程序和数据，写入后的内容可由紫外线灯照射擦除，然后可重新写入新的内容，EPROM可多次擦除，多次改写。这种由紫外线擦除的EPROM可写为UVEPROM(UVUltra Violet)。(3) E2PROM(Electrically Erasable Programmable ROM，电可擦除可编程ROM)可用电信

36、号进行清除和改写的存储器，使用方便，芯片不离开插件板便可擦除或改写其中的数据。又可表示为EEPROM或EAPROM(Electrically Alterable ROM，电可改写的ROM)。E2PROM使用方便，但存取速度较慢，价格较贵。4.1.2RAM芯片的结构、工作原理及典型产品一、RAM芯片的内部结构 在容量较大的存储器中，往往把各个存储字的同一位组织在一个存储芯片中.1 SRAM的存储单元2单管DRAM的存储单元二、SRAM典型芯片举例 1SRAM芯片HM6116 HM6116是一种20488位的高速静态CMOS随机存取存储器，其基本特征是： (1) 高速度； (2) 低功耗； (3)

37、 与TTL兼容； (4) 管脚引出与标准的2K8的芯片(例如2716芯片)兼容； (5) 完全静态无需时钟脉冲与定时选通脉冲。2. DRAM 芯片Intel 2164Intel 2164是64K1位的芯片，其基本特征是： 存取时间为150ns/200 ns（分别以2164A-15，2164A-20为标志）； 低功耗，工作时最大为275mW，维持时最大为27.5mW； 每2ms需刷新一遍,每次刷新512个存储单元，2ms内需有128个刷新周期。4.1.3ROM芯片的结构、工作原理及典型产品一、ROM芯片的组成和基本存储单元只读存储器(ROM)的组成由地址译码器、存储矩阵、控制逻辑和输出电路等4部

38、分组成。二、EPROM芯片Intel 2732A Intel 2732A是一种4K8位的EPROM，其存取时间为250ns和200ns，在同80862(8MHz)CPU接口时，无需插入等待周期即可正常工作。1引脚功能 2732A的存储容量为4KX8位，有12条地址线A11A0，8条数据线D7D0。2条控制线中 为芯片允许线，用来选择芯片； 为输出允许线，用来把输出数据送上数据线，只有当这两条控制线同时有效时，才能从输出端得到读出的数据。读出的必要条件 ， 。2工作方式2732A有几种工作方式:(1) 读方式(2) 待用方式(3) 编程方式(4) 编程禁止方式 (5) Intel标识符方式三、I

39、ntel 27XXX系列EPROM简介除2732外，Intel 27系列常用的EPROM芯片还有2716、2764、27128、27256等，这4种EPROM芯片的容量分别为2K8位、8K8位、16K8位和32K8位。四、EPROM芯片使用时要注意的问题 为防止EPROM的永久性损坏，必须注意： (1) 端加有+25V或+21V电压时，不能插或拔EPROM芯片，只有在关掉+25V或+21V电压时才能插或拔。 (2) 加电时，必须先加(+5V)后，再加(+25V或+2lV)；关掉时，则必须先关，再关。 (3) 当为低电平时，不能在低电平和+25V(或+2lV)之间转换。4.2半导体存储器接口的基

40、本技术4.2.18位微机系统中的存储器接口一、集成译码器及其应用 174LS138译码器 在微机系统中，常采用中规模集成电路芯片74LS138作为地址译码器。 274LS138的应用二、实现片选控制的两种方法 在存储器系统中，实现片选控制的方法有三种，即全地址译码、部分地址译码和线选。 1全地址译码法 2部分地址译码法 3线选法三、控制信号的连接在存储器系统中，SRAM通常有三条控制信号线片选信号 、写允许信号 和输出允许信号。最后还要特别指出的是，在存储器芯片同CPU连接时要注意： CPU总线的负载能力问题。 CPU的时序同存储器芯片的存取速度的配合问题。422 动态存储器的连接 4316位

41、和32位系统中的内存储器接口4.3.116位微机系统中的内存储器接口一、16位微机系统中的奇偶分体二、80888086的存储器访问操作1字节访问和字访问 8088是准16位微处理器，其外部数据总线为8位，内部寄存器和运算器为16位，一个总线周期只能访问一个字节，要进行字操作，必须用两个总线周期，第一个总线周期访问低位字节、第二个总线周期访问高位字节。 8086是标准的16位微处理器，其外部数据总线为16位，每个存储周期可以访问存储器中的8位或16位信息。当8086访问一个整字(16位)变量时，该变量的地址为偶地址(即字变量的低字节在偶地址单元，高字节在奇地址单元)，则8086将用一个总线周期访

42、问该字变量；如果该字变量的地址为奇地址(即字变量的低字节在奇地址单元，高字节在偶地址单元)，则8086要用两个连续的总线周期才能访问该字变量，每个周期访问一个字节。2“对准的”字与“未对准的”字 第五章 输入/输出 6.1概 述5.1概 述 接口：主机与外设相互连接部分，是外设与CPU进行数据交换的协调及转换电路。5.1.1外设接口的功能 根据外围设备的多样性、复杂性，外设接口电路应具有如下功能： (1) 转换信息格式； (2) 提供联络信号； (3) 协调定时差异； (4) 进行译码选址； (5) 实现电平转换； (6) 具备时序控制； (7) 最好可编程序。5.1.2接口与端口外设接口”是

43、“CPU”与“外设”之间传送信息的一个“界面”、一个“连接部件”。外设接口一边通过CPU的三总线(或微机总线)同CPU连接，一边通过三种信息数据信息、控制信息和状态信息同外设连接，CPU通过外设接口同外设之间交换的信息就是这三种信息。其中：数据信息可以有数字量、模拟量和开关量三种类型。状态信息表示外设当前所处的工作状态，例如READY(就绪信号)表示输入设备已装备好信息，BUSY(忙信号)表示输出设备是否能接收信息。控制信息是由CPU发出的、用于控制外设接口工作方式以及外设的启动和停止的信息。5.1.3IO端口的编址方式CPU对外设的访问实质上是对外设接口电路中相应的端口进行访问。IO端口的编

44、址方式有两种独立编址与存储器映象编址（也称为统一编址）。一、独立编址(专用的IO端口编址)二、存储器映象编址(统一编址)5.2简单的输入输出接口芯片5.2.1芯片功能简介一、74系列器件74系列器件是TU(Texas Instrument，德州仪器)公司生产的中小规模TTL集成电路芯片，这是一种低成本、工业民用产品，工作温度为070，从功能和速度分类有如下几类：74xxx标准TTL74Lxxx低功耗TTL74Sxxx肖特基型TTL74LSxxx低功耗肖特基型TTL74ALSxxx高性能型TTL74Fxxx高速型TTL二、锁存器74LS373三、缓冲器74LS24474LS244缓冲器主要用于三

45、态输出的存储地址驱动器、时钟驱动器和总线定向接收器和定向发送器等。四、数据收发器74LS2455.2.2芯片的应用举例一、74LS373、245、244在PCXT机中的应用二、用于一般的总线驱动电路5.3数据传送的控制方式5.3.1程序控制传送方式程序控制的数据传送分为无条件传送、查询传送和中断传送，这类传送方式的特点是以CPU为中心，数据传送的控制来自CPU，通过预先编制好的输入或输出程序(传送指令和IO指令)实现数据的传送。这种传送方式的数据传送速度较低，传送路径要经过CPU内部的寄存器，同时数据的输入输出的响应也较慢。一、无条件传送方式 又称“同步传送方式”，主要用于外设的定时是固定的并且是已知的场合，外设必须在微处理器限定的指令时间内准备就绪，并完成数据的接收或发送。通常采用的办法是：把IO指令插入到程序中，当程序执行到该IO指令时，外设已经为传送数据作好准备，于是在此指令时间内完成数据传送任务。二、查询传送方式查询方式传送数据的过