《数电 锁存器和触发器计科精品文稿.ppt》由会员分享，可在线阅读，更多相关《数电 锁存器和触发器计科精品文稿.ppt（57页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1第1页，本讲稿共57页5.1 概述概述 电路某一时刻的输出状态，不仅取决于同一电路某一时刻的输出状态，不仅取决于同一时刻输入状态的组合，而且和时刻输入状态的组合，而且和电路原来的状态电路原来的状态电路原来的状态电路原来的状态有关。有关。必须含有存储电路，以记录以前的状态。必须含有存储电路，以记录以前的状态。1、组合逻辑电路：、组合逻辑电路：电路某一时刻的输出状态，只取决于同一时刻电路某一时刻的输出状态，只取决于同一时刻输入状态的组合，而与电路原来的状态无关。输入状态的组合，而与电路原来的状态无关。2、时序逻辑电路、时序逻辑电路:锁存器和触发器锁存器和触发器时序逻辑电路的基本逻辑单元时序逻辑电
2、路的基本逻辑单元一、数字电路的分类一、数字电路的分类:*2第2页，本讲稿共57页二、锁存器与触发器 能存放一位二进制数或码的最简单的时序电路能存放一位二进制数或码的最简单的时序电路,是时序逻辑电路的存储单元电路。是时序逻辑电路的存储单元电路。共同点：共同点：1、具有具有0 0和和1 1两个稳定状态，一旦状态被确定，就能两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。自行保持。一个锁存器或触发器能存储一位二进制码。2、能根据输入置能根据输入置0或置或置1。3、当输入信号消失后，获得的新状态能保持下当输入信号消失后，获得的新状态能保持下去去记忆功能。记忆功能。*3
3、第3页，本讲稿共57页锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存存储电路，在特定输入脉冲电平作储电路，在特定输入脉冲电平作用下改变状态。用下改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存的存储电路，在时钟脉冲的上升沿储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。或下降沿的变化瞬间改变状态。CP CP 不同点：*4第4页，本讲稿共57页三、锁存器和触发器逻辑功能描述方法1、特性表、特性表(真值表、功能表真值表、功能表)2、特性方程、特性方程3、波形图、波形图(时序图时序图)：直观描述直观描述输入信号、时钟信号、输出信号及电路状态转换输入信号、时钟信号、输出信号及电路状态转
4、换与时间与时间对应关系的图形。对应关系的图形。与组合逻辑电路不同点：与组合逻辑电路不同点：变量中含电路的现态。变量中含电路的现态。描述电路的描述电路的次态次态与与现态现态及及输入输入之间的关系式。之间的关系式。现态：现态：输入信号输入信号作用前作用前的状态，的状态，用用Qn表示。表示。次态：次态：输入信号输入信号作用后作用后的状态，的状态，用用Qn+1表示。表示。4、状态图：、状态图：描述锁存器和触发器的描述锁存器和触发器的次态与输入、现态次态与输入、现态关系关系的图形。的图形。*5第5页，本讲稿共57页反馈四、双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路
5、有两个互补的输出端电路有两个互补的输出端1.电路结构电路结构*6第6页，本讲稿共57页2、数字逻辑分析电路具有记忆电路具有记忆1 1位二进制数据的功能。位二进制数据的功能。如如 Q=1如如 Q=01001101100*7第7页，本讲稿共57页5.2 锁存器锁存器与非门的功能：有与非门的功能：有0出出1，全，全1出出0。则则:其输入为其输入为0 与非门输出为与非门输出为1（不（不管其它输入端状态如何）管其它输入端状态如何）称与非门关闭（或封锁）；称与非门关闭（或封锁）；当其输入为当其输入为1时时 与非门的输出取决于其它输入端的与非门的输出取决于其它输入端的状态状态 称与非门开通。称与非门开通。G
6、&L1GL或非门呢？或非门呢？当以一个输入端作为控制端时，当以一个输入端作为控制端时，先复习一个基本概念：先复习一个基本概念：控制端为控制端为1 封锁；封锁；控制端为控制端为0 开通。开通。功能：有功能：有1出出0；全；全0出出1。*8第8页，本讲稿共57页、Q：两个互补输出端、Q0：锁存器：锁存器“0”态态、Q1：锁存器锁存器“1”态态5.2.1 基本基本RS锁存器锁存器由两个由两个“与非与非”门（或门（或或非门或非门）交叉耦合构成。）交叉耦合构成。1、电路组成：、电路组成：两个输入端：两个输入端：规定：规定：低电平有效符号SRQQSR初态：初态：R、S信号作用前信号作用前Q端的状态，端的状
7、态，用用Q n表示。表示。次态次态：R、S信号作用后信号作用后Q端的端的状态，状态，用用Q n+1表示。表示。&SRQQR：复位端或置0输入端S：置位端或置1输入端低电平有效*第9页，本讲稿共57页01101但因但因Q=0封锁封锁G1，所以所以 保持，保持，即即Q=0保持保持 有记忆功有记忆功能。能。R=0，S=1：此时，若此时，若R的低电平撤消，的低电平撤消，即即R从从01，2、逻辑功能分析、逻辑功能分析10011但因但因 封锁封锁G2所以所以 Q=1保持保持 有记忆功能。有记忆功能。R=1，S=0：此时，若此时，若S的低电平撤消，的低电平撤消，即即S从从01，RSRSG1G2G1G2置置0
8、置置1*&10第10页，本讲稿共57页1110001101 互补关系破坏互补关系破坏 锁锁存器的存器的初态初态0保持不变保持不变设初态设初态锁存器的锁存器的初态初态1保持不变保持不变 Q=0封锁了封锁了G1 R=1，S=1 R=0，S=0：若若R、S加的低电平同时撤加的低电平同时撤消，消，由于两个门的由于两个门的tpd不可不可能完全相同能完全相同 锁锁存器存器状态状态不定。不定。RSRSG1G2G1G2 Q=0封锁了封锁了G2111001状态不变状态不变*&11第11页，本讲稿共57页3、特性表（功能表）、特性表（功能表）Qn：原状态或现态：原状态或现态Qn+1：新状态或次态新状态或次态4、波
9、形图、波形图初态Q=0真值表 RSQn+1010 置0101 置111Qn 保持现态00不定（简化）RS同时由0变为1时状态不定 不同，锁存器的状态同R！约束条件：R+S=1(不能同时为0)12第12页，本讲稿共57页5、由、由或非门或非门组成的基本组成的基本RS锁存器锁存器QRS(2)逻辑符号逻辑符号(1)电路组成电路组成高电平有效G11RSQG21高电平有效*13第13页，本讲稿共57页(3)工作原理S=0、R=0保持（状态不变）保持（状态不变）0 00 0若初态若初态 Q n=11 10 01 1若初态若初态 Q n=00 01 10 00 00 0 1 Q Q R G1 G2 1 S“
10、1”保持不变保持不变“0”保持不变保持不变*14第14页，本讲稿共57页无论初态无论初态Q n为为1或或0，锁存器的次态都为，锁存器的次态都为0态。态。信号消失后新的信号消失后新的状态将被记忆下来。状态将被记忆下来。1 10 0若若初态初态 Q n=11 11 10 0若初态若初态 Q n=01 10 00 01 10 01 1S=0、R=1置置0*0 015第15页，本讲稿共57页无论初态无论初态Q n为为1或或0，锁存器的次态为，锁存器的次态为1态。态。信号消失信号消失后新的状态将被记忆下来。后新的状态将被记忆下来。0 01 1若若初态初态 Q n=11 10 01 1若初态若初态 Q n
11、=00 01 10 01 11 10 0S=1、R=0置置1*16第16页，本讲稿共57页1100S=1、R=1无论初态Q n为0或1，触发器的次态 、都为0 。状态不确定状态不确定约束条件约束条件:SR=0当当S、R 同时回到同时回到0时，由于两个与非门时，由于两个与非门的延迟时间无法确定，使得触发器最终的延迟时间无法确定，使得触发器最终稳定状态也不能确定。稳定状态也不能确定。触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态。态。*17第17页，本讲稿共57页(4)真值表 （简化）SR Qn+100Qn 不变01 0 置010 1 置111 不定SR不同，锁存器的状态同不同，锁
12、存器的状态同S！约束条件约束条件:SR=0注意与与非门构成的SR锁存器的区别思考：完整的真值表*18第18页，本讲稿共57页S R Qn Qn+10 0 0 00 0 1 10 1 0 00 1 1 0 1 0 0 1 1 0 1 11 1 0 1 1 1 QnSRQn+10011101000011110基本RS锁存器完整真值表特性方程：特性方程：不定置0置1Qn（不变）*（5）状态方程）状态方程(特征方程特征方程)可由完整的真值表导出。可由完整的真值表导出。19第19页，本讲稿共57页(6)工作波形 此波形是正常工作波形。此波形是正常工作波形。保保持持保保持持保保持持保保持持若输入信号违反约
13、束条件，情况如何？若输入信号违反约束条件，情况如何？正脉冲触发置置 1*20第20页，本讲稿共57页SR例5.2.1 已知基本RS锁存器（或非门构成）S、R端的输入波形，试画出输出端Q、Q的波形。QQ 01状态不定！状态不定！设初态QRS理解状态不定的含义！*21第21页，本讲稿共57页(1)各个状态分别用一小圆圈表示各个状态分别用一小圆圈表示 ,圈内注明状态名或取值。圈内注明状态名或取值。S0(3)在连线一侧标注在连线一侧标注输入输入/输出输出（或标注输入（或标注输入=？）？）状态图的画法：(2)用带箭头连线表示电路状态的转换：用带箭头连线表示电路状态的转换：箭尾箭尾现态现态 箭头箭头次态次
14、态*（6）状态图(或状态转移图)描述次态/输出与现态/输入之间关系的图形。22第22页，本讲稿共57页（6）状态图(或状态转移图)*真值表 （简化）SR Qn+100Qn 不变01 0 置010 1 置111不定01S=1，R=0S=0，R=10=RS,FF=RS,023第23页，本讲稿共57页6、基本、基本RS锁存器的特点锁存器的特点 i)电路具有记忆功能，即：有两个稳态（电路具有记忆功能，即：有两个稳态（Q=0或或Q=1）可用于表示两种对立的逻辑状态或二进制数可用于表示两种对立的逻辑状态或二进制数0和和1；ii)电路状态的转换依赖于外加输入电平，电路状态的转换依赖于外加输入电平，（若电路原
15、来状态为（若电路原来状态为0态，如何使之变为态，如何使之变为1态呢？态呢？S加高电平；反之加高电平；反之）通常称此锁存器为通常称此锁存器为置置0、置置1锁存器或锁存器或复位复位、置位置位锁存器。锁存器。（用小圆圈表示低电平或逻辑用小圆圈表示低电平或逻辑0有效！）有效！）iii)动作特点：由于动作特点：由于R、S直接加至输出门的输入端，则输出直接加至输出门的输入端，则输出在在RS的全部作用时间内敏感。的全部作用时间内敏感。iv)有约束条件：有约束条件：RS=0(不能同时为不能同时为1)*24第24页，本讲稿共57页1、电路组成及逻辑符号、电路组成及逻辑符号输入控制门输入控制门基本基本RS锁存器锁
16、存器使能信号 国标逻辑符号国标逻辑符号两个与门两个或非门构成的基本RS锁存器高电平有效5.2.3逻辑门控逻辑门控RS锁存器锁存器同步触发器同步触发器 为协调各部分的动作，加控制门，引入使能信号为协调各部分的动作，加控制门，引入使能信号E（或（或时钟信号），使其只在使能信号时钟信号），使其只在使能信号E到来时，才按照输入信号到来时，才按照输入信号改变其状态。改变其状态。*第25页，本讲稿共57页2、逻辑功能分析：S=0，R=0：Qn+1=Qn S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=E=1：E=0：状态发生变化，等价于状态发生变化，等价于由由或非门组成的基本或非门组成的基本RS锁
17、存器锁存器状态不变状态不变Q3=S Q4=R状态不定SR不同时，Qn+1同S*S=1，R=0：Qn+1=126第26页，本讲稿共57页3、特性表、特性表ERSQnQn+10 xxxQn1000010011101011011111000110101110不定1111Qn不变置1置0E=1时有效时有效现态：E作用前的状态次态：E作用后的状态RS不同时Qn+1=SRS不同Qn+1=S禁止态禁止态RS Qn+1 00Qn01110011 不定简化真值表E高电平有效！高电平有效！*27第27页，本讲稿共57页4、波形图初态为0*28第28页，本讲稿共57页5、动作特点：1)只有当使能信号有效时，才能把输
18、入信号的状态只有当使能信号有效时，才能把输入信号的状态反映到输出端。反映到输出端。2)在使能信号全部作用时间内，对输入信号敏感。即，在使能信号全部作用时间内，对输入信号敏感。即，在在E有效时，有效时，R、S的改变都将引起输出状态的改变。的改变都将引起输出状态的改变。通过控制通过控制E端电平，可以实现多个锁存器同步进端电平，可以实现多个锁存器同步进行数据锁存。行数据锁存。即：此种锁存器的触发只是被控制在一个时间间隔内，即：此种锁存器的触发只是被控制在一个时间间隔内，而不是控制在某一时刻进行。而不是控制在某一时刻进行。3)仍有约束条件，仍有约束条件，RS=0（R、S不能同时为不能同时为1），否则输
19、出），否则输出状态不定。状态不定。*29第29页，本讲稿共57页5.2.4 D 锁存器1、逻辑门逻辑门控控D锁锁存器存器国标逻辑符号国标逻辑符号(1)逻辑电路图逻辑电路图反相器G5使R=SE=1时，时，Qn+1=S=D只有一个数据只有一个数据输输入端！入端！*30第30页，本讲稿共57页E=0不变S=0 R=1D=0Q=0D=1Q=1E=1S=1 R=0D锁锁存器的功能表存器的功能表置10111置01001保持不变不变0功能QDEQ(2)逻辑功能：逻辑功能：E=1时，时，Qn+1=S=D*31第31页，本讲稿共57页2、传输门控D锁存器 E=0时时 E=1时时(a)电路结构电路结构TG2导通，
20、导通，TG1断开断开 TG1导通，导通，TG2断开断开Q=DQ 不变不变TG1与与TG2工作在互补状态！工作在互补状态！因为控制信号反相！因为控制信号反相！(b)工作原理工作原理逻辑功能同上。逻辑功能同上。*32第32页，本讲稿共57页(c)工作波形在在E=1的全部时间内输出对输入信号敏感！的全部时间内输出对输入信号敏感！E=1时，D有变化E=1时，D有变化E=0时时,E=1时时,Q=DQ 不变*33第33页，本讲稿共57页5.3.1主从触发器主从触发器主锁存器与从锁存器结构相同主锁存器与从锁存器结构相同1、电路结构、电路结构TG1和和TG4的工作的工作状态相同状态相同TG2和和TG3的工作状
21、的工作状态相同态相同四个传输门中四个传输门中时钟脉冲 5.3 触发器的电路结构和工作原理*34第34页，本讲稿共57页2、工作原理：TG1导通，导通，TG2断开断开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开，断开，TG4导通导通从锁存器维持在原来的状态不变。从锁存器维持在原来的状态不变。(1)CP=0时:=1，C=0，Q 跟随跟随D端的状态变化，端的状态变化，使使Q=D。DD*35第35页，本讲稿共57页(2)CP由由0跳变到跳变到1:=0，C=1，触发器的状态仅仅取决于触发器的状态仅仅取决于CP信号上升沿到达前瞬间的信号上升沿到达前瞬间的D信号信号 TG3导通，导通，TG4断
22、开断开主锁存器主锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通导通输入信号输入信号D 不能送入主锁存器。不能送入主锁存器。主锁存器维持原态不变。DDQ=Q=D即即:Qn+1=D上升沿前瞬间的D*36第36页，本讲稿共57页 典型集成电路双D触发器74HC/HCT74即属于此种结构。74HC/HCT74的功能表的功能表LHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP输 出输 入国标逻辑符号具有直接置具有直接置1、直接置、直接置0，正边沿触发的，正边沿触发的D触发器触发器直接（异步）置1、置0端（低电平有效）正边沿触发器符号3、典型集成电路*37第37页，本讲稿
23、共57页5.3.2 维持阻塞触发器1、电路结构 置0维持线响应输入D和CP信号根据 确定触发器的状态 三个由与非门构成的三个由与非门构成的RS基本锁存器基本锁存器置1维持线置0阻塞线置1阻塞、置0维持线*38第38页，本讲稿共57页3、逻辑功能：、逻辑功能：与前面所讲的与前面所讲的CMOS主从主从D触发器相同，触发器相同，也属于也属于D边沿边沿触发器，触发器，CP上升沿触发。上升沿触发。Qn+1=D 典型集成电路有：典型集成电路有：74LS74 TTL系列系列双双D上升沿触发器上升沿触发器 74HC/HCT74 CMOS系列双系列双D上升沿触发器上升沿触发器有直接（异步）置有直接（异步）置0置
24、置1端。端。低电平有效低电平有效国标逻辑符号国标逻辑符号2、工作原理（不讲）：正边沿触发器符号*39第39页，本讲稿共57页5.3.3 利用传输延迟的触发器内部电路和工作原理内部电路和工作原理：P154155 不讲！不讲！属于属于JK触发器：有两个输入端触发器：有两个输入端J、K，但无约束条件，但无约束条件!典型集成电路典型集成电路:74F112（实验）（实验）双双JK触发器触发器真值表Qn 0 1Qn 0 0 0 1 1 0 1 1Qn+1CP J K不变不变置置0翻转翻转置置1J、K不同，Qn+1同J国标逻辑符号国标逻辑符号1J1KSRC11Q1QCP1RD1SD1J1K74F112-1负
25、边沿触发器符号*40第40页，本讲稿共57页5.4 触发器的逻辑功能概述概述1、何谓触发器的逻辑功能？、何谓触发器的逻辑功能？触发器的逻辑功能是指触发器的次态与现态、输触发器的逻辑功能是指触发器的次态与现态、输入信号之间的逻辑关系。入信号之间的逻辑关系。T 触发器正边沿D 触发器 CP主从JK 触发器脉冲触发主从结构T 触发器负边沿JK 触发器带置0置1功能的D 触发器*常用触发器逻辑符号：常用触发器逻辑符号：第41页，本讲稿共57页2、注意区分逻辑功能和电路结构的不同概念：、注意区分逻辑功能和电路结构的不同概念：同一逻辑功能的触发器可以用不同的电路结构同一逻辑功能的触发器可以用不同的电路结构
26、来实现。来实现。例如主从结构例如主从结构D触发器和维持阻塞触发器和维持阻塞D触发器。触发器。而用同一基本而用同一基本电路结构，经适当的变换，也可电路结构，经适当的变换，也可以构成不同以构成不同逻辑功能的触发器。逻辑功能的触发器。触发器逻辑功能转换。触发器逻辑功能转换。3、关于状态图：、关于状态图：描述次态描述次态/输出与现态输出与现态/输入之间关系的图形。输入之间关系的图形。42第42页，本讲稿共57页例例(1)各个状态分别用一小圆圈表示各个状态分别用一小圆圈表示S0(3)在连线一侧标注在连线一侧标注输入输入/输出输出（或标注输入（或标注输入=？）？）D 触发器触发器100/01/10/01/
27、1011x/1x1/0 x0/10 x/0JK 触发器触发器Q0nD/Q0n+1Q0nJK/Q0n+1X为任意值状态图的画法：(2)用带箭头连线表示电路状态的转换：用带箭头连线表示电路状态的转换：箭尾箭尾现态现态 箭头箭头次态次态43第43页，本讲稿共57页5.4.1 D 触发器 1、功能表功能表 Qn DQn+10000111001112、特性方程、特性方程Qn+1=D 3、状态图、状态图5.4.1-5.4.5 各种触发器小结*44第44页，本讲稿共57页3 3、状态转换图、状态转换图 翻翻 转转10011111 置置 111010011 置置 000011100状状态态不不变变010100
28、00 说说 明明Qn+1QnKJ1、功能表 2、特性方程特性方程5.4.2 JK 触发器 J、K不同，Qn+1同J*45第45页，本讲稿共57页 例5.4.1 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示，试画出输出端Q的波形。设触发器的初始状态为0。011翻翻转转11翻转翻转01置置010置置101置置000保持保持*46第46页，本讲稿共57页5.4.3 T触发器 特性方程特性方程状态转换图状态转换图特性表011101110000T逻辑符号 保持翻转*47第47页，本讲稿共57页5.4.4 T触发器触发器国际逻辑符号 特性方程时钟脉冲每作用一次，触发器翻转一次。时钟脉冲每作用
29、一次，触发器翻转一次。当当T触发器的触发器的T输入端固定接高电平，构成输入端固定接高电平，构成T触发器触发器T=1*48第48页，本讲稿共57页5.4.5、RS 触发器 1.特性表特性表 2.特性方程特性方程3.状态图状态图Qn S RQn+100 0000100101011不确定100110101101111不确定 SR=0（约束条件）具有置位、复位功能的触发器具有置位、复位功能的触发器*49第49页，本讲稿共57页5.4.6 触发器功能转换1.D触发器触发器 T触发器触发器DQQCP=1T方法：将两种触发器的特性方程联立求解方法：将两种触发器的特性方程联立求解何谓何谓T触发器触发器?有控制
30、端有控制端TT=0时，T=1时，即特性方程为：即特性方程为：如何将如何将D触发器触发器T触发器？触发器？将两种触发器的特性方程联立求解将两种触发器的特性方程联立求解 *第50页，本讲稿共57页2.D 触发器构成 T 触发器Qn+1=D CP二分频：二分频：输出波形的频率是输出波形的频率是输入波形的输入波形的1/2。T触发器触发器:计数型触发器，计数型触发器，每来一个计数脉冲，触发器翻每来一个计数脉冲，触发器翻转一次。转一次。D 触发器触发器T触发器波形图触发器波形图令QT触发器触发器*51第51页，本讲稿共57页3.D 触发器构成触发器构成 J K 触发器触发器组合电路DKJQn+1=D 令J
31、K11DQQCP&*52第52页，本讲稿共57页4.JK触发器 D触发器JKCPQQ配项则，则，D1*53第53页，本讲稿共57页5.JK触发器触发器T触发器触发器JKCPQQT6.JK触发器触发器T触发器触发器JKCPQQVCC*54第54页，本讲稿共57页本章小结 1、锁存器和触发器均为双稳态电路，是构成时序、锁存器和触发器均为双稳态电路，是构成时序电路的基本单元电路，能储存电路的基本单元电路，能储存1位位2值信息。值信息。传输门控或逻辑门控锁存器是在使能电平作用下，传输门控或逻辑门控锁存器是在使能电平作用下，由输入信号决定其状态。由输入信号决定其状态。在使能电平作用期间，门控锁存器的输出
32、信号随输在使能电平作用期间，门控锁存器的输出信号随输入信号的变化而变化。入信号的变化而变化。2、锁存器是对、锁存器是对脉冲电平敏感脉冲电平敏感的电路，在一定电平作的电路，在一定电平作用下改变状态。用下改变状态。基本基本RS锁存器由输入信号直接控制输出状态；锁存器由输入信号直接控制输出状态；*55第55页，本讲稿共57页 3、触发器是对脉冲边沿敏感的电路。在时钟脉冲的上升沿或下降沿作用下改变状态。4、触发器按逻辑功能分为：、触发器按逻辑功能分为：D触发器、触发器、JK触发器、触发器、RS触发器、触发器、T触发器、触发器、T触发器。触发器。各种功能的触发器可以通过增加适当的门电路和连各种功能的触发器可以通过增加适当的门电路和连线转换为其它功能的触发器。线转换为其它功能的触发器。其功能可用特性表、特性方程和状态图来描述。其功能可用特性表、特性方程和状态图来描述。主要有主从、维持阻塞、传输延迟等几种结构。主要有主从、维持阻塞、传输延迟等几种结构。JK触发器功能完善触发器功能完善D触发器使用方便触发器使用方便*56第56页，本讲稿共57页作业1P163 5.2.4P163 5.4.1，5.4.2，5.4.3，作业2P164 5.4.5，5.4.6作业3 *57第57页，本讲稿共57页