《射频电路基础大作业资料.doc》由会员分享，可在线阅读，更多相关《射频电路基础大作业资料.doc（56页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、Good is good, but better carries it.精益求精，善益求善。射频电路基础大作业-射频电路基础大作业学院电子工程学院姓名-题目要求题目一：基于Multisim仿真的振幅调制电路设计1.1基本要求参考教材射频电路基础第五章振幅调制与解调中有关差分对放大器调幅和二极管调幅的原理，选择元器件、调制信号和载波参数，完成Multisim电路设计、建模和仿真，实现振幅调制信号的输出和分析。1.2实践任务(1)选择合适的调制信号和载波的振幅、频率，通过理论计算分析，正确选择晶体管和其它元件；搭建单端输出的差分对放大器，实现载波作为差模输入电压，调制信号控制电流源情况下的振幅调制
2、；调整二者振幅，实现基本无失真的线性时变电路调幅；观察记录电路参数、调制信号、载波和已调波的波形和频谱。(2)参考例5.3.1，修改电路为双端输出，对比研究平衡对消技术在该电路中的应用效果。(3)选择合适的调制信号和载波的振幅、频率，通过理论计算分析，正确选择二极管和其它元件；搭建单二极管振幅调制电路，实现载波作为大信号，调制信号为小信号情况下的振幅调制；调整二者振幅，实现基本无失真的线性时变电路调幅；观察记录电路参数、调制信号、载波和已调波的波形和频谱。(4)参考例5.3.2，修改电路为双回路，对比研究平衡对消技术在该电路中的应用效果。题目二：数字调制与解调的集成器件学习2.1基本要求射频电
3、路基础第八章数字调制与解调是调制信号为数字基带信号时的调制与解调，是第五章和第七章的扩展，直接面向应用。学生可以通过自学了解基本理论，并认识数字调制与解调的集成器件。2.2实践任务(1)学习数字调制与解调的基本原理，重点是原理框图和波形。(2)上网查询英文资料，选择一种数字调制或解调的集成芯片，根据芯片资料学习其性能参数、结构设计和相关电路。题目一：基于Multisim仿真的振幅调制电路设计摘要调制就是对信号源的信息进行处理加到载波上，使其变为适合于信道传输的形式的过程。就是使载波随信号而改变的技术。一般来说，信号源的信息也称为信源，含有直流分量和频率较低的频率分量，称为基带信号。基带信号往往
4、不能作为传输信号因此必须把基带信号转变为一个相对基带频率而言频率非常高的信号以适合于信道传输。这个信号叫做已调信号而基带信号叫做调制信号。调制是通过改变高频载波即消息的载体信号的幅度、相位或者频率使其随着基带信号幅度的变化而变化来实现的。而解调则是将基带信号从载波中提取出来以便预定的接收者也称为信宿处理和理解的过程。调制的种类很多分类方法也不一致。按调制信号的形式可分为模拟调制和数字调制。用模拟信号调制称为模拟调制，用数据或数字信号调制称为数字调制。按被调信号的种类可分为脉冲调制、正弦波调制和强度调制(如对非相干光调制)等。调制的载波分别是脉冲正弦波和光波等。正弦波调制有幅度调制、频率调制和相
5、位调制三种基本方式后两者合称为角度调制。此外还有一些变异的调制，如单边带调幅、残留边带调幅等。脉冲调制也可以按类似的方法分类。此外还有复合调制和多重调制等。不同的调制方式有不同的特点和性能。第一章信号振幅调制原理介绍调制，就是用调制信号（如声音、图像等低频或视频信号）去控制载波（其频率远高于调制信号频率，通常又称“射频”）某个参数的过程。载波受调制后成为已调波。设载波uc(t)的表达式和调制信号u(t)的表达式分别为根据调幅的定义，当载波的振幅值随调制信号的大小作线性变化时，即为调幅信号，则已调波的波形如下图1。图1振幅调制即就是用调制信号去控制载波信号的振幅，使载波的振幅按调制信号的规律变化
6、。设调制信号为：载波信号为：则根据振幅调制的定义，可以得到普通调幅波的表达式为：式中m称为调幅度（调制度）。为使已调波不失真，调制度m应小于或等于1，当m1时，此时产生严重失真，称之为过调制失真。将上式用三角公式展开，可得到：由上式看出，单频调制的普通调幅波由三个高频正弦波叠加而成：载波分量，上边频分量，下边频分量。在多频调制的情况下，各边频分量就组成了上下边带。在调制过程中，将载波抑制就形成了抑制载波双边带信号，简称双边带信号，用DSB表示；如果DSB信号经边带滤波器滤除一个边带或在调制过程中直接将一个边带抵消，就形成单边带信号，用SSB表示。由以上讨论可以看出，若先将调制信号和一个直流电压
7、相加，然后再与载波一起作用到乘法器上，则乘法器的输出将是一个普通调幅波；若调制信号直接与载波相乘，或在AM调制的基础上抑制载波，即可实现DSB调制；将DSB信号滤掉一个边带，即可实现SSB调制。从频域上看，振幅调制把调制信号u的频谱从低频频段搬移到高频频段，成为调幅信号uam的频谱；振幅解调则把uam的频谱从高频频段搬移回低频频段，恢复u的频谱。u包含多个频率分量时，以上频谱搬移不改变各个频率分量的相对振幅和频差，即信号的频谱结构不变，称为线性频谱搬移。根据调幅的定义，当载波的振幅值随调制信号的大小作线性变化时，即为调幅信号。已调幅波振幅变化的包络形状与调制信号的变化规律相同，而其包络内的高频
8、振荡频率仍与载波频率相同，表明已调幅波实际上是一个高频信号。可见，调幅过程只是改变载波的振幅，使载波振幅与调制信号成线性关系，即使Ucm变为Ucm+KaUmcost。第二章差分放大器调幅1：差分对放大器调幅原理差分放大器在电路调制中有着广泛的应用。如下图2所示的单端输出的差分对放大器调幅原理电路中，uc为差模输入电压，在交流通路中加在晶体管V1和V2的基极之间;u控制电流源的电流，即晶体管V3的集电极电流iC3。图2图2(b)所示的转移特性给出了V1和V2的集电极电流。ic1和ic2与uc和ic3之间的关系。根据差分对放大器的电流方程，有：其中，UT为热电压。对电流源进行分析可得到：则有以下分
9、三种情况讨论I0(t)和g(t)中的双曲正切函数当Ucm4UT时，差动放大器工作在开关状态，双曲正切函数的取值为1或1,即其中，k2(ct)称为双向开关函数，其傅立叶级数展开式为(3)当Ucm的取值介于情况(1)和情况(2)之间时，差动放大器工作在非线性区，双曲正切函数可以展开成傅立叶级数：傅立叶系数b2n1(Ucm/UT)，n=1，2，3，的取值见附录B，其中，x=Ucm/UT。一、 仿真原理图：单端输出（1）当UcmUT时：（Ucm=15mv），工作在线性区输出的一般调幅波和福频特性为：（2）当UTUcm4UT时：（Ucm=120mv），工作在开关区输出出的一般调幅波和福频特性为2：差分对
10、放大器平衡对消技术原理差分对放大器平衡对消技术原理图如下图3（a）（b）。图3为了获得更好得获得调幅信号，我们也可以采用双端输出的差分电路实现平衡对消，如图3(a)晶体管V1和V2的集电极电流分别为：其中晶体管V3提供电流源电流：，V3电流将在LC并联谐振回路产生输出电压，而V1和V3中的集电极电流中的在LC回路中；流向相反，产生的电压反相相消，实现平衡对消，去除了再频分量。当时输出电流为：对其进行滤波就可以得到双边带调幅信号。仿真原理图：振幅特性：当，（Um=10mv）波形：输出波形具有过零倒相现象说明：此处会出现双边带调幅，其波形图仿真结果正确，但是理论其频谱不应该出现中间的那条5MHZ的
11、频率。（2）当UTum，同时,ucm足够大，二极管将在uc的控制下轮流工作在导通区和截止区，此时，二极管的工作电流将为半个周期的余弦脉冲序列。若忽略负载电阻RL的反作用；当UcmUB时，二极管导通，流过二极管的电流为：当Ucm0时，二极管截止，则流过二极管的电流为：iD=0在uc的整个周期内，流过二极管的电流可以表示为：现引入开关函数（高度为1的单项周期性方波，称为单向开关函数）于是，二极管电流iD可改写为：其频谱如图所示：仿真电路图：振幅特性：幅频特性：2.单平衡式二极管调制器二极管特性实际是指数曲线，所以实际单个二极管调制电路中存在着非线性失真。为了减小失真，采用了平衡对消技术，将两个完全
12、相同的单个二极管调制器电路组成平衡式二极管调制器。由于UcmUm,因此VD1、VD2可以近似认为是受uc控制的开关。在理想二极管条件下，uc0,VD1导通、VD2截止；uc0时，VD2导通、VD1截止。故得则总的输出电压原理图：输出波形：频谱：总结通过这次课程大作业,对信号振幅调制的原理和方法有了更深的了解；理解了差分对放大器调幅的原理和相关性能的分析，了解了平衡对消技术的在实际电路中应用和效果；对课本上的理论知识有了更客观的认识和理解。学会应用软件的仿真实验，提高了动手能力和分析问题解决问题的能力。参考文献1赵建勋陆曼如邓军.射频电路基础.西安:西安电子科技大学出版社.20112孙肖子.模拟
13、电子电路及技术基础.西安:西安电子科技大学出版社.20083张新喜许军Multisim10电路仿真及应用北京：机械工程出版社.2010题目二：数字调制与解调的集成器件学习芯片介绍：AD9852是近年推出的高速芯片，具有小型的80管脚表贴封装形式，其时钟频率为300MHz，并带有两个12位高速正交DA转换器、两个48位可编程频率寄存器、两个14位可编程相位移位寄存器、12位幅度调制器和可编程的波形开关键功能，并有单路FSK和BPSK数据接口，易产生单路线性或非线性调频信号。当采用标准时钟源时，AD9852可产生高稳定的频率、相位、幅度可编程的正、余弦输出，可用作捷变频本地振荡器和各种波形产生器。
14、AD9852提供了48位的频率分辨率，相位量化到14位，保证了极高频率分辨率和相位分辩率，极好的动态性能。其频率转换速度可达每秒100106个频率点。在高速时钟产生器应用中，可采用外接300MHz时钟或外接低频时钟倍频两种方式，给电路板带来了极大的方便，同时也避免了采用高频时钟带来的问题。在AD9852芯片内部时钟输入端有420倍可编程参考时钟锁相倍频电路，外部只需输入一低频参考时钟60MHz，通过AD9852芯片内部的倍频即可获得300MHz内部时钟。300MHz的外部时钟也可以采用单端或差分输入方式直接作为时钟源。AD9852采用33V供电，降低了器件的功耗。工作温度范围在40C85C。（
15、英文原图）（中文简图）基于AD9852的正弦信号发生器设计与实现摘要：基于直接数字频率合成技术(DDS)，采用AT89S51单片机实现对DDS集成芯片AD9852的控制，产生频率和幅度可控的正弦信号，重点介绍了硬件接口电路设计以及频率、幅度控制的关键技术。1.系统设计1.1.1系统设计总框图LED显示单片机8279键控模块AD9852正弦发生器稳压电源AD8320放大模块滤波器正弦波50MHz晶振AD844波形变换三角波、方波输出图1：系统总框图1.2.1信号发生器的设计方案.正弦拨发生器是设计的核心部分采用直接数字式频率合成（简称DDS）。用随机读/写存储器RAM存储所需波形的量化数据，按不
16、同的频率要求以频率控制字K为步进对相位增量进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据。经D/A转换和幅度控制，再滤波就可以得到所需要波形。由于DDS具有相对带宽，频率转换时间极短（可小于20uf）,频率分辩率高，全数字化结构便于集成等优点，以及输出相位连续，频率、相位和幅度均可实现程控，因此，可以完全满足本题的要求。1.2.2滤波电路的设计方案由于使用DDS芯片，输出的信号含有大量的杂散波，为使产生的信号平滑，需要对输出信号进行滤波。设计采用电感和电容构成7阶切比雪夫滤波器。1.2.3显示方式选择采用LCD液晶显示。能够显示个种字符和多组字符一起显示，可以有较好的人机界面。1
17、.2.4键盘输入方式选择为了提高单片机的资源利用率,按键部分使用8279扩展键盘，键盘与单片机连接。8279芯片与单片机之间通信方便，而且由8279对键盘进行自动扫描，可以去抖动，充分的提高了单片机的工作效率。1.2.5控制模块的设计方案用单片AT89S52作为系统的主控核心。单片机具有体积小，使用灵活的，易于人机对话和良好的数据处理，有较强的指令寻址和运算功能等优点。且单片机功耗低，价格低廉的优点。1.2.6.放器电路的设计方案采用可编程集成功率放大器。电路简单，控制灵活，失真小，输出电压容易控制。2.电路设计2.1信号发生电路的设计和参数的计算AD9852内部含高速、高性能D/A转换器及高
18、速比较器，外部接精密时钟源，可产生一个频谱纯净、频率可编程的稳定模拟正弦波。如图2.1。对于计数容量为的相位累加器具有M个相位取样点的正弦波波形存储器，若频率控制字为K，输出信号频率为,参考时中频率为，则信号频率为。2.2滤波器电路设计本设计采用7阶切比雪夫滤波器。采用自绕电干与容值2100pF的电容连接。利用扫频仪调整电感和电容的值，使滤波带宽为020MHz，经反复调整电感电容参数，达到设计要求的滤波电路如图2.2。2.3DDS接口电路设计AD9852的I/O端口较多，考虑到利用资源的问题，使用3片74HC573周围AD9852的数据输入和控制端口的状态锁存来解决单片机的I/O资源问题，并在
19、前端加入74HC14作为驱动。2.4放大器电路设计本系统的放大电路由AD8320可编程增益功率放大器构成，所设计放大电路如图所视。AD8320上低噪声增益线性驱动器，输出功率大，最大增益为26dB，256级可编程增益控制。内含输出匹配电阻。采用串行接口控制。如图2.4。图2.4（b）时序图2.5键盘和显示电路选择键盘和显示采用8279控制数码管显示最小系统板，板上有4x5个按键，可编程显示频率和电压等。为了控制简单，在外围增加了控制键。如图2.5。2.6电源电路的设计先通过变压器把220V的交流点转变为15V的直流电。用LM7805稳压提供+5V稳定电压给单片机和AD9852系统板。用LM78
20、12稳压提供+12V稳定电压给AD8320。2.7波形转换电路的设计系统中要把正弦波转换为方波，再把方波转换为三角波。由于频率达到了1MHz,所以在正弦波变为方波时，系统中用到了高速集成运放AD844。考虑到在三角波转换为方波时参数难于匹配,所以采用分频段输出三角波。DDS波形发生电路低通滤波器DDS接口电路功率放大电路AD9852的串行接口时序图键盘显示电路3.1SMG12864ZK引角功能3.2SMG12864ZK具体指令介绍1、清除显示(指令代码为01H)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLLLLH功能：清除显示屏幕，把DDRAM位址计数器调整为
21、“00H”2、位址归位(02H)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLLLHX功能：把DDRAM位址计数器调整为“00H”，游标回原点，该功能不影响显示DDRAM3、点设定(07H/04H/05H/06H)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLLHI/DS功能：设定光标移动方向并指定整体显示是否移动。I/D=1光标右移，I/D=0光标左移。SH=1且DDRAM为写状态：整体显示移动，方向由I/D决定（I/D=1左移，I/D=0右移）SH=0或DDRAM为读状态：整体显示不移动4、显示状态开/关(08H/0CH/0E
22、H/0FH)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLHDCB功能：D=1；整体显示ONC=1；游标ONB=1；游标位置ON5、游标或显示移位控制(10H/14H/18H/1CH)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLHS/CR/LXX功能：10H/14H：光标左/右移动；18H/1CH：整体显示左右移动，光标跟随移动，AC值不变6、功能设定（36H/30H/34H）CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLHDLX0REXX功能：DL=1（必须设为1）RE=1；扩充指令集动作RE=0：基
23、本指令集动作7、设定CGRAM位址(40H-7FH)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLHAC5AC4AC3AC2AC1AC0功能：设定CGRAM位址到位址计数器（AC）8、设定DDRAM位址（80H-9FH）CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLHAC6AC5AC4AC3AC2AC1AC0功能：设定DDRAM位址到位址计数器（AC）9、读取忙碌状态（BF）和位址(BF=1,状态忙)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0HLBFAC6AC5AC4AC3AC2AC1AC0功能：读取忙碌状态（BF）可以
24、确认内部动作是否完成，同时可以读出位址计数器（AC）的值10、写资料到RAMCODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LHD7D6D5D4D3D2D1D0功能：写入资料到内部的RAM（DDRAM/CGRAM/TRAM/GDRAM）11、读出RAM的值CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0HHD7D6D5D4D3D2D1D0功能：从内部RAM读取资料（DDRAM/CGRAM/TRAM/GDRAM）12、待命模式(01H)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLLLLH功能：进入待命模式，执行其他命令都可终止
25、待命模式13、卷动位址或IRAM位址选择(02H/03H)CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLLLHSR功能：SR=1；允许输入卷动位址SR=0；允许输入IRAM位址14、反白选择（04H05H）CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLLHR1R0功能：选择4行中的任一行作反白显示，并可决定反白的与否15、睡眠模式（08H/0CH）CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLLLHSLXX功能：SL=1；脱离睡眠模式SL=0；进入睡眠模式16、扩充功能设定（36H/30H/34H）CO
26、DE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLLHHX1REG功能：RE=1；扩充指令集动作RE=0；基本指令集动作G=1；绘图显示ONG=0；绘图显示OFF17、设定IRAM位址或卷动位址（40H-7FH）CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLLHAC5AC4AC3AC2AC1AC0功能：SR=1；AC5AC0为垂直卷动位址SR=0；AC3AC0写ICONRAM位址18、设定绘图RAM位址（80H-FFH）CODE：RWRSDB7DB6DB5DB4DB3DB2DB1DB0LLHAC6AC5AC4AC3AC2AC1AC0功能：设定GDRAM
27、位址到位址计数器（AC）4.信号发生器软件设计本系统的所有程序均采用汇编语言编写。程序各部分分别做成模块，按主程序调用子程序的方式执行。4.1软件实现的功能有：（1）频率步进控制以及步进显示；（2）对程控功率放大器AD8320进行控制，得到要求的步进0.1V，Vpp在05V范围内变化的正弦波。；（3）实现按键的控制显示设置；（4）电压峰峰值以及输出信号的显示4.2程序的设计（如图3.2）程序流程图5.系统测试5.1测试用仪器与设备仪器名称型号指标生产厂数量直流稳压电源YB1731ASA030V江苏扬中绿扬电子厂2低频信号源YB162020MHz江苏扬中绿扬电子厂1双踪示波器YB4304040M
28、Hz江苏扬中绿扬电子厂1计算机PHILIPS256内存15.2指标测试和测试结果正弦波5KHz时实频率Vpp(50欧负载，步进.01)数码显示实际输出数码显示实际输出数码显示实际输出数码显示实际输出0.80.72V2.21.9V3.63V5.94.9V0.90.82V2.31.95V3.73.1V6.05.0V1.00.9V2.42.0V5.14.3V6.55.4V2.01.7V2.52.1V5.24.35V2.10.8V3.52.9V5.84.8V注：测试结果表明数码显示步进0.1V，实际输出也步进0.1V。简述：如图所示为功能结构框图，AD9852内部包括一个具有48位相加累加器，一个可编
29、程时钟倍频器，一个反sinc滤波器，两个12位300MHzDAc，一个高速模拟比较器以及接口逻辑组成的NCO组成。这种高集成度设备可以构造作为合成本振，灵活的时钟发生器以及FSK/BPSK调制器。性能指标及特点：1. 高达300MHZ内部时钟2. 能输出一般信号，如FSK,BPSK,PSK,CHIRP,AM等功能操作3. 100MHz时具有80dB的信噪比；4. 内部有4倍到20倍的可编程时钟倍频器；5. 双48-位可编程频率寄存器，能够实现很高的频率分辨率；6. 双14-位可编程相位偏移寄存器，提供初始相位设置；7. 带有100MHz的8位并行数据传输口或10MHz的串行数据传输口；8. 双
30、集成12-位D/A转换器，超高速比较器，有效值为3ps抖动；9. 12-位幅度调制及可编程开关键控功能，单脚FSK和BPSK数据接口；10. 通过I/O接口的PSK容量，带单脚频率控制功能的线性和非线性FM触发功能；11. 在时钟发生器模式下的有效值小于25ps抖动；12. 带斜坡的FSK，双向自动频率扫描，Sample函数修正；13. 简单化的控制接口及3.3V单线供应；单端或不同的输入接口时钟，80-线的LOFP封装。管脚配置及描述（管脚配置）（管脚描述）管脚号管脚名功能1-89,10,23,24,25,73,74,79,8011,12,26，27,28,72,75,76,77,7813,
31、35,57,58,6314-19（17）（18）（19）202122293031,32,37,38,44,50,54,60,6533,34,39,40,41,45,46,47,53,59,62,66,673642434849515255566164686970711D7D0DVDDDGNDNCA5-A0A2/IORESETAI/SDOA0/SDIOI/OUDCLKWRB/SCLKRDB/CSBFSK/BPSKHOLDSHAPEDKEYINGAVDDAGNDVOUTVINPVINNIOUT1IOUT1BIOUT2IOUT2BDACBPDACRSETPLLFILTERDIFFCLKENABLERE
32、FCLKBREFCLKS/PSELECTMASTERRESET八位双向并行数据输入，只用在并行编程模式中。用于数字电路提供电压的连接，通常接比AGND和DGND大3.3V的正电压。用于数字电路地返回的连接，和AGND电势一样。没有内部连接为编程寄存器的六位并行地址输入。只用在并行编程模式中。当选择串口模式时，A0,A1和A2有第二功能。见下。由于不合适的编程协议让串行通信总线重置。这种方式下重置串行通信总线不会影响原来的编程也不会唤醒如表四中所示的激活高即默认编程值。非双向用于三线串行通信模式的串行数据输入/输出。双向用于二线串行通信模式的串行数据输入/输出。双向频率刷新信号。被选择在控制寄存
33、器。如果选择作为输入，在上升沿将把编程寄存器中的内容转换到用于处理的IC内部工作中。UD被选择作输出，持续的八个系统时钟周期输出脉冲（低到高）表明内部刷新频率已产生。对可编程寄存器写并行数据。与SCLK分享此脚。串行时钟信号伴随着串行编程总线。数据在上升边沿被寄存。并行模式时为WRB.对可编程寄存器读并行数据。与CSB分享此脚。芯片选择信号伴随着串行编程总线。激活时为低。串行模式时为RDB.根据可编程寄存器选择的操作模式来制定的倍频脚。如果是FSK，逻辑低选择F1,逻辑高选择F2。如果是BPSK，逻辑低选择相位1，逻辑高选择相位2。如果是触发模式，逻辑高产生HOLD功能。造成频率累加器在当前地
34、方终止。逻辑低可继续触发模式。在控制寄存器作用时必须首先被选择。逻辑高造成I和QDAC幅度输出为以所编程的率从零尺度到全尺度的锯齿上升。逻辑低造成输出为以所编程的率从零尺度到全尺度的锯齿下降。模拟电路提供电压的连接。通常比AGND和DGNA大3.3V正电压。模拟电路地返回的连接。与DGND电势一样。内部高速比较器负输出脚。也可设计成标准CMOS电平时10dBm到5阻抗。正电压输入。内部高速比较器的非转换输入。负电压输入。内部高速比较器的转换输入。余弦DAC的非极性电流输出。余弦DAC的极性电流输出控制DAC的非极性电流输出。余弦DAC的极性电流输出.通常为I和QDAC的电流连接。从这脚的0.0
35、1uF触发到AVDD引起谐波失真和细微地SFDR。允许不接（SFDR有细微衰减）通常为I和QDAC设置全尺度电流输出的连接。RSET=39.9/IOUT.一般的RSET范围为8k（5mA）到2k（20mA）.此脚提供外部参考时钟倍频器的PLL滤波器的零补偿网络连接。零补偿网络由1.3K电阻串联上0.01uF电容组成。网络的其他部分两到最近的脚60AVDD.对于最适宜的相位噪音，参考时钟倍频数由控制寄存器1E设置的“通过的PLL”设置。参考时钟的微分使能端。高电平使微分时钟输入，参考时钟和参考时钟B使能。获得的最小的微分信号幅度为800mVp-p.微分信号的中心点或普通模式范围为1.6V到1.9
36、V.补偿的微分信号。单端时钟模式时用户应该把此脚绑高或低。信号电平同参考时钟。单端参考时钟输入或两微分时钟信号之一。通常CMOS电平为3.3V或1Vp-p正弦波。在串行编程模式（逻辑低）和并行编程模式（逻辑高）中选择。为用户编程做准备而初始化串/并编程总线。由默认值设置可编程寄存器为如表五的“do-nothing”状态。高电平激活。对合适的功率增加操作有必要设置MASTERRESET。AD9852操作模式描述：AD9852可编程操作模式由五种。通过对控制寄存器中三位置数可选择某种模式，如下表。在每种模式中，实现某种功能可能是不允许的，表二列出了每种模式的重要功能及其实用性。一、单音调谐（模式0
37、00）这是控制重置插入时的默认模式，也可能通过用户对控制寄存器编程来实现。与用于产生输出频率的相位累加器一起出现的是由频率调谐字寄存器产生的一个48-位数值。这个值的默认值为0。其他可应用寄存器的默认值将可进一步定义单音调谐输出信号质量。控制重置的默认值设定输出信号为0Hz，0相位。对两个DAC进行清零和加数将产生相当于中规模电流的直流值。这就是零幅度的默认模式。对于输出幅度的控制可参阅数字倍频部分。用户对28个寄存器中某些或全部编程可设置输出信号。下图中画出了从默认情况（0Hz）到用户设定的输出频率（F1）的转换过程。（图31）和所有模拟设备DDS一样，频率调谐字值由以下公式确定：FTW=（
38、输出频率*2N）/系统时钟其中，N由相位累加器决定（48位），频率单位为Hz，FTW为频率调谐字，是十进制数。计数时先为整数然后转换成二进制形式（由一系列0和1组成的48位二进制数）。DAC输出的基础正弦波频率范围为直流到系统时钟的一半。频率变化是相位连续的，意味着新频率的第一个Sample相位值是以前一频率的最后一个Sample相位值为参考的。14位相位寄存器可调整DAC余弦输出相位。单音调谐相位寄存器允许用户控制以下信号特点：1、48位精度的频率2、12位精度的幅度固定的用户定义的幅度控制多样的可编程的幅度控制自动的可编程的单脚控制的开关键控法3.14位精度相位而且，通过8位并行可编程接口
39、以100MHz并行速率或10MHz串行速率可对以上所有特点进行修改或调制。在单音调谐模式中综合这些特点可以产生FM,AM,PM,FSK,ASK.二、不带斜坡的FSK（模式001）在这种模式下，输出频率值被装载在频率调谐字寄存器1和2中以及29芯脚的逻辑电平中（FSK/BPSK/HOLD），29芯脚为低时选择F1（频率调谐字1，16进制的并行地址4-9）；为高时选择F2（频率调谐字2，16进制的并行地址A-F）。频率变化为相位连续的，而且同29芯脚上FSK数据保持一致。但是，FSK数据信号和DAC输出之间由可确定的传输延时（请参阅说明清单中的传输延时）。不带斜坡的FSK模式，如图32，是传统FS
40、K,RTTY(无线电报)或TTY（电报）数据发射中的代表。FSK是数字传输中非常可靠的方式。但是，在RF频谱带宽使用中是无效的。图33中带斜坡的FSK是一种保护带宽的方法。三、带斜坡的FSK（模式010）FSK方式中，从F1到F2的变化不是瞬时的，但是却可以通过频率扫描和斜坡方式获得。“斜坡”这个符号表明扫描是线性的。而线性扫描或频率斜坡容易且自动获得这是许多可能性中唯一一种可能。其他频率转换规则可能通过在分段方式中改变斜坡率和斜坡大小。（图32）频率斜坡化，不管是线性还是非线性的，必然会在原来的F1和F2频率上加上许多介于它们之间的频率。图33和34会除了线性的带斜坡FSK信号相对时间的频率
41、特点。（图33）（图34）注意：在带斜坡在带斜坡FSK模式中，f（DFW）编程为绝对值。另外，要求低频放F1放在频率调谐字1中。带斜坡FSK目的就是通过用用户定义的近似频率变化来代替顺势频率变化来获得比传统FSK更好得带宽存储。在F1和F2之间的时间与花在每一中频所用时间相等或更少。用户可以控制F1和F2之间的时间，中频数量及其暂停时间。与不带斜坡的FSK不同的是，带斜坡的FSK需要把低频放在F1寄存器中，而把高频放在F2寄存器中。关于中频梯度和每一梯度所用时间，用户必须对某些寄存器编程来指导DDS完成。而且，在控制寄存器中的CLRACC1位应该设为优先级操作低-高-低，以确保频率累加器从“全
42、0”状态开始工作。对于分段的非线性情况，当在处理频率转换以实现需求响应时对寄存器编程是必要。并行寄存器地址1A-1C（16进制）组成了20位“斜坡时钟寄存器“，这是逐减寄存器，当计数器为0时输出单脉冲。FSK输入脚29脚变为低电平时，此计数器被激活。此计数器在最高时钟频率下工作。每个输出相位之间的时间间隔为（N+1）*系统时钟其中，N是由用户定义的斜坡率值。N允许范围为1到（220-1）。如图35中的计数器给48位频率计数器提供时钟。时钟的斜坡率决定介于F1和F2之间频率时间数。当频率到达终点时，计数器会自动停止计数，29脚FSK输入为高或低的持续时间决定F1和F2之间的时间。并行寄存器地址1
43、0-15（16进制）构成了48位的两个增补的“F字”寄存器。接收到带斜坡计数器的一个时钟脉冲，48位字就累加一次。累加器变化一次F1或F2字就增加或减少一次，然后就放在48位相位累加器中来设置正弦或余弦的数字相位坡度。（图35）此情况下，根据29芯脚的逻辑状态使输出频率为高或低。20位带斜坡时钟功能就是产生此斜坡率。一旦到达终点频率，斜率时钟就停止，频率累加器就停止工作。（图36）总而言之，F字与F1和F2调谐字相比是一个非常小的值。例如，如果F1和F2为1K13MHz，那么F字可能就只有25Hz了。图37花除了不稳定的抖动造成了斜坡立即翻转同时意同样的速率回到初始频率。控制寄存器包括地址为1F（16进制）的并行寄存器中的三角形形状的位。在方式010下，设置这位为高将会使频率在F1和F2之间向上或向下变化，而不会向图36中那样触发29脚。事实上，一旦，三角形形状位为高则29脚逻辑状态就无效。使用斜率时钟时段和F字梯度是为实现从F1到F2线性上升然后又以同样时间回到F1的时间内进行连续扫描。这种功能下，可以实现从直流到奈奎斯波之间任何两种频率间自动扫描。（图37）（图38）带斜波的FSK模式中，三角形形状位为高，一旦它如图38中一样到达上升边缘，根据29脚的逻辑电平就从F1或F2开始自动扫描。如果数据位为高而不是低