《电自数字电子技术课程设计任务书（定稿）.doc》由会员分享，可在线阅读，更多相关《电自数字电子技术课程设计任务书（定稿）.doc（27页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、宁波大红鹰学院数字电子技术课程设计任务书电工电子实验教学中心数字电子技术课程设计数字电子技术课程设计是电气、电子、机电及其相关专业教学中的一个重要组成部分。通过数字电子技术课程设计的训练，可以全面调动学生的主观能动性，融会贯通其所学的“模拟电子技术”、“数字电子技术”和“电子技术实验”等课程的基本原理和基本分析方法，进一步把书本知识与工程实际需要结合起来，实现知识向技能的转化，以便毕业生走上工作岗位能较快地适应社会的要求。一、课程设计的基本方法和步骤 通常，电路设计的最终任务是制造出成品电路板或整机。而数字电子技术课程设计的任务可以分成两种：一种是纯理论设计，即仅要求设计出电路图纸和写出设计报
2、告；另一种是不仅要求设计出电路图纸和写出设计报告，还要求做出试验产品。一般说来，设计者接受某项设计任务后，其设计步骤大致分为五个环节。1课题分析根据课题设计要求和技术指标，结合已掌握的基本理论，查阅文献资料，收集同类电路图作为参考，并分析同类电路的性能；然后考虑这些参考电路中哪些元器件需要改动或替换，哪些参数需要另外计算才能达到设计要求等，从总体上把握设计方案，从而对课题的可行性作出准确判断。2方案论证 根据系统的总体要求，把电路划分成若干功能块，从而得到系统框图。每个框图里边可以是一个或几个基本单元电路，并将总体指标分配给每个单元电路，然后根据各单元电路所要完成的任务来决定电路的总体结构。
3、为完成系统的总体要求，由系统框图到单元电路的具体结构是多种多样的，经过较为详细的方案比较和论证，以技术上的可行性、使用上的安全可靠性和较高的性价比为主要依据，最后选定方案。3方案实现尽量选用市场上可以提供的中、大规模集成电路芯片和各种分立元件等电子器件，并通过应用性设计来实现各功能单元的要求以及各功能单元之间的协调关系。本步骤的要点是：（1）熟悉目前数字或模拟集成电路等电子器件的分类、特点，从而合理选择所需要的电子器件。要求工作可靠、价格低廉。（2）对所选功能器件进行应用性设计时，要根据所用器件的技术参数和应完成的任务，正确估算外围电路的参数；对于数字集成电路要正确处理各功能输入端。（3）要保
4、证各功能器件协调一致地工作。对于模拟系统，按照需要采用不同混合方式把它们连接起来，而对于数字系统，协调工作主要通过控制器来完成。4安装调试（纯理论设计者不包括该环节）首先将所设计的电子系统在实验板或逻辑电路实验箱上进行安装与调试，其目的是使所设计的电路达到任务书中的各项要求。安装与调试过程应按照先局部后整机的原则，根据信号的流向逐个单元进行；使各功能单元都要达到各自技术指标的要求，然后把它们连接起来进行统调和系统测试。调试包括调整与测试两部分：调整主要是调节电路中可变元器件或更换元器件(部分电路的更改也是有的)，使之达到性能的改善；测试是采用电子仪器测量电路相关节点的数据或波形，以便准确判断设
5、计电路的性能。调试步骤大致如下：(1)通电观察在电路与电源连线检查无误后，方可接通电源。电源接通后，不要急于测量数据和观察结果，而要先检查有无异常，包括有无打火冒烟，是否闻到异常气味，用手摸模元器件是否发烫，电源是否有短路现象等。如发现异常，应立即关断电源，等排除故障后方可重新通电。然后测量电路总电源电压及各元器件引脚的电压，以保证各元器件正常工作。(2)分块调试分块调试是把电路按功能不同分成不同部分，把每个部分看作一个模块进行调试；在分块调试过程中逐渐扩大范围，最后实现整机调试。分块调试顺序一般按信号流向进行，这样可把前面调试过的输出信号作为后一级的输入信号，为最后联调创造有利条件。分块调试
6、包括静态调试和动态调试。静态调试是指在无外加信号的条件下测试电路各点的电位并加以调整，以达到设计值。如模拟电路的静态工作点，数字电路的各输入端和输出端的高、低电乎值和逻辑关系等。通过静态测试可及时发现已损坏和处于临界状态的元器件。静态调试的目的是保证电路在动态情况下正常工作，并达到设计指标。动态调试可以利用自身的信号，检查功能块的各种动态指标是否满足设计要求，包括信号幅值、波形形状、相位关系、频率、放大倍数等。对于信号电路一般只看动态指标。测试完毕后，要把静态和动态测试结果与设计指标加以比较，经深入分析后对电路参数进行调整，使之达标。(3)整机联调在分块调试的过程中，因是逐步扩大调试范围的，实
7、际上已完成某些局部电路问的联调工作。在联调前，先要做好各功能块之间接口电路的调试工作，再把全部电路连通，然后进行整机联调。整机联调就是检测整机动态指标，把各种测量仪器及系统本身显示部分提供的信息与设计指标逐一对比，找出问题，然后进一步修改、调整电路的参数，直至完全符合设计要求为止。在有微机系统的电路中，先进行硬件和软件调试，最后通过软件、硬件联调实现目的。调试过程中，要始终借助仪器观察，而不能凭感觉和印象。使用示波器时，最好把示波器信号输入方式置于“DC”挡，它是直流锅合方式，可同时观察被测信号的交直流成分。被测信号的频率应在示波器能稳定显示的范围内。如频率太低，观察不到稳定波形时，应改变电路
8、参数后再测量。例如，观察只有几赫兹的低频信号时，通过改变电路参数，使频率提高到几百赫兹以上，就能在示波器中观察到稳定信号并可记录各点的波形形状及相互问的相位关系。测量完毕，再恢复到原来的参数，继续测试其他指标。完成安装调试，达到设计任务的各项技术指标后，一定要撰写课题设计报告，以便验收和评审。课程设计报告的内容如下：（1）课题名称（2）设计任务及要求（3）电路设计其内容包括以下几个部分：确定方案。对于考虑的方案，经过比较后，选择最佳方案；单元电路的设计和元器件的选择；画出完整的电路图和必要的波形图，并说明工作原理；计算出各元器件的主要参数，并标在电路图中恰当的位置；（4）设计体会（5）参考文献
9、二、电子技术课程设计报告要求课程设计文字不少于5000字（4页以上），A4页面。课程设计报告各部分要求如下：1封面不带页眉、页码直接套用参考格式（在参考格式上更改）。2正文带有页眉、页码。各部分参考如下：课题名称（小二号黑体字、居中）1 设计任务与要求（四号黑体字、居左顶格）XXXXXX（五号宋体）2 设计原理（四号黑体字、居左顶格）XXXXXX（五号宋体）2.1 XXX（小四号黑体字、居左顶格）XXXXXX（五号宋体）2.1.1 XXX（五号黑体字、居左顶格）XXXXXX（五号宋体）2.3 XXX（小四号黑体字、居左顶格）XXXXXX（五号宋体）2.3.2 XXX（五号黑体字、居左顶格）XX
10、XXXX（五号宋体）3 电路设计（四号黑体字、居左顶格）XXXXXX（五号宋体）3.1 XXX（小四号黑体字、居左顶格）XXXXXX（五号宋体）3.1.1 XXX（五号黑体字、居左顶格）XXXXXX（五号宋体）3.3 XXX（小四号黑体字、居左顶格）XXXXXX（五号宋体）3.3.3 XXX（五号黑体字、居左顶格）XXXXXX（五号宋体）4 设计体会（四号黑体字、居左顶格）XXXXXX（五号宋体）写出设计过程中的收获与体会参考资料（四号黑体字、居左顶格，无序号）参考文献应以期刊为主，数量不少于10篇（格式参见参考格式）。3有关说明（1）设计报告中汉字为黑体或宋体（按照要求进行），英文字母及数字
11、为Times New Roman字体。（2）英文缩写第一次出现时要有英文解释，如下列文字处第一次出现的STM：“扫描隧道显微镜STM（Scanning Tunneling Microscope）是”。（3）公式按照(1)、(2)、(3)标出序号，公式居中，序号右对齐。（4）图形居中，要清晰标准，按照图1、图2、图3标出序号（同时带有图注），而图序号及图注位于图下居中。（5）表格采用三线表，居中，并按照表1、表2、表3标出序号（同时带有表注），表序号及表注位置在表上居中；（6）全文1.5倍行距，页边距采用系统默认，表注、图注及表内字体均为五号宋体。（7）上交方式课程设计结束后两周内将课程设计报告
12、的电子稿及一份A4打印稿交指导教师。一、8路智力竞赛抢答器的设计1 设计任务与要求1.1 基本功能（1）设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，其编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。（2）给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。（3）抢答器具有数据锁存和显示功能。抢答开始，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示选手的编号，同时扬声器发出音响提示 此外要封锁输人电路，禁止其他选手抢答，并将优先抢答选手的编
13、号直保持到主持人将系统清零为止。1.2 扩展功能（1）抢答器具有定时抢答功能，且一次抢答的时间长度可以由主持人设定（如30 s）。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的音响，音响持续时间为0.5 s左右。（2）参赛选手在设定的时间内抢答，抢答有效；有效抢答结束定时器停止工作显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。（3）如果定时抢答的时间已到，却没有选手抢答，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后做无效抢答，时间显示器上显示00。2 设计原理定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两
14、部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答；扩展电路完成定时抢答的功能。图1 定时器总体框图图1所示的定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器显示设定的时间；当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，扬声器发出音响提示，抢答器处于工作状态，定时器倒计时开始。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手在超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：（
15、1）优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码电路显示编号；扬声器发出短暂音响，提醒节目主持人注意。（2）控制电路要对输人编码电路进行封锁，避免其他选手再次进行抢答。（3）控制电路要使定时器停止工作，时间显示器上显示剩余抢答时间并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关使系统回复到禁止工作状态，以便进行下轮抢答。3设计分析3.1 抢答电路抢答电路的功能有两个：是能分辨选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能，其电路组成如图2
16、所示。图2 抢答器电路其工作原理是：当主持人的控制开关处于“清除”位置时，RS触发器的端为低电平，输出端（4Q1Q）全部为低电平，于是74LS48的0，显示器灭灯；74LS48的选通输入端0， 74LS48处于工作状态，此时锁存电路不工作。当主持人将开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端、 、输人信号。当有选手将键按下时（如按下S5，74LS148的输出000，0，经RS锁存器后，CTR1，B1，74LS279处于工作状态； 4Q3Q2Q101，经74LS48译码，显示器显示“5”。此外，CTR1，使74LS148的端为高电平74L
17、Sl48处于禁止工作状态，封锁了其他按键的输人。当选手按下的键松开后，74LS148的为高电平；但由于CTR维持高电平不变，所以，74LS148仍处于禁止工作状态，其他按键的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。3.2 定时电路节目主持人根据抢答题的难易程度，设定一次抢答的时间长度，通过预置时间电路对计数器进行预置。现选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供，具体电路如图3所示。电路工作原理请同学们根据数字电路课程所学内容自行分析。图3 可预
18、置时间的定时电路3.3 报警电路由555定时器和三极管构成的报警电路如图4所示。其中555定时器构成多谐振荡器，振荡频率为其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作；反之，电路停振。图4 报警电路3.4 时序控制电路时序控制电路是抢答器设计的关键。它要完成以下三项功能：（1）主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进人正常工作状态。（2）当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。（3）当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。根据上面的功能要求以及图2和图3，设计的时序控制电路
19、如图5所示。（a）抢答定时电路的时序控制电路 （b）报警电路的时序控制电路图5 时序控制电路图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。图2-15（a）的工作原理是：主持人将控制开关从“清除”位置拨到“开始”位置时来自于图2-12中的74LS279的输出CTR0，经G3反相，Al，则从555输出瑞来的时钟信号CP能够加到74LS192的CPD时钟输人端，定时电路进行递减计时；同时，在定时时间未到时，来自图2-13中74LS192的借位输出端1，门G2的输出0，使74LS148处于正常工作状态，从而实现功能（1）的要求。当选手在定时时间内按动抢
20、答键时，CTR1，经G3反相，A0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出1，74LS148处于禁止工作状态，从而实现功能（2）的要求。当定时时间到时，来自74LS192的0，1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能（3）的要求。74LS121用于控制报警电路及发声的时间。二、电子拔河游戏机设计1 设计任务与要求1.1 基本功能（1）设计一个电子拔河游戏机，可容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排LED发光二极管表示拔河的“电子绳”。由甲、乙二人通过按钮开关使发光的L
21、ED管向自己一方的终点移动，当亮点移到任何一方的终点时，则该方获胜，连续比赛多局以定胜负。（2）设一个裁判按键, 供裁判宣布新一轮游戏开始. 裁判按键后, 两个竞赛按键才有效，同时将中间的发光二极管点亮（绳子中心居中）。安排15个发光二极管模拟绳子。（3）设两个竞赛按键供二人游戏使用，每按动一次，产生一个脉冲，使计数器加1 或减 1 ，计数器经过译码后 ，绳子中心相应地移动一次。此处注意：如一方在按键或松开按键时，要保证另一方能正常工作。（4）当绳子中心（点亮的发光二极管）移到任一端，结束游戏。同时，要锁住计数脉冲，竞赛按键无效， 并产生一计分脉冲。1.2 扩展功能安排两个计分计数器及译码，显
22、示电路，实现计分，记录双方获胜的次数。2 设计原理乙赢甲赢1 2 3 4 5 6 7 8 9 10 11 12 13 14 15（1）电子绳由15个发光二极管组成。（2）两个人分别用两个按钮向4位二进制可逆计数器送加减脉冲，动作快者将获胜。（3）按钮输入需要防抖，并整成窄脉冲。（4）为防止一方按住按键不放而使计数器无法对另一方脉冲计数，要使计数器的计数值对应点亮对应相应的灯，需要用译码器（用154或138），如用138，需要两片，要考虑如何配合。整形甲方乙方整形防抖电路窄脉冲窄脉冲加减可逆计数器控 制（5）任一方胜出，应阻止计数脉冲继续输入，并为胜出方加分。胜出条件的判别可从译码器获得，也可从
23、计数器获得。（6）停止计数可锁住计数脉冲，也可直接停止计数器。（7）胜出次数记分，甲乙各用一位十进制计数器，通过获胜判别给出计数脉冲。（8）设置一裁判键来启动新一轮比赛，需要完成的任务是，为计数器置初值（使电子绳亮点位于中心），同时开放甲乙双方的脉冲输入（防止强按）。计数器译码器甲记分器控制器电子绳甲方裁判初态命令乙记分器乙方加减锁住计数脉冲3 设计分析3.1 按键防抖及窄脉冲形成可以用RS触发器作为防抖电路，将信号通过三个非门，再将此信号与原信号通过一个与非门，将其整合成窄脉冲。 3.2 译码用74LS192双时钟方式的十进制可逆计数器来进行脉冲信号的加减。用74LS154 构成4线-16
24、线译码器来对计数器信号进行译码，并通过高低电平输出。3.3 按键锁定及获胜计分一方胜利后1或15号输出为低电平，然后与之前的AB信号同时通过与非门，则脉冲信号变成低电平信号，达到锁住输入信号脉冲的目的。再用74LS90计数器来完成对胜出一方的计数，并通过LED七段显示发光管来显示分数，再设置一清零开关对计数器清零。3.4 附加功能：裁判键裁判键的功能是（1）为计数器置初值（使电子绳亮点位于中心）；（2）开放甲乙双方的脉冲输入（防止强按）。所以，我们将裁判键设置在74LS192上。在它的预置端接上开关即为裁判键，既为计数器置了初值，也解锁了脉冲的输入。 三、多功能数字钟设计1 设计任务与要求设计
25、一个具有“时”、“分”、“秒”显示的数字钟，具体要求：（1）具有正常走时的基本功能；（2）具有校时功能（只进行分、时的校时）；（3）具有整点报时功能；（4）具有定时闹钟功能；（5） 秒信号产生电路采用石英晶体构成的振荡器；（6）写出设计步骤，画出设计的逻辑电路图；（7）对设计的电路进行仿真、修改，使仿真结果达到设计要求；（8）安装并测试电路的逻辑功能。2 课题分析及设计思路数字钟基本功能的原理框图如图1 所示。其工作原理是：秒脉冲产生电路作为数字钟的时间基准信号，输出1Hz 的标准秒脉冲作为秒计数器的计数脉冲。秒计数器计满60 后产生一进位信号作为分计数器的计数脉冲，分计数器计满60 后产生一
26、进位信号作为小时计数器的计数脉冲。因此在数字钟电路中，秒计数器和分计数器为60 进制加计数器，小时计数器为24 进制加计数器。图1 数字钟原理框图2.1 秒脉冲产生电路的设计秒脉冲产生电路是数字钟的核心，它的稳定度和精确度决定了数字钟走时的准确度。因此通常选用石英晶体振荡电路。图2 是由集成电路CD4060（14 位二进制串行计数器）和石英晶体构成的一种典型的脉冲产生电路，图中晶振的谐振频率为32768Hz，经CD4060 内部的14 级二分频器后，从Q4 Q10 和Q12 Q14 各输出端可分别得到频率为2048 Hz，1024 Hz，512 Hz，256 Hz，128 Hz，64 Hz，3
27、2 Hz，8 Hz，4 Hz 和2 Hz 的脉冲信号。将2Hz 信号再经一个外接的二分频电路即可得到1Hz 的秒脉冲信号。图2 石英晶体振荡器构成的秒脉冲电路2.2 时、分、秒计数器的设计分和秒计数器均为 60 进制加计数器，秒计数器为24 进制加计数器，它们可分别由两片74LS90 级联并采用“反馈清零法”构成，设计中的难点是各个进位信号的产生。2.3 校时电路的设计当数字钟接通电源或走时出现误差时，需要校时。其具体要求为：在小时校时时不影响分、秒的正常计数；在分校时时不影响小时、秒的正常计数。具体设计方案有如下三种：（1）用集成门电路实现。（2）用二选一的数据选择器实现。（3）用单次脉冲产
28、生电路实现。图3 为方案（1）、（2）的校时电路，图中当控制信号为“1”时正常走时；当控制信号为“0”时用秒脉冲校时。需要注意的是，控制信号“1”或 “0”实际上由开关产生，可能会产生抖动而影响校时操作，必要时可在开关两端并联一个0.01 uF 电容或者利用RS 触发器构成专门的去抖动电路。图3 校时电路2.4 整点报时电路设计整点报时电路的功能是：每当数字钟走时到整点时发出声响，有些情况下对声响还有其他特殊要求，如：声响的音调、次数以及几点响几声等。具体设计方案有如下几种：（1） 利用分位60 进制计数器的进位信号。如图4 所示，分位60 进制计数器向小时位计数器产生进位信号时，正好是整点时
29、刻。但该进位信号为窄脉冲，不能直接驱动发声，故将此信号经一单稳态触发器展宽后再送蜂鸣器。图4 整点报时电路之一（2）利用比较器或集成逻辑门实现。当分位、秒位计数器的输出端均为“59”（）时，下一秒即为整点时刻。用4 片4 位集成比较器将“59”、“59”分别和分位、秒位计数器的当前时间进行比较，当它们相等时即产生整点控制信号。根据这一思路，可提前几秒开始整点报时。此外用集成逻辑门也可实现。（3）实现“整点为几报几下”。其主要思路是：设计一个2 位减法计数器，将数字钟小时个位及十位的当前时间作为减法计数器的预置数据，将分位60 进制计数器的进位信号作为置数控制信号。则每当整点时刻到达时，减法计数
30、器从小时计数器的整点值开始进行减计数，每减一次响一声，直到零为止，如图5 所示。图5 整点报时电路之二（4）要求在差10 秒为整点时产生每隔1 秒鸣叫1 次的响声：共叫5 次，每次持续1 秒，前4 声为低音500Hz，后1 声为高音1KHz 。其主要思路是：设4 声低音分别发生在59 分51秒、53 秒、55 秒、57 秒，最后1 声高音发生在59 分59 秒，它们的持续时间均为1 秒。如表1 所示。表1 秒个位计数器的状态CP(秒)Q3Q2Q1Q0功能5051低音52停53低音54停55低音56停57低音58停59高音00停由表可知，当Q3 为“1”时，高音1kHz 输入声响电路；当Q3 为
31、“0”时，低音500Hz输入声响电路。且只有当分十位的Q2Q0 为“11”、分个位的Q3Q0 为“11”、秒十位的Q2Q0 为“11”、秒个位的Q0 为“1”时，才会有信号输入到声响电路而发出声音。这一功能可以由若干个集成门来实现。见图6 所示。图6 整点报时电路之三2.5 定时闹钟功能数字钟在预定的时刻发出信号驱动声响电路而发出声音。要求闹钟的开始时刻与声响持续时间均满足规定的要求。如：预定时刻到时发出闹钟信号，持续时间为1 分钟或不限或仿广播电台报时（4 低音1 高音的顺序，高音的结束时刻为整点时刻）等。具体设计方案有如下2 种：（1）利用多片比较器实现，预置闹钟时间为二进制数形式。将当前
32、时间与预置闹钟时间进行比较，当两者相等时，发出闹钟信号。在该方案基础上采用多片BCD 码编码器，可使预置闹钟时间为十进制数形式。（2）用多个三输入与门实现，预置闹钟时间为二进制数形式。时、分和秒计数器的十位及个位输出端分别接到各自的三输入与门，共需要6 个三输入与门。再将6 个三输入与门的输出相与而得到闹钟信号。这种方案的缺点是当预置闹钟时间改变时，电路的接线也要相应变化。3 集成电路及元件选择“秒脉冲产生电路”采用32768Hz 晶振、CD4060 和集成D 触发器74LS74；“60 进制计数器”、“24 进制计数器”采用74LS90；“译码显示电路”采用CD4511 和共阴极数码管；其它
33、扩展功能电路依据不同的电路方案而选择相应的元器件。4 原理图绘制与电路仿真用proteus 软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过程中，首先进行数字钟的基本走时功能的仿真，然后逐一添加扩展功能进行仿真。直至达到全部功能的设计要求。5 电路安装与调试5.1 电路布局在多孔电路实验板上装配电路时，首先应熟悉其结构。明确哪些孔眼是连通的，并安排好电源正、负引出线在实验板上的位置。数字钟电路所需集成电路器件较多，在电路布局时应安排好各个集成块的位置，以方便连线为原则。电路与外接仪器的连接端、测试端要布置合理，便于操作。5.2 安装与调试方法电路安装前，要先检测所用集成电路及
34、其它元器件的好坏。安装完成后，要用万用表检测电路接触是否可靠、电源电压大小、极性是否正确。一切正常后才能通电调试。调试过程中，最好分步或分块进行。首先调试秒脉冲产生电路。用示波器逐一测量CD4060 的各个不同频率输出端波形，并在1Hz 频率输出端接一发光二极管指示秒脉冲信号是否正常。然后调试译码显示电路。利用CD4511 的试灯端3 脚测试各个数码管的好坏，并输入任意一组BCD 代码检查各个数码管显示的数字是否正常。接着调试时、分、秒计数器电路。将时、分、秒计数器之间的进位信号断开而以秒脉冲信号代替它们，分块调试时、分、秒计数器电路。当它们均正常工作后再接入各个进位信号。在数字钟的上述基本走
35、时功能正常后，最后分别进行其它扩展功能的调试。6 设计、仿真及实验问题研究（1）数字钟电路中，小时位计数器能否采用74LS161 构成24 进制计数器？并说明理由。（2）数字钟电路中，分、秒位计数器能否采用74LS161 构成60 进制计数器？并说明理由。（3）说明60 进制计数器进位信号的产生方法。（4）如果小时位计数器为12 进制计数器，电路应如何设计？画出电路原理图。（5） 用RS 触发器设计一个单次脉冲产生电路，画出电路原理图。（6）在调试“整点为几报几下”电路中，若出现声响次数比整点数少1 的现象，可能是什么原因造成的？如何解决这一问题？（7） 如果增加数字钟的清零功能，电路要做怎样
36、的改动？四、模M的十进制加/减可逆计数器设计1 设计任务与要求设计具有手控和自动方式实现模M 的十进制加/减可逆计数功能的电路，利用数码管显示计数器的值。掌握用“反馈清零法”和“反馈置数法”构成任意进制计数器的设计方法；用Proteus 软件仿真；实验测试电路的逻辑功能。具体要求如下：（1）手控方式模M 的十进制加/减可逆计数器。即控制端E=1 时，进行模M 的加法计数；控制端E=0 时，进行模M 的减法计数；（2）自动方式模M 的十进制加/减可逆计数器。即加法计数到最大值时，自动进行减法计数；减法计数到最小值时，自动进行加法计数。（3）M 可为2 位数或3 位数，集成计数器采用74LS192
37、。（4）写出设计步骤，画出设计的逻辑电路图。（5）对设计的电路进行仿真、修改，使仿真结果达到设计要求。（6）安装并测试电路的逻辑功能。2 课题分析及设计思路2.1 手控方式模M 的十进制加/减可逆计数器的设计思路以M=125 为例，即125 进制加/减可逆计数器。分析以上设计任务与要求，设计思路如下：（1）将三片74LS192 进行级联，用“反馈清零法”设计一个125 进制加法计数器，反馈清零信号取自计数器的输出端Q0 Q3 ；（2）将三片74LS192 进行级联，用“反馈置数法”设计一个125 进制减法计数器，反馈置数信号取自计数器最高位的借位端TCD。（3）将上述加、减计数器电路结合起来，
38、即初步构成一个加/减125 进制可逆计数器。 余下的问题就是在加/减可逆计数条件下，如何切换计数器最低位的计数脉冲输入端CPD、CPU 的信号。经过分析，它们应实现如表1 所示功能：表1 计数功能控制关系手控信号E计数方式CPUCPD1加法CP10减法1CP这一功能通过一片数据选择器即可实现。整个可逆计数器电路（不包括数字显示部分）的设计框图如下：图1 手控可逆计数器电路的设计框图2.2 自动方式模M 的十进制加/减可逆计数器的设计思路仍以M=125 为例进行分析和设计。设计自动方式的一种加/减可逆计数顺序如下：图2 自动可逆计数顺序及范围从上述图中可以看出，当加计数到最大值124 后自动进行
39、减计数；当减计数到最小值0后自动进行加计数，如此不断循环。自动方式模M 的十进制加/减可逆计数器可以在手控方式的电路基础上进行设计，需解决的关键问题是：电路如何自动产生加/减计数控制信号？通过分析和反复仿真，其中的一种设计思路如下：图3 加/减计数控制信号自动产生电路框图加/减计数控制信号自动产生电路的原理图如下：图4 加/减计数控制信号自动产生电路原理图对于电路的其它部分，也要相应作一些改动：取消输出端反馈清零信号（因为加计数到124 后，下一计数状态不是0 而是123）和借位端反馈置数信号（因为减计数到0 后，下一计数状态不是124而是1）。3 集成电路及元件选择“加/减计数控制电路”部分
40、采用一片数据选择器74LS157，集成计数器采用74LS192 ，“显示译码电路”部分采用74LS48 或CD4511，“加/减计数控制信号自动产生电路”部分采用集成D 触发器74LS74 和集成门电路74LS11、74LS32、74LS04 等。此外，LED 数码管采用共阴极数码管。4 原理图绘制与电路仿真用proteus 软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过程中，发现问题及时修改，直至达到设计要求。将自动方式的整个电路进行仿真时，发现一个容易被忽视的问题：加计数可以正常进行，但当减计数到0 时，接着下一状态为999，再为0、1、 。之所以出现不需要的计数状态9
41、99，是由于减计数到0 时加/减计数控制信号还没有切换到“加计数”，因而又作了一次减计数到0 的下一状态999。通过增加借位端反馈清零信号，该问题顺利解决。5 电路安装与调试5.1 电路布局在多孔电路实验板上装配电路时，首先应熟悉其结构。明确哪些孔眼是连通的，并安排好电源正、负引出线在实验板上的位置。电路布局时应安排好各个集成块的位置，以方便连线为原则。电路与外接仪器的连接端、测试端要布置合理，便于操作。5.2 安装与调试方法电路安装前，要先检测所用集成电路及其它元器件的好坏。安装完成后，要用万用表检测电路接触是否可靠、电源电压大小、极性是否正确。一切正常后才能通电调试。调试过程中，最好分步或
42、分块进行。首先调试手控方式模M 的十进制加/减可逆计数器电路，在该电路的调试过程中，可能会出现下面两个问题：（1）借位TCD 反馈置数不正常：显示的数比预置端的数始终少1。解决办法：将TCD 信号通过两个反相器延时后送入计数器的置数端。（2）输出端反馈清零不正常：计数到123 后下一状态为0（正常时应为124）。解决办法：将形成反馈清零信号的4输入与门更换为两个4 输入与非门。然后将上述手控方式的可逆计数器电路改为自动方式的可逆计数器电路。在该电路的调试过程中，第一步调试“加/减计数控制信号自动产生电路”，使其工作正常；第二步进行整体调试。6 设计、仿真及实验问题研究（1）分别说明集成计数器74LS192 正常计数、置数和清零的条件？并举例说明同步清零（置数）与异步清零（置数）有什么不同？（2）对于手控方式模M 的十进制加/减可逆计数器电路，如果改变M 的值，在电路中要作哪些改动？（3）对于自动方式模M 的十进制加/减可逆计数器电路，通电开始工作时，首先作加法计数还是减法计数？为什么？（4）对于自动方式模M 的十进制加/减可逆计数器电路，如果改变M 的值，在电路中要作哪些改动？（5）对于自动方式模M 的十进制加/减可逆计数器电路，怎样使计数从任意值开始？