《第12章 可编程逻辑器件应用.ppt》由会员分享，可在线阅读，更多相关《第12章 可编程逻辑器件应用.ppt（37页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第1212章章 可编程逻辑可编程逻辑器件应用器件应用2021/9/171可编程逻辑系统系统设计如何入门可编程逻辑系统系统设计如何入门nFPGA是基于硬件可编程的器件，设计方法与是基于硬件可编程的器件，设计方法与CPU和和DSP有有本质的区别；本质的区别；n设计者需要掌握硬件描述语言，还要具备硬件的概念和调设计者需要掌握硬件描述语言，还要具备硬件的概念和调试的经验，才能设计出高质量的试的经验，才能设计出高质量的FPGA系统系统nFPGA系统涉及到：系统涉及到：FPGA的结构原理、电路硬件设计与调试、硬件描述语言（的结构原理、电路硬件设计与调试、硬件描述语言（HDL）、）、开发工具开发工具EDA
2、软件、仿真验证技术以及软件、仿真验证技术以及FPGA与其他处理器的互联与其他处理器的互联接口技术等。接口技术等。nFPGA最好的入门方法最好的入门方法-实践。实践。初期阶段：看书初期阶段：看书+软件仿真；软件仿真；实践阶段：结合实践阶段：结合FPGA开发板，将自己的设计在开发板，将自己的设计在FPGA硬件系统上硬件系统上运行。运行。FPGA最小系统：含电源、下载接口，引出全部最小系统：含电源、下载接口，引出全部IO，用户自行设计，用户自行设计外部电路。外部电路。2021/9/172可编程逻辑系统设计技术背景可编程逻辑系统设计技术背景n目前数字系统设计领域公认的基础性技术目前数字系统设计领域公认
3、的基础性技术CPU、DSP、FPGAnFPGA技术发展迅速，正在逐渐融合技术发展迅速，正在逐渐融合CPU和和DSP的功能；的功能；nFPGA已经广泛应用在如无线基站、千兆网络路已经广泛应用在如无线基站、千兆网络路由器、智能手机、便携式产品等领域。由器、智能手机、便携式产品等领域。n在我们的全国竞赛中，在我们的全国竞赛中，FPGA的作用主要定位在的作用主要定位在时序信号产生、前端信号采集、高速控制、数据时序信号产生、前端信号采集、高速控制、数据并行处理等方面，作为辅助控制器与并行处理等方面，作为辅助控制器与MSP430或或DSP协同运行，不做单独的处理器来使用。协同运行，不做单独的处理器来使用。
4、2021/9/173FPGA与与ASICnASIC：指固定的或定制的逻辑器件（专用集成电路）：指固定的或定制的逻辑器件（专用集成电路）-如如MP3专用解码专用解码芯片芯片优点：通过固化的逻辑功能和大规模的工业化生产，芯片成本大幅度降优点：通过固化的逻辑功能和大规模的工业化生产，芯片成本大幅度降低，可靠性高；低，可靠性高；缺点：设计周期长，投资大，风险高，设计投产后不可更改。缺点：设计周期长，投资大，风险高，设计投产后不可更改。nFPGA的诞生解决了的诞生解决了ASIC存在的这些不足，满足了快速产品开发的需要。存在的这些不足，满足了快速产品开发的需要。n第一片第一片FPGA：Xilinx公司公司
5、1984年推出，年推出，20多年的发展，多年的发展，FPGA的可用门的可用门从当初的从当初的1000余个可用门，发展到现在的余个可用门，发展到现在的1000万个以上的可用门。容量万个以上的可用门。容量提升了提升了1万倍。万倍。nFPGA解决了电子系统小型化、低功耗、高可靠性的问题，开发周期短、解决了电子系统小型化、低功耗、高可靠性的问题，开发周期短、投入少，芯片价格不断下降。投入少，芯片价格不断下降。2021/9/174FPGA技术发展趋向技术发展趋向n1、基于、基于FPGA的嵌入式系统（的嵌入式系统（SoPC）技术正在成熟；）技术正在成熟；n2、FPGA芯片向高性能、高密度、低压和低功耗方向
6、发展；芯片向高性能、高密度、低压和低功耗方向发展；n3、基于、基于IP库的设计方法；库的设计方法；FPGA的设计者只需要寻找适合项目需要的的设计者只需要寻找适合项目需要的IP库资源，库资源，然后将这些然后将这些IP整合起来，完成顶层模块设计。整合起来，完成顶层模块设计。整个项目的仿真和验证工作主要就是验证整个项目的仿真和验证工作主要就是验证IP库的接口逻库的接口逻辑设计正确性。辑设计正确性。n4、FPGA的动态可重构技术。的动态可重构技术。指对于特定结构的指对于特定结构的FPGA芯片，在一定的控制逻辑的驱芯片，在一定的控制逻辑的驱动下，对芯片的全部或部分逻辑资源实现高速的功能动下，对芯片的全部
7、或部分逻辑资源实现高速的功能变换，从而实现硬件的时分复用，节省逻辑资源。变换，从而实现硬件的时分复用，节省逻辑资源。2021/9/1751、PLD器件概述器件概述(3/3)-主流主流CPLD与与FPGAnCPLD：基于乘积项结构，基本结构为基于乘积项结构，基本结构为“与与-或阵列或阵列”；nFPGA：基于查找表结构，由简单的查找表构成可编程门，再基于查找表结构，由简单的查找表构成可编程门，再构成阵列形式构成阵列形式（FPGA数据掉电后丢失，数据掉电后丢失，CPLD掉电保持）掉电保持）CPLDFPGA内部结构内部结构Product-termLook-up Table程序存储程序存储内部内部EEP
8、ROMSRAM，外挂，外挂EEPROM资源类型资源类型组合电路资源丰富组合电路资源丰富触发器资源丰富触发器资源丰富集成度集成度低（几十低（几十-数万门级）数万门级）高（百万门级）高（百万门级）使用场合使用场合完成逻辑控制完成逻辑控制完成比较复杂的算法完成比较复杂的算法速度速度慢慢快快其他资源其他资源EEPROMEAB，锁相环，锁相环保密性保密性可加密可加密一般不能加密一般不能加密2021/9/1762、CPLD的结构与可编程原理的结构与可编程原理（1/2）nCPLD即复杂可编程逻辑器件，是早期即复杂可编程逻辑器件，是早期GAL器件的改进。器件的改进。nAltera的的MAX7000系列具有典型
9、性，以此为例，进行简介系列具有典型性，以此为例，进行简介nMAX7000系列包含系列包含32-256个宏单元，每个宏单元，每16个宏单元组成个宏单元组成一个逻辑阵列块（一个逻辑阵列块（LAB）每个宏单元含每个宏单元含有一个可编程的有一个可编程的“与与”阵列和固定的阵列和固定的“或或”阵列，以及阵列，以及一个可配置寄存器。一个可配置寄存器。每个宏单元共享扩每个宏单元共享扩展乘积项和高速并展乘积项和高速并联扩展乘积项，它联扩展乘积项，它们可向每个宏单元们可向每个宏单元提供多达提供多达32个乘积个乘积项，以构成复杂的项，以构成复杂的逻辑函数。逻辑函数。2021/9/1773、FPGA的结构与工作原理
10、的结构与工作原理-简介（简介（1/3）n多数多数FPGA采用基于采用基于SRAM的查找表逻辑形成结构，即利用的查找表逻辑形成结构，即利用SRAM（静态随机存储器）来构成逻辑函数发生器；（静态随机存储器）来构成逻辑函数发生器；n一个一个N输入查找表（输入查找表（LUT）可以实现）可以实现N个输入变量的任何逻个输入变量的任何逻辑功能；辑功能；nAltera的的Cyclone系列系列器件成本低、性价比高，结构和工作器件成本低、性价比高，结构和工作原理具有典型性；原理具有典型性；nCyclone器件主要由逻辑阵列块（器件主要由逻辑阵列块（LAB）、嵌入式存储器块、）、嵌入式存储器块、IO单元和单元和P
11、LL等模块构成；等模块构成；n每个每个LAB有多个有多个LE（Logic Element，逻辑单元）构成；，逻辑单元）构成；nLE是是Cyclone FPGA 器件的最基本可编程单元；器件的最基本可编程单元；nLE主要由一个主要由一个4输入的查找表输入的查找表LUT、进位链逻辑和一个可编、进位链逻辑和一个可编程的寄存器构成。程的寄存器构成。2021/9/1783、FPGA的结构与工作原理的结构与工作原理-结构（结构（2/3）2021/9/1793、FPGA的结构与工作原理的结构与工作原理-结构（结构（3/3）n其它详细结构及工作原理请读者自行阅读教材其它详细结构及工作原理请读者自行阅读教材P2
12、6-P322021/9/1710芯片与外接电芯片与外接电路的接口部分路的接口部分可编程逻辑的主体，可以根据设可编程逻辑的主体，可以根据设计灵活地改变其内部连接与配置，计灵活地改变其内部连接与配置，完成不同的逻辑功能完成不同的逻辑功能用作数据存储，用作数据存储，可配置为单端口可配置为单端口RAM，双口，双口RAM,FIFO等等连通连通FPGA内部内部所有单元，连线所有单元，连线长度和工艺决定长度和工艺决定信号驱动能力和信号驱动能力和传输速度传输速度通用程度较高通用程度较高的嵌入式功能的嵌入式功能模块，如模块，如PLL、DSP、CPU等等2021/9/1711nPLL的作用：完成时钟的高精度、低抖
13、动的倍频、分频、的作用：完成时钟的高精度、低抖动的倍频、分频、占空比调整、移相等功能占空比调整、移相等功能(可达可达ps精度精度)；n内嵌专用硬核：与内嵌专用硬核：与“底层嵌入单元底层嵌入单元”有区分，指的是通用有区分，指的是通用性相对较弱，不是所有性相对较弱，不是所有FPGA都包含硬核。都包含硬核。如如Altera的的Stratix GX系列系列 内部专门集成了内部专门集成了3.1875 Gbit/s的串并收发的串并收发单元；单元；2021/9/17124、硬件测试技术、硬件测试技术n内部逻辑测试（动态测试、分析内部寄存器的状态）内部逻辑测试（动态测试、分析内部寄存器的状态）器件厂商在在器件
14、厂商在在PLD中嵌入某种逻辑功能模块；中嵌入某种逻辑功能模块；与与EDA工具配合提供一种嵌入式逻辑分析仪，通过测试发现内部工具配合提供一种嵌入式逻辑分析仪，通过测试发现内部逻辑问题；逻辑问题；如如Altera的的SignalTapII。nJTAG边界扫描测试（边界扫描测试（BST）2021/9/17135、FPGA/CPLD厂商厂商nALtera：高性能、高高性能、高集成度、高性价比，集成度、高性价比，开发工具软件丰富，开发工具软件丰富，且提供免费使用版本；且提供免费使用版本；nXilinx：追求高集成追求高集成度、高速度、低价格、度、高速度、低价格、低功耗设计；低功耗设计；nLattice:
15、CPLD的开拓的开拓者，首创者，首创PLD及及ISP技术；技术；nActel：加密性好，产加密性好，产品广泛应用于航空航品广泛应用于航空航天、军事领域。天、军事领域。2021/9/17146、编程与配置、编程与配置(1/3)nCPLD/FPGA都具有在系统编程（都具有在系统编程（ISP）能力）能力nISP功能的特点：使用功能的特点：使用CPLD/FPGA进行逻辑设计时可以进行逻辑设计时可以把芯片焊接在印制电路板上，在设计时一次又一次随心把芯片焊接在印制电路板上，在设计时一次又一次随心所欲地改变整个电路的硬件逻辑关系，而不必改变电路所欲地改变整个电路的硬件逻辑关系，而不必改变电路板的结构。板的结
16、构。有有3种种ISP方式：方式：基于电可擦除存储单元的基于电可擦除存储单元的EEPROM或或Flash技术技术（CPLD）-掉电数据不丢失，但编程次数有限，编程的速度慢掉电数据不丢失，但编程次数有限，编程的速度慢基于基于SRAM查找表的编程单元查找表的编程单元（FPGA）-配置次数无限、加电时可随时更改逻辑，但掉电后数据即配置次数无限、加电时可随时更改逻辑，但掉电后数据即丢失，下次上电需要重新配置丢失，下次上电需要重新配置基于反熔丝编程单元基于反熔丝编程单元（Actel的的FPGA）nJTAG方式的在系统编程接口方式的在系统编程接口2021/9/17157、编程与配置、编程与配置-PC机配置机
17、配置FPGA (2/3)n使用使用PC并行口并行口配置配置FPGA（传统方法，使用（传统方法，使用ByteBlasterMV或或ByteBlasterII下载电缆）下载电缆）n使用使用PC USB口口配置配置FPGA （使用（使用USB-Blaster下载电缆）下载电缆）nAltera的的FPGA有如下几种常用编程配置方式：有如下几种常用编程配置方式：配置器件模式，如用配置器件模式，如用EPC器件器件进行配置。进行配置。PS(Passive Serial被动串行被动串行)模式。模式。JTAG模式，用于配置模式，用于配置SRAM的的SOF文件，或文件，或JTAG间接间接AS（Active Ser
18、ial），这个模式是针对），这个模式是针对EPCS器件器件而言。而言。2021/9/17167、编程与配置、编程与配置 -FPGA配置器件配置器件(3/3)2021/9/17178、CPLD与与FPGA的区别及应用选型（的区别及应用选型（1/2）nFPGA采用采用SRAM进行功能配置，可重复编程，但系统掉电后，进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在中的数据丢失。因此，需在FPGA外加外加EPROM，将配，将配置数据写入其中，系统每次上电自动将数据引入置数据写入其中，系统每次上电自动将数据引入SRAM中。中。nCPLD器件一般采用器件一般采用EEPROM存储技术
19、，可重复编程，并且存储技术，可重复编程，并且系统掉电后，系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。中的数据不会丢失，适于数据的保密。nFPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个要求实现较复杂的组合电路则需要几个CLB结合起来实现。结合起来实现。nCPLD的与或阵列结构，使其适于实现大规模的组合功能，但的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少触发器资源相对较少。nFPGA内部有丰富连线资源，内部有丰富连线资源，CLB分块较小，芯片的利用率较分块较小，芯片的利用
20、率较高。高。nCPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线。器件的灵活布线。内部资源利用率较内部资源利用率较FPGA器件低器件低2021/9/1718n器件的资源器件的资源Altera、Xilinx：数千门：数千门数百万门；数百万门；Lattice：数万门以下：数万门以下资源占用以仿真的结果为准，并应留有适当的余量（资源占用以仿真的结果为准，并应留有适当的余量（20%）n芯片速度：芯片速度：芯片速度越高，其对微小毛刺信
21、号的反应越灵敏，系芯片速度越高，其对微小毛刺信号的反应越灵敏，系统的稳定性越差统的稳定性越差 n器件功耗：器件功耗：工作电压越高功耗越大工作电压越高功耗越大（5V,3.3V,2.5V,1.8V等）等）CPLDFPGA逻辑密集型逻辑密集型数据密集型数据密集型中小规模（中小规模（100050000）大规模设计（大规模设计（5000数百万门）数百万门）免费软件支持免费软件支持SoC设计设计编程数据不丢失，电路简单编程数据不丢失，电路简单ASIC的设计仿真的设计仿真ISP特性，编程加密特性，编程加密布线灵活，但时序特性不稳定布线灵活，但时序特性不稳定布线延迟固定，时序特性稳定布线延迟固定，时序特性稳定
22、需专用的需专用的ROM进行数据配置进行数据配置8、CPLD与与FPGA的区别及应用选型（的区别及应用选型（2/2）2021/9/17199.FPGA设计流设计流程程n电路设计与输入电路设计与输入-采用采用HDL语言或原理图设计输入；语言或原理图设计输入；大型设计中，原理图设计方法大型设计中，原理图设计方法的可维护性较差，不利于模块的可维护性较差，不利于模块构造与重用。构造与重用。主流的主流的HDL语言：语言：VHDL与与VerilogHDLn功能仿真功能仿真QuartusII自带仿真；自带仿真；使用第三方仿真软件使用第三方仿真软件ModelSim2021/9/1720n综合优化综合优化将将HD
23、L语言、原理图等设计输入翻译成与、或、非门，语言、原理图等设计输入翻译成与、或、非门，RAM，触发器等，触发器等基本逻辑单元组成的逻辑连接（网表），并根据目标与要求（约束条件）基本逻辑单元组成的逻辑连接（网表），并根据目标与要求（约束条件）优化所生成的逻辑连接，输出网表文件；优化所生成的逻辑连接，输出网表文件；QuartusII可进行综合，可进行综合，第三方综合工具：第三方综合工具：Synplifyn综合后仿真综合后仿真综合后检查综合结果是否与原设计一致。综合后检查综合结果是否与原设计一致。n实现与布局布线：实现与布局布线：综合的结果本质是基本逻辑单元所组成的网表，与芯片实际的配置情况综合的结
24、果本质是基本逻辑单元所组成的网表，与芯片实际的配置情况还有较大差距；还有较大差距；使用相应软件，根据所选芯片的型号，将综合输出的逻辑网表适配到具使用相应软件，根据所选芯片的型号，将综合输出的逻辑网表适配到具体体FPGA/CPLD上的过程就是实现。上的过程就是实现。2021/9/172110、Altera典型器件简介典型器件简介nACEX系列系列FPGA：专为通信（如专为通信（如xDSL调制解调器、路由器）调制解调器、路由器）、音频处理等应用而推出的芯片系列。如、音频处理等应用而推出的芯片系列。如ACEX1K100nMAX系列系列CPLD：以乘积项最为基本结构单元，具有以乘积项最为基本结构单元，
25、具有ISP编编程功能，支持程功能，支持JTAG。如。如MAX7128nMAXII系列系列CPLD：低成本、低功耗，功耗是低成本、低功耗，功耗是MAX系列的十系列的十分之一，支持内部时钟频率高达分之一，支持内部时钟频率高达300MHz，内置用户非易失，内置用户非易失性性Flash存储器块，使用存储器块，使用LUT结构。如结构。如EPM240nCyclone/II 系列系列FPGA（低成本（低成本FPGA）：）：平衡了逻辑、存储平衡了逻辑、存储器、锁相环（器、锁相环（PLL）和高级）和高级IO接口。支持接口。支持NIOSII系列嵌入式系列嵌入式处理器，支持串行、总线和网络接口及各种通信协议处理器，
26、支持串行、总线和网络接口及各种通信协议如如EP1C3、EP1C6nStratix/II 系列系列FPGA：带有专用算法功能模块，可高效地实：带有专用算法功能模块，可高效地实现加法树等大计算量的功能，提供了高速现加法树等大计算量的功能，提供了高速I/O信号和接口。信号和接口。我院的多普勒天气雷达即采用它做核心运算芯片我院的多普勒天气雷达即采用它做核心运算芯片2021/9/172211、主流低成本、主流低成本FPGA-CyclonenCyclone器件采用器件采用0.13um工艺制造，其内部有锁相环、工艺制造，其内部有锁相环、RAM块，逻辑容量从块，逻辑容量从2910-20060个个LE，特性如下
27、表：，特性如下表：nCyclone FPGA中的中的PLL只能由全局时钟管脚只能由全局时钟管脚CLK0-3驱动；驱动；n一个一个PLL的输出可以驱动两个内部全局时钟网络和一个（或的输出可以驱动两个内部全局时钟网络和一个（或一对）一对）I/O管脚管脚；特性特性EP1C3EP1C4EP1C6 EP1C12EP1C20LE2910400059801206020060M4K RAM1317205264锁相环12222最大用户I/O1043011852493012021/9/1723Cyclone中的时钟资源中的时钟资源2021/9/1724Cyclone FPGA的锁相环结构的锁相环结构2021/9/
28、1725Cyclone FPGA的配置与的配置与IO新特性新特性nAltera公司的公司的FPGA由于基于由于基于SRAM工艺，掉电后数据会工艺，掉电后数据会丢失，可使用丢失，可使用EPCS1或或EPCS4加载配置数据；加载配置数据；n这种加载方式即为：主动串行模式（这种加载方式即为：主动串行模式（Active Serial），），Cyclone器件在加载是主动发出发在时钟和其他控制信器件在加载是主动发出发在时钟和其他控制信号，数据从串行加载芯片中读出，送入号，数据从串行加载芯片中读出，送入FPGA的片内的片内SRAM，运行。，运行。nCyclone可支持可支持DDR存储器接口；存储器接口；n
29、Cyclone器件支持高速器件支持高速LVDS接口，性能可以达到接口，性能可以达到311Mbit/s，在这种接口下必须注意外部匹配电阻网络的，在这种接口下必须注意外部匹配电阻网络的接法。接法。2021/9/172612、新一代低成本、新一代低成本FPGA-CycloneIInCycloneII FPGA采用采用90nm工艺，器件规模是工艺，器件规模是Cyclone的的3倍；倍；n增加了硬的增加了硬的DSP块；块；特性特性EP2C5EP2C8EP2C20EP2C35EP2C50LE46088256187523321668416M4K RAM363652105129锁相环22444乘法器模块131
30、82635862021/9/17272021/9/17282021/9/17292021/9/173013、FPGA基本应用系统的设计基本应用系统的设计nFPGA最小系统：最小系统：FPGA是可以使是可以使FPGA正常工作的最简单的系统，它的外正常工作的最简单的系统，它的外围电路只包括围电路只包括FPGA必要的控制电路；必要的控制电路；最小系统主要包括：最小系统主要包括：FPGA芯片、下载芯片、下载/配置电路、外部配置电路、外部时钟、复位电路和电源。如果需要使用时钟、复位电路和电源。如果需要使用NIOS II软核嵌入软核嵌入式处理器还要包括式处理器还要包括Flash和和SDRAM；nFPGA的
31、功能管脚包括：的功能管脚包括：用户用户I/O,可用做输入或输出，或者双向口，或可用做输入或输出，或者双向口，或LVDS；配置管脚：配置管脚：电源管脚：电源管脚：时钟管脚：时钟管脚：特殊管脚：特殊管脚：2021/9/1731下载配置与调试接口电路下载配置与调试接口电路nFPGA是是SRAM型结构，本身不能固化程序，因此需要一片型结构，本身不能固化程序，因此需要一片Flash结构的配置芯片来存储逻辑配置信息，用于上电时配置；结构的配置芯片来存储逻辑配置信息，用于上电时配置；n在把程序固化到配置芯片之前，一般先使用在把程序固化到配置芯片之前，一般先使用JTAG模式去调试程模式去调试程序，也就是把程序
32、下载到序，也就是把程序下载到FPGA上运行，这种方式擦写次数无限。上运行，这种方式擦写次数无限。2021/9/1732FPGA硬件系统的设计技巧硬件系统的设计技巧nFPGA的硬件设计不同于的硬件设计不同于DSP和和ARM系统，比较灵系统，比较灵活和自由，只要设计好专用管脚的电路，通用活和自由，只要设计好专用管脚的电路，通用I/O的连接可以自己定义的连接可以自己定义根据电路布局来分配管脚功能。在电路设计流程中，根根据电路布局来分配管脚功能。在电路设计流程中，根据据PCB的布局来对应的调整原理图中的布局来对应的调整原理图中FPGA的管脚定义，的管脚定义，可以降低后期布线的难度；可以降低后期布线的难
33、度；预留测试点。预留测试点。FPGA的的I/O数量非常多，除了能够满足设数量非常多，除了能够满足设计需要的计需要的I/O外，还有一些剩余外，还有一些剩余I/O没有定义，用作预留没有定义，用作预留的测试点使用；的测试点使用；考虑到如果需要高速考虑到如果需要高速I/O的应用，则应设计相关的的应用，则应设计相关的LVDS差分差分I/O接口；接口；充分的滤波，建议相关电源充分的滤波，建议相关电源I/O处加一个处加一个104滤波电容，滤波电容，提高稳定性；提高稳定性；FPGA具有内核电压和具有内核电压和I/O电压两个电压，要注意区分。电压两个电压，要注意区分。2021/9/1733FPGA硬件系统的调试
34、方法硬件系统的调试方法n如果硬件系统设计为插入式的背板结构，由于如果硬件系统设计为插入式的背板结构，由于FPGA管脚多，密度大，管脚多，密度大，焊接时具有很大难度，一般焊接需要相当熟练的水准，极易出现芯片焊接时具有很大难度，一般焊接需要相当熟练的水准，极易出现芯片与焊盘对不齐导致管脚大量粘连。与焊盘对不齐导致管脚大量粘连。n背板式的设计中，用户只需要设计外部背板式的设计中，用户只需要设计外部I/O的接口电路就可以了，如的接口电路就可以了，如LED,数据数据IO等。等。n调试的过程中，可以借助用户自行设计的调试的过程中，可以借助用户自行设计的LED来指示系统的工作状态，来指示系统的工作状态，对于
35、较为复杂的设计，建议使用示波器或对于较为复杂的设计，建议使用示波器或SignalTapII嵌入式逻辑分析嵌入式逻辑分析仪辅助进行调试；仪辅助进行调试；n一般情况下：一般情况下：FPGA的硬件系统中，只要在的硬件系统中，只要在QuartusII环境下能够检测环境下能够检测到器件或者正常下载，即可正常运行。到器件或者正常下载，即可正常运行。n在在MSP430+FPGA或或DSP+FPGA协同处理的硬件系统设计中，用户协同处理的硬件系统设计中，用户需要自行设计稳定可靠、操作使用方便的接口板。需要自行设计稳定可靠、操作使用方便的接口板。2021/9/173414、QuartusII软件功能导论软件功能
36、导论nQuartusII是是Altera的综合开发工具，它集成了的综合开发工具，它集成了Altera的的FPGA/CPLD开发流程中所涉及的所有开发流程中所涉及的所有工具和第三方软件接口；工具和第三方软件接口；2021/9/1735QuartusII高级应用高级应用n完成常规的逻辑设计输入、编译、综合、下载；完成常规的逻辑设计输入、编译、综合、下载；n使用使用QuartusII软件，结合软件，结合Altera公司公司Cyclone或或Stratix系系列器件，可成功使用列器件，可成功使用Altera提供的提供的SignalTapII嵌入式逻辑嵌入式逻辑分析仪，观测芯片内部信号的工作状态；分析仪
37、，观测芯片内部信号的工作状态；n应用应用LPM_ROM宏模块；宏模块；n定制定制LPM_RAM/FIFO;n调用调用LPM嵌入式锁相环（需芯片支持）；嵌入式锁相环（需芯片支持）；n使用使用IP核，实现如核，实现如FIR数字滤波器、数字滤波器、FFT离散信号快速傅里离散信号快速傅里叶变换、叶变换、FSK等；等；n进行流水线乘法器设计；进行流水线乘法器设计；nMatlab/DSP Builder设计。设计。2021/9/1736n使用使用FPGA从事数字系统设计的三阶段：从事数字系统设计的三阶段：1、常规逻辑功能描述的实现；、常规逻辑功能描述的实现；n指常规数字逻辑器件，如指常规数字逻辑器件，如3-8线译码器线译码器74LS138，二，二进制计数器进制计数器74LS161，移位寄存器，移位寄存器74LS194等；等；2、时序产生及控制、小型数字系统的实现；、时序产生及控制、小型数字系统的实现；n如用状态机完成如用状态机完成AD信号的采集，产生信号的采集，产生PWM时序控时序控制步进电机制步进电机n简易数字频率计、交通灯、数字种系统的实现等；简易数字频率计、交通灯、数字种系统的实现等；3、算法功能、算法功能/综合系统的实现综合系统的实现nFFT算法实现、频谱分析等。算法实现、频谱分析等。2021/9/1737