《第三章逻辑门电路基础PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第三章逻辑门电路基础PPT讲稿.ppt（102页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第三章逻辑门电路基础第1页，共102页，编辑于2022年，星期二 门电路概述门电路概述 半导体二极管的开关特性半导体二极管的开关特性 半导体三极管的开关特性半导体三极管的开关特性 半导体半导体MOS 管的开关特性管的开关特性 TTL 门电路门电路 CMOS 门电路门电路 TTL 电路与电路与CMOS 电路的接口电路的接口第2页，共102页，编辑于2022年，星期二3.1 3.1 概述概述门电路门电路：实现基本运算、复合运算的单元实现基本运算、复合运算的单元 电路，电路，如如:与门、与非门、或与门、与非门、或门电路中以高门电路中以高/低电平表示逻辑状态的低电平表示逻辑状态的1和和0获得高、低电获
2、得高、低电平的基本原理平的基本原理高高高高/低电平低电平低电平低电平都允许有都允许有都允许有都允许有一定的变一定的变一定的变一定的变化范围化范围化范围化范围第3页，共102页，编辑于2022年，星期二正逻辑：正逻辑：高电平表示高电平表示1，低电平表示，低电平表示0负逻辑：负逻辑：高电平表示高电平表示0，低电平表示，低电平表示13.23.2半导体二极管门电路半导体二极管门电路半导体二极管的结构和外特性（半导体二极管的结构和外特性（Diode）第4页，共102页，编辑于2022年，星期二VI=VIH D截止截止VO=VOH=VCCVI=VIL D导通导通VO=VOL=0.7V高电平：高电平：VIH
3、=VCC低电平：低电平：VIL=0输入输入V V V VI I I I输出输出V Vo o o o3.2.1 3.2.1 二极管的开关特性：二极管的开关特性：第5页，共102页，编辑于2022年，星期二二极管的开二极管的开关等效电路：关等效电路：二极管的动态二极管的动态电流波形电流波形：第6页，共102页，编辑于2022年，星期二 对二极管开关电路可得下列等效电路，如图对二极管开关电路可得下列等效电路，如图3-1-3(a)(b)(c)。内阻内阻rD，导通压降，导通压降VON忽略忽略rD忽略忽略rD及及VON第7页，共102页，编辑于2022年，星期二设设VCC=5VVIH=3V;VIL=0V二
4、极管导通时二极管导通时VDF=0.6VA AB BY Y0V0V0V0V0.6V0.6V0V0V3V3V0.6V0.6V3V3V0V0V0.6V0.6V3V3V3V3V3.6V3.6VABY000010100111规定规定2.4V以上以上为逻辑为逻辑“1”0.8V以下以下为逻辑为逻辑“0”3.2.2 3.2.2 二极管与门二极管与门第8页，共102页，编辑于2022年，星期二3.2.3 3.2.3 二极管或门二极管或门A AB BY Y0V0V0V0V0V0V0V0V3V3V2.4V2.4V3V3V0V0V2.4V2.4V3V3V3V3V2.4V2.4VABY000011101111VCC=5
5、VVIH=3V;VIL=0V二极管导通时VDF=0.6V规定规定2.4V以上以上为逻辑为逻辑“1”规定规定0.8V以下以下为逻辑为逻辑“0”第9页，共102页，编辑于2022年，星期二3.3 TTL门电路门电路3.3.1 3.3.1 半导体三极管的开关特性半导体三极管的开关特性半导体三极管的开关特性半导体三极管的开关特性 双极型三极管的开关特性双极型三极管的开关特性（BJT,Bipolar Junction Transistor）一、双极型三极管的结构一、双极型三极管的结构管芯管芯管芯管芯 +三个引出电极三个引出电极三个引出电极三个引出电极 +外壳外壳外壳外壳第10页，共102页，编辑于202
6、2年，星期二基区薄基区薄低掺杂低掺杂集电区低集电区低掺杂掺杂发射区发射区高掺杂高掺杂第11页，共102页，编辑于2022年，星期二以以NPN为例说明工作原理：为例说明工作原理：当当VCC VBBbe 结正偏结正偏,bc结反偏结反偏e区发射大量的电子区发射大量的电子b区薄，只有少量的空穴区薄，只有少量的空穴bc反偏，大量电子形成反偏，大量电子形成IC第12页，共102页，编辑于2022年，星期二二、三极管的输入特性和输出特性二、三极管的输入特性和输出特性VON：开启电压：开启电压硅管，硅管，0.5 0.7V锗管，锗管，0.2 0.3V近似认为近似认为:VBE 0.7V 以后，基本为水平直线以后，
7、基本为水平直线第14页，共102页，编辑于2022年，星期二特性曲线分三个部分特性曲线分三个部分放大区放大区：条件条件VCE 0.7V,iB 0,iC随随iB成正比变成正比变化化，iC=iB。饱和区饱和区：条件条件VCE 0,VCE 很低，很低，iC 随随iB增加增加变缓变缓，趋趋于于“饱饱和和”。截止区截止区：条件条件VBE=0V,iB=0,iC=0,ce间间“断开断开”。仿真见NPN.EWB第15页，共102页，编辑于2022年，星期二三、双极型三极管的基本开关电路三、双极型三极管的基本开关电路当：当：当：当：VI=VIL时，时，T截止，截止，VO=VOH当：当：当：当：VI=VIH时，时
8、，T导通，导通，VO=VOL第16页，共102页，编辑于2022年，星期二i）当当VI VON时时，三极管，三极管导导通；基极通；基极电电流流iB 当三极管当三极管处处于于饱饱和状和状态时态时的基极的基极饱饱和和电电流流为为：为为保保证证三极管三极管处处于于饱饱和和应应使：使：*注意注意：处于饱和时：处于饱和时小于处于线性放大区的小于处于线性放大区的值。值。等效电路：等效电路：第17页，共102页，编辑于2022年，星期二图解分析法：图解分析法：第18页，共102页，编辑于2022年，星期二四、三极管的开关等效电路截止状态截止状态截止状态截止状态饱和导通状态饱和导通状态饱和导通状态饱和导通状态
9、第19页，共102页，编辑于2022年，星期二五、动态开关特性五、动态开关特性从二极管已知，从二极管已知，PN结存在电容效结存在电容效应。应。在饱和与截止两个在饱和与截止两个状态之间转换时，状态之间转换时，iC 的变化将滞后的变化将滞后于于VI，则，则VO的变的变化也滞后于化也滞后于VI。第20页，共102页，编辑于2022年，星期二六六 、三极管反相器、三极管反相器三极管的基本开关电路就是三极管的基本开关电路就是三极管的基本开关电路就是三极管的基本开关电路就是非非非非门实际应用中，门实际应用中，门实际应用中，门实际应用中，为保证为保证为保证为保证V VI I=V=VILIL时时T T可靠截止
10、，可靠截止，可靠截止，可靠截止，常在输入接入负压。常在输入接入负压。当：当：当：当：VI=VIL时，时，T截止，截止，VO=VOH当：当：当：当：VI=VIH时，时，T导通，导通，VO=VOL第21页，共102页，编辑于2022年，星期二例例3.4.1：计算参数设计是否合理：计算参数设计是否合理VIH=5V VIL=0V=20；VCE(sat)=0.1VV VEEEE=-8V10K3.3K1KVcc=5V仿真见单管反相器仿真见单管反相器-例例.EWB第22页，共102页，编辑于2022年，星期二将发射极外接电路化为等效的将发射极外接电路化为等效的VB与与RB电路电路第23页，共102页，编辑于
11、2022年，星期二当：当：当：当：第24页，共102页，编辑于2022年，星期二又：又：因此，参数设计合理因此，参数设计合理第25页，共102页，编辑于2022年，星期二3.4 TTL3.4 TTL反相器的电路结构和工作原理反相器的电路结构和工作原理一、电路结构一、电路结构，设 第26页，共102页，编辑于2022年，星期二二、电压传输特性二、电压传输特性第27页，共102页，编辑于2022年，星期二第28页，共102页，编辑于2022年，星期二第29页，共102页，编辑于2022年，星期二需要说明的几个问题：需要说明的几个问题：第30页，共102页，编辑于2022年，星期二三、输入噪声容限三
12、、输入噪声容限第31页，共102页，编辑于2022年，星期二3.4.2 TTL3.4.2 TTL反相器的静态输入特性和输出特性反相器的静态输入特性和输出特性输入特性输入特性第32页，共102页，编辑于2022年，星期二第33页，共102页，编辑于2022年，星期二第34页，共102页，编辑于2022年，星期二输出特性输出特性第35页，共102页，编辑于2022年，星期二T5导通；导通；T4截止截止。2 2）输出为低电平特性输出为低电平特性*当当iL增大时，增大时，VOL线性增大，但斜率很小，线性增大，但斜率很小，iL 16mA。第36页，共102页，编辑于2022年，星期二例：扇出系数（例：扇
13、出系数（Fan-outFan-out），），试计算门G1能驱动多少个同样的门电路负载。能驱动多少个同样的门电路负载。第37页，共102页，编辑于2022年，星期二第38页，共102页，编辑于2022年，星期二第39页，共102页，编辑于2022年，星期二第40页，共102页，编辑于2022年，星期二第41页，共102页，编辑于2022年，星期二第42页，共102页，编辑于2022年，星期二一、传输延迟时间一、传输延迟时间1、现象3.4.3 TTL反相器的动态特性反相器的动态特性第43页，共102页，编辑于2022年，星期二二、交流噪声容限二、交流噪声容限 当输入信号为窄脉冲，且接当输入信号为窄
14、脉冲，且接当输入信号为窄脉冲，且接当输入信号为窄脉冲，且接近于近于近于近于t tpdpd时，输出变化跟不上，时，输出变化跟不上，时，输出变化跟不上，时，输出变化跟不上，变化很小，因此交流噪声容限变化很小，因此交流噪声容限变化很小，因此交流噪声容限变化很小，因此交流噪声容限远大于直流噪声容限远大于直流噪声容限远大于直流噪声容限远大于直流噪声容限。（b）负脉冲负脉冲 噪声容限噪声容限（a）正）正脉冲脉冲 噪声容限噪声容限第44页，共102页，编辑于2022年，星期二三、电源的动态尖峰电流三、电源的动态尖峰电流第45页，共102页，编辑于2022年，星期二1.两种静态下的电源负载电流不等空载条件下：
15、两种静态下的电源负载电流不等空载条件下：*Vo=Vol时，时，T2,5导通，导通，T4截至截至*Vo=VoH时，仅时，仅T1导通，导通，第46页，共102页，编辑于2022年，星期二2、动态尖峰电流、动态尖峰电流第47页，共102页，编辑于2022年，星期二第48页，共102页，编辑于2022年，星期二3.53.5其他类型的其他类型的TTLTTL门电路门电路一、其他逻辑功能的门电路1.1.与非与非门门第49页，共102页，编辑于2022年，星期二2.或非或非门门3.与或非门与或非门第50页，共102页，编辑于2022年，星期二4.异或门第51页，共102页，编辑于2022年，星期二二、集电极开
16、路的门电路二、集电极开路的门电路1、推拉式输出电路结构、推拉式输出电路结构、推拉式输出电路结构、推拉式输出电路结构的局限性的局限性的局限性的局限性 输出电平不可调输出电平不可调 负载能力不强，尤其负载能力不强，尤其负载能力不强，尤其负载能力不强，尤其是高电平输出是高电平输出是高电平输出是高电平输出 输出端不能并联使输出端不能并联使用用 OCOC门门门门 第52页，共102页，编辑于2022年，星期二2.2.OC逻辑门的特点及应用逻辑门的特点及应用.由于采用另外一组供电电源由于采用另外一组供电电源VCC，且一般，且一般VCC VCC，故可以提高输出逻辑高电平的电，故可以提高输出逻辑高电平的电压值
17、。压值。.由于采用集电极开路输出由于采用集电极开路输出,具有较大的电流具有较大的电流驱动能力驱动能力,而且可以输出端并联进一步增加电流而且可以输出端并联进一步增加电流输出能力输出能力.构成外部逻辑构成外部逻辑”线与线与”.第53页，共102页，编辑于2022年，星期二3、OCOC门的结构特点门的结构特点第54页，共102页，编辑于2022年，星期二OC门实现的门实现的线与线与第55页，共102页，编辑于2022年，星期二4、外接负载电阻外接负载电阻R RL L的计算的计算第56页，共102页，编辑于2022年，星期二第57页，共102页，编辑于2022年，星期二第58页，共102页，编辑于20
18、22年，星期二三、三态输出门三、三态输出门（Three state Output Gate,TSThree state Output Gate,TS）第59页，共102页，编辑于2022年，星期二三态门的用途三态门的用途第60页，共102页，编辑于2022年，星期二3.5.4 TTL3.5.4 TTL电路的改进系列电路的改进系列（改进指标：（改进指标：（改进指标：（改进指标：)一、高速系列一、高速系列一、高速系列一、高速系列74H/54H 74H/54H （High-Speed TTL）1.电路的改进电路的改进(1)(1)输出级采用复合管（减小输出电阻输出级采用复合管（减小输出电阻RoRo）(
19、2)(2)减少各电阻值减少各电阻值减少各电阻值减少各电阻值2.性能特点性能特点速度提高速度提高速度提高速度提高 的同时功耗也的同时功耗也的同时功耗也的同时功耗也增加增加增加增加 第61页，共102页，编辑于2022年，星期二第62页，共102页，编辑于2022年，星期二二、肖特基系列二、肖特基系列74S/54S74S/54S（Schottky TTLSchottky TTL）1.电路改进电路改进(1)采用抗饱和三极管采用抗饱和三极管采用抗饱和三极管采用抗饱和三极管(2)(2)用有源泄放电路代替用有源泄放电路代替用有源泄放电路代替用有源泄放电路代替74H系列中的系列中的R3R3(3)(3)减小电
20、阻值减小电阻值减小电阻值减小电阻值2.性能特点性能特点 速度进一步提高，电压传输特性没有线性区，功耗速度进一步提高，电压传输特性没有线性区，功耗速度进一步提高，电压传输特性没有线性区，功耗速度进一步提高，电压传输特性没有线性区，功耗增大增大增大增大第63页，共102页，编辑于2022年，星期二第64页，共102页，编辑于2022年，星期二三、低功耗肖特基系列三、低功耗肖特基系列74LS/54LS（Low-Power Schottky TTL）四、四、74AS,74ALS（Advanced Low-Power Schottky TTLAdvanced Low-Power Schottky TTL
21、）2.5 其他类型的双极型数字集成电路其他类型的双极型数字集成电路*DTLDTL：输入为二极管门电路，速度低，已经不用输入为二极管门电路，速度低，已经不用HTLHTL：电源电压高，电源电压高，VthVth高，抗干扰性好，已被高，抗干扰性好，已被CMOSCMOS替代替代ECLECL：非饱和逻辑，速度快，用于高速系统非饱和逻辑，速度快，用于高速系统I2LI2L：属饱和逻辑，电路简单，用于属饱和逻辑，电路简单，用于LSILSI内部电路内部电路 3.6.1 CMOS3.6.1 CMOS门电路门电路一一.MOS.MOS管的开关特性管的开关特性第65页，共102页，编辑于2022年，星期二1、MOS管的结
22、构管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层金属层氧化物层氧化物层半导体层半导体层PN结结第66页，共102页，编辑于2022年，星期二N N沟道增强型沟道增强型沟道增强型沟道增强型：当加：当加+V+VDSDS时，且时，且VGS VGS(th)N D-SD-S间形成导间形成导电沟道（电沟道（N N型层型层）,V GS(th)N 0N N型型型型开启电压开启电压P P沟道增强型沟道增强型沟道增强型沟道增强型：当加：当加-V-VDS时，且V VGS GS VGS(th)PGS(th)P D-SD-S间形成导间形成导电沟道（电沟道（
23、P P型层型层型层型层）,V GS(th)P 3.4V时，一般时，一般TTL输出输出T4截截止，与止，与OC门同样。门同样。第97页，共102页，编辑于2022年，星期二例例3.6.3 用用CMOS+电流放大（驱动）驱动电流放大（驱动）驱动TTL。第98页，共102页，编辑于2022年，星期二iB=IOH(CMOS)VOL=VCC RC(iB-nIIL)=VCC RC(IOH(CMOS)nIIL(TTL)当IOH(CMOS)=0.5mA，IIL(TTL)=-1.6mA，n=5，=50第99页，共102页，编辑于2022年，星期二作业一作业一（p150-157)p150-157)3.2;3.3;3.4;3.2;3.3;3.4;3.11;3.14;3.16;3.11;3.14;3.16;3.18;3.19 3.18;3.19 第100页，共102页，编辑于2022年，星期二作业二作业二（p150-159)p150-159)3.7;3.8;3.23;3.7;3.8;3.23;3.24;3.293.24;3.29第101页，共102页，编辑于2022年，星期二第102页，共102页，编辑于2022年，星期二