第2章 4集成逻辑门精.ppt

《第2章 4集成逻辑门精.ppt》由会员分享，可在线阅读，更多相关《第2章 4集成逻辑门精.ppt（66页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、第2章 4集成逻辑门第1页，本讲稿共66页第2页，本讲稿共66页 例例 试对应输入信号波形分别画出下图各电路的输出波形。试对应输入信号波形分别画出下图各电路的输出波形。解：解：Y1有有0出出0 全全1出出1 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1Y2Y3 相同出相同出 0 相异出相异出 1第3页，本讲稿共66页2.2.5 逻辑运算的优先级别逻辑运算的优先级别逻辑运算的优先级别决定了逻辑运算的先后顺序。逻辑运算的优先级别决定了逻辑运算的先后顺序。在求解逻辑函数时，应首先进行级别高的逻辑运在求解逻辑函数时，应首先进行级别高的逻辑运算。各种逻辑运算的优先级别，由高到低的排序算

2、。各种逻辑运算的优先级别，由高到低的排序如下：如下：长非号是指非号下有多个变量的非号。长非号是指非号下有多个变量的非号。第4页，本讲稿共66页2.2.7 正负逻辑正负逻辑 在数字系统中，逻辑值是用逻辑电平表示的在数字系统中，逻辑值是用逻辑电平表示的。正逻辑规定：正逻辑规定：“真真”记作记作“1”，UOH代表代表“1”；“假假”记作记作“0”，UOL代表代表“0”。负逻辑规定与此相反。负逻辑规定与此相反。U UOHOH和和U UOLOL的差值的差值(叫逻辑摆幅叫逻辑摆幅)愈大，则愈大，则“”和和“0”“0”区别越明显，电路可靠性越高。区别越明显，电路可靠性越高。第5页，本讲稿共66页高电平和低电

3、平的含义高电平和低电平的含义 高电平和低电平为某高电平和低电平为某规定范围规定范围的电位值，而非一固定值。的电位值，而非一固定值。高电平信号是多大的信号？低高电平信号是多大的信号？低电平信号又是多大的信号？电平信号又是多大的信号？10高电平高电平低电平低电平01高电平高电平低电平低电平正逻辑体制正逻辑体制负逻辑体制负逻辑体制由门电路由门电路种类等决定种类等决定 TTL 电路35V0.5V以下MOS 电路320V0V第6页，本讲稿共66页正与非正与非逻辑与逻辑与负或非负或非逻辑相等。逻辑相等。正与正与等于等于负或，负或，正异或正异或等于等于负同或。负同或。第7页，本讲稿共66页 2.32.3 集

4、成逻辑门集成逻辑门 集集成成电电路路:把把若若干干个个有有源源器器件件和和无无源源器器件件及及其其连连线线，按照一定的功能要求，制做在同一块半导体基片上的产品。按照一定的功能要求，制做在同一块半导体基片上的产品。(一一)双极性晶体管逻辑门，简称双极性晶体管逻辑门，简称TTLTTL门门;(二二)单极性绝缘栅场效应管逻辑门，简称单极性绝缘栅场效应管逻辑门，简称MOSMOS门。门。第8页，本讲稿共66页TTLTTL和和CMOSCMOS集成电路特点集成电路特点 (1)TTL(1)TTL集集成成电电路路工工作作速速度度高高、驱驱动动能能力力强强，但但功功耗耗大大、集成度低；集成度低；(2)MOS(2)M

5、OS集集成成电电路路集集成成度度高高、功功耗耗低低。超超大大规规模模集集成成电电路路基本上都是基本上都是MOSMOS集成电路，其缺点是工作速度略低。集成电路，其缺点是工作速度略低。(3)(3)目目前前已已生生产产了了BiCMOSBiCMOS器器件件，它它由由双双极极型型晶晶体体管管电电路路和和MOSMOS型型集集成成电电路路构构成成，能能够够充充分分发发挥挥两两种种电电路路的的优优势势，缺缺点点是是制制造工艺复杂。造工艺复杂。第9页，本讲稿共66页 集成电路按集成度分为：集成电路按集成度分为：1、小规模集成电路、小规模集成电路(SSI-Small Scale Integration)，每每片组

6、件内包片组件内包 含含10-100个元件个元件(或或10-20个等效门个等效门)。2、中规模集成电路、中规模集成电路(MSI)，每片组件内含，每片组件内含100-1000个元件个元件(或或20-100个等效门个等效门)。3、大规模集成电路、大规模集成电路(LSI)，每片组件内含每片组件内含1000-100 000个元个元件件(或或100-1000个等效门个等效门)。4、超大规模集成电路、超大规模集成电路(VLSI)，每片组件内含每片组件内含100000个元件个元件(或或1000个等效门个等效门)以上。以上。第10页，本讲稿共66页 目前常用的目前常用的逻辑门和触发器属于逻辑门和触发器属于SSI

7、SSI。常常用用的的译译码码器器、数数据据选选择择器器、加加法法器器、计计数数器器、移移位位寄寄存器等组件属于存器等组件属于MSIMSI。常常见见的的LSILSI、VLSIVLSI有有只只读读存存储储器器、随随机机存存取取存存储储器器、微微处处理理器器、单单片片微微处处理理机机、位位片片式式微微处处理理器器、高高速速乘乘法法累加器、通用和专用数字信号处理器等。累加器、通用和专用数字信号处理器等。此此外外还还有有专专用用集集成成电电路路ASICASIC，它它分分标标准准单单元元、门门阵阵列列和和可可编编程程逻逻辑辑器器件件PLDPLD。PLDPLD是是近近十十几几年年来来迅迅速速发发展展的新型数

8、字器件，目前应用十分广泛。的新型数字器件，目前应用十分广泛。第11页，本讲稿共66页R1VD1VD2VD3e1e2e3YABCP1bUCC （一）（一）二极二极 管门电路管门电路 1 1、与门、与门 （Y=AY=AB BC C）（1 1）A A、B B、C C输入有低电平，输入有低电平，VDVD1 1或或VDVD2 2或或VDVD3 3导通，导通，Vy=0.7VVy=0.7V （2 2）A A、B B、C C均输入高电平，均输入高电平，VDVD1 1、VDVD2 2、VDVD3 3均截止，均截止，Vy=5VVy=5V 2 2、或门（、或门（Y=A+B+CY=A+B+C）（1 1）ABCABC全

9、为低电平全为低电平 VD1 VD1、VD2VD2、VD3VD3均截止，均截止，Y=0Y=0 （2 2）ABCABC有一个高电平有一个高电平 Vy=V Vy=VA AV VD1D1=5V-0.7V=4.3V Y=1=5V-0.7V=4.3V Y=1 缺点：负载能力差，容易发生电平偏移导致逻辑错误。缺点：负载能力差，容易发生电平偏移导致逻辑错误。与门与门ABCY或门或门第12页，本讲稿共66页 （二）三极管非门（二）三极管非门:A RbRcYVA为高电平，T导通，Y输出低电平VA为低电平，T截止，Y输出高电平 Y=ATbce饱和区的特点：饱和区的特点：截止区的特点：截止区的特点：+5Vc第13页，

10、本讲稿共66页2.3.1 TTL2.3.1 TTL与非门与非门图31 典型的TTL与非门电路(a)电路原理图；(b)多射极晶体管的等效电路第14页，本讲稿共66页图3-2 TTL与非门电路电路结构 一一.电路结构电路结构第15页，本讲稿共66页图3-3 输入有低电平时的工作状态 二二.功能分析功能分析 1、输入端至少有一个为低电平、输入端至少有一个为低电平(UIL=0.3V)结论：结论：输入端至少有一个为低电平输入端至少有一个为低电平(U(UILIL=0.3V)=0.3V)时，输时，输出高电平（出高电平（U UOHOH=3.6V=3.6V）。）。关关门门第16页，本讲稿共66页图3-4 输入全

11、为高电平时的工作状态 2、输入端全部接高电平、输入端全部接高电平(UIH=3.6V)结论：结论：当输入端全部接高电平当输入端全部接高电平(3.6V)时，时，输出为低电平输出为低电平(0.3 V)。开开门门非门、或非门输出端的电路结构与此类似非门、或非门输出端的电路结构与此类似第17页，本讲稿共66页 综上所述，可知综上所述，可知:(1)(1)当当输输入入端端至至少少有有一一端端接接低低电电平平(0.3V)(0.3V)时时，输输出出为为高高电平电平(3.6V)(3.6V)；(2)(2)当当输输入入端端全全部部接接高高电电平平(3.6V)(3.6V)时时，输输出出为为低低电电平平(0.3 V)(0

12、.3 V)。可见可见,该电路的输出和输入之间满足该电路的输出和输入之间满足“与非与非”逻辑关系逻辑关系:第18页，本讲稿共66页 3 3、输入端全部悬空、输入端全部悬空 V V1 1管管的的发发射射结结全全部部截截止止（电电位位同同2 2），V V4 4处处于于截截止止状状态态。工工作作状状态态和和输输入入端端全全部部接接高高电电平平时时完完全全相相同同。可可见见该该电电路路在在输输入入端端全全部部悬悬空空时时，V V4 4截截止止，V V5 5饱饱和和。故故其其输出电压输出电压U UO O为：为：U UO O=U=UCES5CES50.3V 0.3V 所以，所以，TTL电路的某输入端悬空，可

13、以等效地电路的某输入端悬空，可以等效地看作该端接入了逻辑高电平。看作该端接入了逻辑高电平。实际电路中，悬空易引入干扰，故对不用的与非门输实际电路中，悬空易引入干扰，故对不用的与非门输入端接高电平或与其他工作端并联。入端接高电平或与其他工作端并联。不用的或门、或非门输入端应接地或与其他工作端并联。不用的或门、或非门输入端应接地或与其他工作端并联。第19页，本讲稿共66页 4 4、一个输入端通过电阻、一个输入端通过电阻R RE E接地，其它输入端接高电平接地，其它输入端接高电平一个输入端接电阻 只要只要RE0.7 k，其端电压，其端电压就相当于逻辑低电平。使与非门就相当于逻辑低电平。使与非门输出高

14、电平，即与非门处于关门输出高电平，即与非门处于关门状态。状态。关门电阻关门电阻ROFF=0.5k。当当RE2k，则端电压，则端电压UEA达达到到1.4 V，此时，此时V1管的基极电位管的基极电位UB1=UBE1+UEA=0.7+1.4=2.1 V，从，从而使而使V5导通，导通，V4截止，与非门输截止，与非门输出低电平，即与非门处于开门状出低电平，即与非门处于开门状态。态。开门电阻开门电阻RON=2k。第20页，本讲稿共66页 综综合合上上述述，当当TTLTTL与与非非门门的的某某一一输输入入端端通通过过电电阻阻R R接接地地时时，若若R0.5kR0.5k，则则该该端端相相当当于于输输入入逻逻辑

15、辑低低电电平平；若若R2 R2 kk，则该端相当于输入逻辑高电平。则该端相当于输入逻辑高电平。一个输入端接电阻 第21页，本讲稿共66页分段第22页，本讲稿共66页图3-3 输入有低电平时的工作状态 TTL与非门功能与非门功能 1、输入端至少有一个为低电平、输入端至少有一个为低电平(UIL=0.3V)结论：结论：输入端至少有一个为低电平输入端至少有一个为低电平(U(UILIL=0.3V)=0.3V)时，输时，输出高电平（出高电平（U UOHOH=3.6V=3.6V）。）。关关门门第23页，本讲稿共66页图3-4 输入全为高电平时的工作状态 2、输入端全部接高电平、输入端全部接高电平(UIH=3

16、.6V)结论：结论：当输入端全部接高电平当输入端全部接高电平(3.6V)时，时，输出为低电平输出为低电平(0.3 V)。开开门门非门、或非门输出端的电路结构与此类似非门、或非门输出端的电路结构与此类似第24页，本讲稿共66页 三三.TTL.TTL与非门的特性与主要参数与非门的特性与主要参数 (1)(1)输出高电平输出高电平U UOHOH和输出低电平和输出低电平U UOLOL。与与非非门门至至少少一一个个输输入入端端接接低低电电平平时时的的输输出出电电压压叫叫输输出出高高电电平平，记记作作U UOHOH。不不同同型型号号的的TTLTTL与与非非门门，其其内内部部结结构构有有所所不不同同，故故其其

17、U UOHOH也也不不一一样样。即即使使同同一一个个与与非非门门，其其U UOHOH也也随随负负载载的的变变化化表表现现出出不不同同的的数数值值。但但是是只只要要在在2.4-2.4-3.6V3.6V之间即认为合格。之间即认为合格。U UOHOH的标准值是的标准值是3V3V。与与非非门门的的所所有有输输入入端端都都接接高高电电平平时时的的输输出出电电压压叫叫输输出出低低电电平平，记记作作U UOLOL。其其值值只只要要在在0-0.5V0-0.5V之之间间即即认认为为合合格格。U UOLOL的标准值是的标准值是0.3V0.3V。第25页，本讲稿共66页 (2)(2)开门电平开门电平U UONON和

18、关门电平和关门电平U UOFFOFF 开开门门电电平平U UONON是是保保证证与与非非门门输输出出标标准准低低电电平平时时，允允许许输输入入的的高高电电平平的的最最小小值值。只只有有输输入入电电平平大大于于U UONON，与与非非门门才进入开门状态，输出低电平。才进入开门状态，输出低电平。一般产品规定：一般产品规定：U UONON在在1.4-1.8 V1.4-1.8 V之间。之间。关门电平关门电平UOFF是保证与非门输出标准高电平是保证与非门输出标准高电平90%(2.7 V)时，允许时，允许输入输入的低电平的的低电平的最大值最大值。只有输入电。只有输入电平低于平低于UOFF，与非门才进入关门

19、状态，输出高电平。，与非门才进入关门状态，输出高电平。规定：规定：UOFF在在0.8-1 V之间之间。谁来开门？谁来开门？谁来关门？谁来关门？(2)(2)开门电平开门电平U UONON和关门电平和关门电平U UOFFOFF 开开门门电电平平U UONON是是保保证证与与非非门门输输出出标标准准低低电电平平时时，允允许许输输入入的的高高电电平平的的最最小小值值。只只有有输输入入电电平平大大于于U UONON，与与非非门门才才进进入开门状态，输出低电平。入开门状态，输出低电平。一般产品规定：一般产品规定：U UONON在在1.4-1.8 V1.4-1.8 V之间。之间。关门电平关门电平UOFF是保

20、证与非门输出标准高电平是保证与非门输出标准高电平90%(2.7 V)时，允许时，允许输入输入的低电平的的低电平的最大值最大值。只有输入。只有输入电平低于电平低于UOFF，与非门才进入关门状态，输出高电平。，与非门才进入关门状态，输出高电平。规定：规定：UOFF在在0.8-1 V之间之间。(2)(2)开门电平开门电平U UONON和关门电平和关门电平U UOFFOFF 开开门门电电平平U UONON是是保保证证与与非非门门输输出出标标准准低低电电平平时时，允允许许输输入入的的高高电电平平的的最最小小值值。只只有有输输入入电电平平大大于于U UONON，与与非非门门才才进进入开门状态，输出低电平。

21、入开门状态，输出低电平。一般产品规定：一般产品规定：U UONON在在1.4-1.8 V1.4-1.8 V之间。之间。关门电平关门电平UOFF是保证与非门输出标准高电平是保证与非门输出标准高电平90%(2.7 V)时，允许时，允许输入输入的低电平的的低电平的最大值最大值。只有输入电平低于。只有输入电平低于UOFF，与非门才进入关门状态，输出高电平。，与非门才进入关门状态，输出高电平。规定：规定：UOFF在在0.8-1 V之间之间。第26页，本讲稿共66页电压传输特性测试电路电压传输特性测试电路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL 与非门与非门电压传输

22、特性曲线电压传输特性曲线V5饱饱和和：与与非非门门处于开门状态。处于开门状态。V5截截止止：与与非非门门处于关门状态。处于关门状态。转折区转折区 开门电平开门电平关门电平关门电平第27页，本讲稿共66页 (3)(3)噪声容限噪声容限U UNHNH和和U UNLNL 当当与与非非门门的的输输入入端端全全接接高高电电平平时时，其其输输出出应应为为低低电电平平，但但是是若若输输入入端端窜窜入入负负向向干干扰扰电电压压，就就会会使使实实际际输输入入电电平平低低于于U UONON，致致使使输输出出电电压压不不能能保保证证为为低低电电平平。在在保保证证与与非非门门输输出出低低电电平平的的前前提提条条件件下

23、下，允允许许叠叠加加在在输输入入高高电电平平上上的的最最大大负负向向干干扰扰电电压压叫叫高高电电平平噪噪声声容容限限，记记作作U UNHNH。其值一般为：其值一般为：U UNHNH=U=UIHIH-U-UONON（开门电平）（开门电平）=3-1.8=1.2V=3-1.8=1.2V 式中，式中，U UIHIH=3V=3V 是输入高电平的标准值。是输入高电平的标准值。第28页，本讲稿共66页 当当与与非非门门的的输输入入端端接接有有低低电电平平时时，其其输输出出应应为为高高电电平平。若若输输入入端端窜窜入入正正向向干干扰扰，以以致致使使输输入入低低电电平平叠叠加加上上该干扰电压后大于该干扰电压后大

24、于U UOFFOFF，则输出就不能保证是高电平。，则输出就不能保证是高电平。在在保保证证与与非非门门输输出出高高电电平平的的前前提提下下，允允许许叠叠加加在在输输入入低低电电平平上上的的最最大大正正向向干干扰扰电电压压叫叫低低电电平平噪噪声声容容限限(或或叫叫低电平干扰容限低电平干扰容限)，记作，记作U UNLNL。其值为：其值为：U UNLNL=U=UOFFOFF（关门电平）（关门电平）-U-UILIL=0.8-0.3=0.5V=0.8-0.3=0.5V 式中，式中，U UILIL=0.3V=0.3V是输入低电平的标准值。是输入低电平的标准值。第29页，本讲稿共66页TTL与非门的延迟时间

25、平均传输延迟时间平均传输延迟时间tpd是是tpHL和和tpLH的平均值的平均值：TTL门的tpd在3-40 ns之间。tpd越小，开关速度越快。(4)平均传输平均传输 延迟时间延迟时间tpd第30页，本讲稿共66页 (5)(5)空空载载功功耗耗。输出端不接负载时，门电路消耗的功率叫空载功耗。动动态态功功耗耗是门电路的输出状态由UOH变为UOL(或相反)时，门电路消耗的功率。静静态态功功耗耗是门电路的输出状态不变时，门电路消耗的功率-截止功耗、导通功耗。TTLTTL门的功耗范围为门的功耗范围为1-22 mW-1-22 mW-越小越好越小越好。第31页，本讲稿共66页 (6)(6)功耗延迟积功耗延

26、迟积M M。门门的的平平均均延延迟迟时时间间t tpdpd和和空空载载导导通通功功耗耗P PONON的的乘乘积积叫叫功功耗耗延延迟迟积积或或功功耗耗速速度度积积，也也叫叫品品质质因因数数-全全面面衡衡量量一个门电路品质。一个门电路品质。简称简称pdpd积。记作积。记作M M。M=PONtpd -越小越好越小越好第32页，本讲稿共66页表表 2 6 74系列系列TTL与非门的传输延迟时间与非门的传输延迟时间tpd和功耗和功耗PON 产品型号 传输延迟时间tpd/ns 功耗PON/mW 产品名称的意义74001010标准TTL74H00622高速TTL74L00331低功耗TTL74S00319肖

27、特基TTL74LS009.52低功耗肖特基TTL74ALS003.51.3先进低功耗肖特基TTL74AS0038先进肖特基TTL四二输入与非门四二输入与非门第33页，本讲稿共66页 (7)(7)输入短路电流输入短路电流I IISIS和输入漏电流和输入漏电流I IIHIH。输输入入短短路路电电流流I IISIS是是把把与与非非门门的的一一个个输输入入端端直直接接接接地地(其其它它输输入入端端悬悬空空)时时，由由该该输输入入端端流流向向参参考考地地的的电电流流，也叫低电平输入电流。也叫低电平输入电流。I IISIS的典型值约为的典型值约为1.5mA1.5mA。灌到前级去了灌到前级去了第34页，本讲

28、稿共66页 输入漏电流输入漏电流IIH是把与非门的一个输入端接高电是把与非门的一个输入端接高电平平(其它输入端悬空其它输入端悬空)时，流入该输入端的电流，也时，流入该输入端的电流，也叫高电平输入电流。因为此时叫高电平输入电流。因为此时V1管处于倒置状态，管处于倒置状态，故故IIH数值很小，数值很小，一般为几十微安一般为几十微安。从前级拉出来的从前级拉出来的第35页，本讲稿共66页 (8)(8)最大最大灌灌电流电流I IOLmaxOLmax和最大和最大拉拉电流电流I IOHmaxOHmax。I IOLmaxOLmax是是在在保保证证与与非非门门输输出出标标准准低低电电平平的的前前提提下下，允允许

29、许流进输出端的流进输出端的最大电流，最大电流，一般为十几毫安。一般为十几毫安。I IOHmaxOHmax是是在在保保证证与与非非门门输输出出标标准准高高电电平平并并且且不不出出现现过过功功耗耗的的前提下，允许前提下，允许流出输出端的流出输出端的最大电流，为几毫安。最大电流，为几毫安。ABT1R12.8KWR2760 WV2V3V4V5R44 kWR558 WUCC(5 V)R3470 WV0灌电流灌电流后级的后级的IIS拉电流拉电流后级的后级的IIH第36页，本讲稿共66页 (9)(9)扇扇入入系系数数N NI I。扇扇入入系系数数是是门门电电路路的的输输入入端端数数。一一般般N NI I55

30、，最最多多不不超超过过8 8。当当需需要要的的输输入入端端数数超超过过N NI I时时，可可以以用与扩展器来实现。用与扩展器来实现。(10)(10)扇扇出出系系数数N NO O。扇扇出出系系数数N NO O是是在在保保证证门门电电路路输输出出正正确确的的逻逻辑辑电电平平和和不不出出现现过过功功耗耗的的前前提提下下，其其输输出出端端允允许许连连接接的的同同类门的输入端数。类门的输入端数。N NO O由由I IOLmaxOLmax/I IISIS和和I IOHmaxOHmax/I IIHIH中中的的较较小小者者决决定定。一一般般N NO O88，N NO O越大，表明门的负载能力越强。越大，表明门

31、的负载能力越强。前者更小。前者更小。拉电流负载拉电流负载灌电流负载灌电流负载第37页，本讲稿共66页 (11)(11)最最小小负负载载电电阻阻R RLminLmin。R RLminLmin是是为为保保证证门门电电路路输输出出正正确确的的逻逻辑辑电电平平，在在其其输输出出端端允允许许接接入入的的最最小小电电阻阻(或或最最小小等等效效电电阻阻)。接入RL输出UOH的情况 在门的输出端接上负在门的输出端接上负载电阻载电阻RL后，只要后，只要RL的的阻值不趋近于零，对于输阻值不趋近于零，对于输出低电平几乎无影响。但出低电平几乎无影响。但RL阻值太小，阻值太小，会使门电路会使门电路无法输出正确的高电平。

32、无法输出正确的高电平。一般取一般取:RLmin=200第38页，本讲稿共66页(12)(12)输入高电平输入高电平U UIHIH和输入低电平和输入低电平U UILIL。一般取UIH2 V，UIL0.8V。第39页，本讲稿共66页小结第40页，本讲稿共66页课堂练习课堂练习 (一一)选择题选择题1 1、衡量集成电路优劣的因数是用：、衡量集成电路优劣的因数是用：（1）增益）增益带宽带宽（2）传输延迟时间）传输延迟时间功耗功耗（3）传输延迟时间）传输延迟时间扇出系数扇出系数（4）噪声容限）噪声容限功耗功耗2、集成电路多余引脚的处理方法为：、集成电路多余引脚的处理方法为：（1）开路）开路（2）接电源低

33、电平）接电源低电平（3）接地）接地（4）和使用的输入端并接）和使用的输入端并接3、欲使逻辑门的输出（、欲使逻辑门的输出（V0）良好的驱动后极的同类门（输入）良好的驱动后极的同类门（输入为为VI），应当：），应当：（1）VOHVIH和和VOLVIL （2）VOHVIH和和VOLVIL（3）VOHVIH和和VOLVIL （4）VOHVIH和和VOLVIL第41页，本讲稿共66页提问：提问：如下接线，能不能实现如下接线，能不能实现“线与线与”？第42页，本讲稿共66页输出输出高高输出输出低低就想要线与就想要线与 两个门的输出端并联两个门的输出端并联时：若一个输出高电平，时：若一个输出高电平，另一个输

34、出低电平时，就另一个输出低电平时，就会形成一个低阻串联通路，会形成一个低阻串联通路，产生的大产生的大电流会导致门电路因功耗过电流会导致门电路因功耗过大而损坏。逻辑也会错。大而损坏。逻辑也会错。第43页，本讲稿共66页高电平从高电平从哪输出呢？哪输出呢？设计设计-OC门：去掉门：去掉TTL与非门的与非门的V3、V4、R4、R5，使使V5的集电级开路。的集电级开路。3.2 OC3.2 OC门和三态门门和三态门 1.OC门门(集电极开路门集电极开路门)第44页，本讲稿共66页 OC OC门功能门功能-外接外接“上拉电阻上拉电阻R RC C”和和+V+VCCCC相连。相连。多个多个OCOC门输出端相连

35、门输出端相连(称为称为线与线与)，可以共用一个，可以共用一个上拉电阻上拉电阻 R RC C。BADCFF1F2&ABCD门2门1F1F2线与FRCICC由图：F1=AB，F2=CD，F=F1F2=ABCD。+VCC 若若F F1 1=0,=0,F F2 2=1=1，即即OCOC1 1的的输输出出管管V V5 5导导通通，OCOC2 2的的V V5 5管管截截止止，则流过则流过R RC C的电流的电流I ICCCC全部灌入全部灌入OCOC1 1的的V V5 5管。管。OC门不论输出门不论输出UOH还是还是UOL，都不产生拉电流。，都不产生拉电流。第45页，本讲稿共66页 n个个OC门全部输门全部

36、输出出UOH：此时所有此时所有OC门的输出管都截止，门的输出管都截止，因此，流入每个因此，流入每个OC门门输出端的电流都是其输出端的电流都是其输出管的穿透电流输出管的穿透电流ICEO；流入负载门各输入；流入负载门各输入端的电流都是高电平端的电流都是高电平输入漏电流输入漏电流IIH。外接上拉电阻的计算外接上拉电阻的计算 第46页，本讲稿共66页 外接上拉电阻的计算外接上拉电阻的计算 设输出设输出OC门只有一门只有一个个(如最上如最上)导通，导通，ICC和和所有的负载门输入电所有的负载门输入电流全部流入唯一导通流全部流入唯一导通门的输出管门的输出管V5，对导，对导通门来说这是负载最通门来说这是负载

37、最重的情况。重的情况。RCminRCRCmax第47页，本讲稿共66页 OC OC门的应用门的应用:实现多路信号在总线实现多路信号在总线(母线母线)上的分时传输。使用时某上的分时传输。使用时某个门的个门的Ei=1Ei=1，选通；其它，选通；其它Ei=0Ei=0。图图3 318 OC18 OC门门实现总线传输实现总线传输 第48页，本讲稿共66页 实现电平转换实现电平转换抬高输出高电平。抬高输出高电平。TTL电路电路MOS电路电路第49页，本讲稿共66页 2.2.三三 态门态门(TS(TS门或门或TSLTSL门门)一种三态与非门的电路及逻辑符号如图一种三态与非门的电路及逻辑符号如图3-203-2

38、0所示。所示。图320 三态TTL与非门电路及符号(a)电路(b)常用符号(c)国外流行符号(d)国标符号高电平高电平低低1.01.0高阻高阻低电平有效低电平有效0.30.3第50页，本讲稿共66页图321 各种三态门的逻辑符号 低电平有效低电平有效高电平有效高电平有效第51页，本讲稿共66页(a a)三态门用于总线传输三态门用于总线传输利利用用三三 态态门门可可实实现现信信号号的的可可控控双双向向传传送送，右右图图中中：当当G=0G=0时时，门门1 1选选通通，门门2 2禁禁止止，信信号号由由A A传传送送到到B B；当当G=1G=1时时，门门1 1禁禁止止，门门2 2选通，信号由选通，信号

39、由B B传送到传送到A A。(b)三态门实现双向传送三态门实现双向传送 多路数据在总线上的分多路数据在总线上的分时传送，传送到总线上时传送，传送到总线上的数据可以同时被多个的数据可以同时被多个负载门接收，也可在控负载门接收，也可在控制信号作用下，让指定制信号作用下，让指定的负载门接收的负载门接收。第52页，本讲稿共66页例例 P39 第第4题题第53页，本讲稿共66页今日作业今日作业P39-40 3、5、6第54页，本讲稿共66页以下内容第三章讲完再学习第55页，本讲稿共66页习题课第56页，本讲稿共66页 3.3 MOS3.3 MOS集成逻辑门集成逻辑门 MOSMOS逻逻辑辑门门是是用用绝绝

40、缘缘栅栅场场效效应应管管制制作作。在在MOSMOS集集成成电电路路中中，几几乎乎所所有有的的负负载载电电阻阻都都用用MOSMOS管管代代替替，这这种种MOSMOS管管叫叫负负载载管管。在在MOSMOS逻辑电路中，除负载管是耗尽型外，其它逻辑电路中，除负载管是耗尽型外，其它MOSMOS管均为增强型。管均为增强型。对对 于于 NMOSNMOS和和 CMOSCMOS门门，若若 电电 源源 电电 压压 为为U UDDDD时时，U UOHOHUUDDDD，U UOLOL0;U0;UIHIHUUDDDD，U UILIL00。U UDDDD的的取取值值在在3-20V3-20V之之间间，输输入入电电平平摆摆幅

41、幅和和输输出出电电平平摆摆幅幅都都很很大大，所所以以抗抗干干扰扰能能力力强强。若若改改用用双双电电源源(U(UDDDD)供电，高低电平的摆幅更大，噪声容限更大供电，高低电平的摆幅更大，噪声容限更大。第57页，本讲稿共66页一一.CMOS.CMOS反相门反相门(CMOS(CMOS非门非门)图323 CMOS门反相器电路 1 1、CMOSCMOS反相器由反相器由NMOSNMOS管管 （用作驱动管）和（用作驱动管）和PMOSPMOS管（用作管（用作负载管）构成。负载管）构成。2 2、2 2管的栅极（管的栅极（G1G1和和G2G2）相）相连作输入端；连作输入端；2 2管的漏极（管的漏极（D1D1和和D

42、2D2）相连作输出端；负载管）相连作输出端；负载管的衬底和源极的衬底和源极S2S2相连接电源，相连接电源，驱动管衬底和源极驱动管衬底和源极S1S1相连接地。相连接地。D2D1第58页，本讲稿共66页 图3-24 CMOS与非门电路两个驱动管两个驱动管V1V1、V2V2（NMOSNMOS管）串联。管）串联。两个负载管两个负载管V3V3、V4V4（PMOSPMOS管）并联。管）并联。F=AF=AB BUDDFV3(P)ABV4(P)V2(N)V1(N)二二.CMOS与非门与非门第59页，本讲稿共66页 图3-25 CMOS或非门电路 两个驱动管两个驱动管V1V1、V2V2（NMOSNMOS管）并联

43、。管）并联。两个负载管两个负载管V3V3、V4V4（PMOSPMOS管）串联。管）串联。F=A+BF=A+BFV1(N)BAV2(N)V3(P)V4(P)UDD 三三.CMOS或非门或非门第60页，本讲稿共66页图328 CMOS三态非门电路 四四.CMOS三态非门三态非门第61页，本讲稿共66页例题例题 分析下面分析下面CMOSCMOS电路的逻辑关系电路的逻辑关系VPVNVPVNABVDDVP VPVNVNVPVNYM MN NP第62页，本讲稿共66页以下为本次课自学内容以下为本次课自学内容 CMOS逻辑电路的特点逻辑电路的特点(与与TTL门比较门比较)3.4 集成逻辑门使用中的实际问题集

44、成逻辑门使用中的实际问题 1.多余输入端的处理多余输入端的处理 2.接口电路接口电路第63页，本讲稿共66页 3.4 3.4 集成逻辑门使用中的实际问题集成逻辑门使用中的实际问题 1.1.多余输入端的处理多余输入端的处理 (1)(1)TTLTTL门门。TTLTTL门门的的输输入入端端悬悬空空，相相当当于于输输入入高高电电平平。但但是是，为为防防止止引引入入干干扰扰，通通常常不不允允许许其其输输入入端端悬悬空。空。对对于于与与门门和和与与非非门门的的多多余余输输入入端端，可可以以使使其其输输入入高高电电平平。具具体体措措施施是是将将其其通通过过电电阻阻R R(约约几几千千欧欧)接接+U UCCC

45、C，或或者者通通过过大大于于2 2 kk的的电电阻阻接接地地。在在前前级级门门的的扇扇出出系系数数有有富富余的情况下，也可以和有用输入端并联连接。余的情况下，也可以和有用输入端并联连接。第64页，本讲稿共66页 对对于于或或门门及及或或非非门门的的多多余余输输入入端端，可可以以使使其其输输入入低低电电平平。具具体体措措施施是是通通过过小小于于500 500 的的电电阻阻接接地地或或直直接接接接地地。在在前前级级门门的的扇扇出出系系数数有有富富余余时时，也也可可以以和和有有用用输输入入端端并并联联连连接。接。对对于于与与或或非非门门，若若某某个个与与门门多多余余，则则其其输输入入端端应应全全部部

46、输输入入低低电电平平(接接地地或或通通过过小小于于500500的的电电阻阻接接地地)。若若其其中中某某个个与与门门的的部部分分输输入入端端多多余余，处处理理方方法法和和单单个个与与门门方方法法一一样。样。第65页，本讲稿共66页 (2)MOS(2)MOS门门 MOSMOS门门的的输输入入端端是是MOSMOS管管的的绝绝缘缘栅栅极极，它它与与其其它它电电极极间间的的绝绝缘缘层层很很容容易易被被击击穿穿，因因此此MOSMOS门门的的多多余余端端不不允允许许悬悬空空。由由于于MOSMOS门门的的输输入入端端是是绝绝缘缘栅栅极极，所所以以通通过过一一个个电电阻阻R R将将其其接接地地时时，不不论论R R多多大大，该该端端都都相相当当于于输输入入低低电电平平。除除此此以以外外，MOSMOS门门的的多余输入端处理方法与多余输入端处理方法与TTLTTL门相同。门相同。第66页，本讲稿共66页