《电工电子技术基础之数字电路.doc》由会员分享，可在线阅读，更多相关《电工电子技术基础之数字电路.doc（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2022年-2023年建筑工程管理行业文档 齐鲁斌创作第一节 数字电路概述一、数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。二、数字电路的特点（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度
2、要求不高，只要在工作时能够可靠地区分0和1两种状态即可。三、数制1、数制（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。（2）基 数：进位制中可能用到的数码个数。（3）位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。2、十进制数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数
3、值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1023、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 122 0211200211 22 (5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0， 0.1=0 ，1.0=0，1.1=1运算规则各数位的权是的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，
4、相应的运算电路也容易实现。4、十六进制数码为：09、AF；基数是16。运算规律：逢十六进一，即：F110。十六进制数的权展开式：如：(D8.A)2 13161 816010 161(216.625)10各数位的权是16的幂5、几种进制数之间的对应关系十进制数二进制数八进制数十六进制数012345678910111213141500000001001000110100010101100111100010011010101111001101111011110123456710111213141516170123456789ABCDEF四、数制转换1、十进制数转换为二进制数十进制整数转换为二进制采用
5、除基取余法，先得到的余数为低位，后得到的余数为高位。例：(44)10(101100)22、二进制数与十六进制数的相互转换 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。0 0 0 1 1 1 0 1 0 1 0 0 . 0 1 1 0五、编码1、数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。2、用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。3、用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。4、
6、二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。十进制数8421码余3码格雷码2421码5421码01234567890000000100100011010001010110011110001001001101000101011001111000100110101011110000000001001100100110011101010100110011010000000100100011010010111100110111101111000000
7、0100100011010010001001101010111100权842124215421六、门电路的认识：门电路是一种具有一定逻辑关系的一个或多个输入瑞、一个输出瑞的开关电路。它的输入信号满足一定关系时，有信号输出，反之，则无。即门电路的输入和输出间存在着一定的因果关系，即逻辑关系。与逻辑关系表开关A开关 B灯F断断通通断通断 通不亮不亮不亮亮1、 与逻辑和与门电路：、例子：、二极管二输入与门电路：当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。实现与逻辑关系的电路称为与门。输入输出二极管uA uBuFD1 D20V 0V0V 3V3V 0V3V 3V0V0V0V
8、3V导通 导通导通 截止截止 导通截止 截止与逻辑输入和输出电平关系二输入与门电路、真值表和符号：输入输出A BF0 00 11 01 10001与逻辑真值表二输入与门逻辑符号F=AB与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。运算规则：逻辑与（逻辑乘）的运算规则为：下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。开关A开关 B灯F断断通通断通断通不亮亮亮亮或逻辑关系表2、 或逻辑和或门电路、例子：在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。实现或逻辑关系的电路称为或门。输入输出二极管uA uBuFD1 D20V 0V0V
9、 3V3V 0V3V 3V0V0V0V3V截止 截止截止 导通导通 截止导通 导通或逻辑输入和输出电平关系、二极管二输入或门电路：二输入或门电路、真值表和符号A BF0 00 11 01 10111或逻辑真值表二输入与门逻辑符号F=A+B或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。运算规则：逻辑或（逻辑加）的运算规则为：图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。3、 非逻辑和非门电路开关A灯F断通亮不亮非逻辑关系表、例子：决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也
10、称反相器。输入输出uAuF0V3V3V0V非逻辑输入和输出电平关系、三极管或门电路：非门电路和逻辑符号输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。、真值表和符号AF0110或逻辑真值表运算规则：逻辑非（逻辑反）的运算规则为：总结：1、逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。2、获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。3、逻辑0和1： 电子电路中用高、低电平来表示。4、基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异
11、或门等。七、复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。A BF0 00 11 01 11110与非门真值表1、与非门：由与门和非门构成与非门，具体见下图。逻辑表达式：与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。A BF0 00 11 01 11000或非门真值表2、或非门：由或门和非门构成或非门，具体见下图。逻辑表达式：或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。3、异或门：A BF0 00 11 01 10110异或门真值表由两个非门、两个与门和或门构成，具体见下图。逻辑表达式:异或门的逻辑功能可概括为：输入相异输出为1；输入相
12、同输出为0。4、与或非门:由与门、或门和非门构成与或非门。逻辑表达式:第二节 逻辑代数将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。1 逻辑代数的公式和定理（1）常量之间的关系（2）基本运算(分别令A=0及A=1代入这些公式，即可证明它们的正确性。)（3）基本定理注：利用真值表很容易证明这些公式的正确性。如证明AB=BA：(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A
13、(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1证明分配率：A+BA=(A+B)(A+C)证明：分配率A+BC=(A+B)(A+C)A+A=1A1=12 逻辑函数的表示方法逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。A、真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。真值表列写方法：每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。例如，要表示这样一
14、个函数关系：当3个变量A、B、C的取值中有偶数个1时，函数取值为1；否则，函数取值为0。此函数称为判偶函数，可用真值表表示如下。第二节 组合逻辑电路的设计例1：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。实际电路图：设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。用与非门实现：用同或门实现：例2：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独
15、工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。逻辑表达式：逻辑电路图：例3：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。逻辑表达式：逻辑电路图：第四节 触
16、发器学习要点：触发器的工作原理及逻辑功能1、触发器是构成时序逻辑电路的基本逻辑部件。2、它有两个稳定的状态：0状态和1状态；3、在不同的输入情况下，它可以被置成0状态或1状态；4、当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。4.1 RS触发器1、基本RS触发器：信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态；S，R信号输入端，低电平有效。2、电路组成和逻辑符号：3、工作原理：（
17、1）、。由于，不论Q为0还是1，都有；再由、可得。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。由于是在端加输入信号（负脉冲）将触发器置0，所以把端称为触发器的置0端或复位端。（2）、。由于，不论为0还是1，都有；再由、可得。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。由于是在端加输入信号（负脉冲）将触发器置1，所以把端称为触发器的置1端或置位端。（3）、。根据与非门的逻辑功能不难推知，当、时，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。（4）、。这种情况下两个与非门的输出端Q和全为1，不符合触发器
18、的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0信号同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。4、功能表5、基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器原来的状态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。4.2、同步RS触发器1、电路组成和逻辑符号：3、工作原理：C0时，触发器保持原来状态不变。C1时，工作情况与基
19、本RS触发器相同。4、功能表在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。5、主要特点（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。6、波形图7、计数式RS触发器设触发器的初始状态为0。根据同步RS触发器的逻辑功能可知，第1个时钟脉冲CP到来时，因R=Q=0、S=Q=1，所以触发器状态翻转为1，即R=Q=1、S=Q=0；第2个时钟脉冲C到来时，触发器状态翻转为0，即R=Q=0、S
20、=Q=1。由此可见，每输入一个时钟脉冲C，触发器状态翻转一次，故称为计数式RS触发器，计数式触发器常用来累计时钟脉冲C的个数。4.3 D触发器1、同步D触发器Cp=0时触发器状态保持不变。Cp=1时，根据同步RS触发器的逻辑功能可知，如果D=0，则R=1，S=0，触发器置0；如果D=1，则R=0，S=1，触发器置1。即：2、波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。4.4 主从JK触发器1、电路组成2、工作原理（1）接收输入信号的过程。Cp=1时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号的状态决定。但由于
21、Cp=0，从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。（2）输出信号过程当Cp下降沿到来时，即Cp由1变为0时，主触发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在Cp=1期间接收的内容被存储起来。同时，由于Cp由0变为1，从触发器被打开，可以接收由主触发器送来的信号，其输出状态由主触发器的输出状态决定。在Cp=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。3、逻辑功能分析（1）J=0、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在Cp=1时主触发器保持0状态不变
22、；当Cp从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，当Cp从1变0时，触发器则保持1状态不变。可见不论触发器原来的状态如何，当J=K=0时，触发器的状态均保持不变。（2）J=0、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=0 ，在Cp=1时主触发器保持0状态不变；当Cp从1变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。如果触发器的初始状态为1，则由于R1=1、S1=0，在Cp=1时将主触发器翻转为0状态；当Cp从1变0时，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=0、K=1时，输入时钟脉冲C
23、p后，触发器的状态均为0状态。（3）J=1、K=0。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在Cp=1时主触发器翻转为1状态；当Cp从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=0、S1=0，在Cp=1时主触发器状态保持1状态不变；当Cp从1变0时，由于从触发器的R2=0、S2=1，从触发器状态也状态保持1状态不变。可见不论触发器原来的状态如何，当J=1、K=0时，输入时钟脉冲Cp后，触发器的状态均为1状态。（4）J=1、K=1。设触发器的初始状态为0，此时主触发器的R1=0、S1=1 ，在Cp=1时主触发器翻转为1状态；
24、当Cp从1变0时，由于从触发器的R2=0、S2=1，翻转为1状态。如果触发器的初始状态为1，则由于R1=1、S1=0，在Cp=1时将主触发器翻转为0状态；当Cp从1变0时，由于从触发器的R2=1、S2=0，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当J=1、K=1时，输入时钟脉冲Cp后，触发器的状态必定与原来的状态相反。由于每来一个时钟脉冲Cp触发器状态翻转一次，所以这种情况下的JK触发器具有计数功能。4、功能表5、波形图4.5触发器逻辑功能的转换在双稳态触发器中，除了RS触发器和JK触发器外，根据电路结构和工作原理的不同，还有众多具有不同逻辑功能的触发器。根据实际需要，可将某
25、种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种逻辑功能的触发器。D触发器1、D触发器的构成及其逻辑符号T触发器1、T触发器的构成及其逻辑符号4.6 寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出
26、，串行输入、并行输出，十分灵活，用途也很广。1 数码寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：2 移位寄存器在存数操作之前，先用RD（负脉冲）将各个触发器清零。当出现第1个移位脉冲时，待存数码的最高位和4个触发器的数码同时右移1位，即待存数码的最高位存入Q0，而寄存器原来所存数码的最高位从Q3输出；出现第2个移位脉冲时，待存数码的次高位和寄存器中的4位数码又同时右移1位。依此类推，在4个移位脉冲作用下，寄存器中的4位数码同时右移4次，待存的4位数码便可存入寄存器。第四节 计数器能够记忆输入脉冲个数的电
27、路称为计数器。计数器二进制计数器十进制计数器N进制计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器1、异步二进制计数器由于3个触发器都接成了T触发器，所以最低位触发器F0每来一个时钟脉冲的下降沿（即C由1变0）时翻转一次，而其他两个触发器都是在其相邻低位触发器的输出端Q由1变0时翻转，即F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。从状态表或波形图可以看出，从状态000开始，每来一个计数脉冲，计数器中的数值便加1，输入8个计数脉冲时，就计满归零，所以作为整体，该电路也可称为八进制计数器。由于这种结构计数器的时钟脉冲不是同时加
28、到各触发器的时钟端，而只加至最低位触发器，其他各位触发器则由相邻低位触发器的输出Q来触发翻转，即用低位输出推动相邻高位触发器，3个触发器的状态只能依次翻转，并不同步，这种结构特点的计数器称为异步计数器。异步计数器结构简单，但计数速度较慢。2、同步二进制计数器3、数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。用四位自然二进制码中的前十
29、个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。4、由集成计数器构成N进制计数器：4位集成同步二进制加法计数器74LS161CR=0时异步清零CR=1、LD=0时同步置数。CR=LD=1且ET=EP=1时， 按4位自然二进制码同步计数。CR=LD=1且ETEP=0时，计数器状态保持不变。从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态
30、一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3ET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。用集成计数器构成N进制计数器的方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。5、用74LS161构成256进制6、用74LS161构成60进制计数器高位片计数到3（0011）时，低位片所计数为163=48，之后低位片继续计数到12（1100），与非门输出0，将两片计数器同时清零。7、用74LS161构成8421码
31、60进制计数器8、用74LS161构成8421码24进制计数器7.3 编码器用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。实现编码操作的电路称为编码器。7.4 译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码器就是把一种代码转换为另一种代码的电路。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。7.4.2 二-十进制译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。7.4.3 显示译码器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数码显示器