项目需求说明书-三.docx

《项目需求说明书-三.docx》由会员分享，可在线阅读，更多相关《项目需求说明书-三.docx（9页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、精品齐鲁行业资料 欢迎下载 赵鲁宾编辑无锡市高技能人才公共实训管理服务中心IC设计及传感技术应用实训设备项目需求说明书第一章、投标人条件：A. 经国家工商行政管理机关注册的企业法人；B. 能够提供Xilinx（赛灵思）大学计划授权书。第二章、完工期和付款方式完工期：合同生效后15日历天内安装调试完毕。付款方式：本项目所有设备运抵安装现场并安装调试完毕，验收合格后，办理移交手续，支付合同金额的70%；审计结束后支付审计金额的20%（即：此时共支付总金额的90%）；在一年内（时间以验收合格日期起算），设备使用正常且无质量问题，支付剩余金额的10%。第三章：项目技术要求和有关说明一、项目概述 本项目

2、采购内容为无锡市高技能人才公共实训管理服务中心委托的IC设计及传感技术应用实训设备，具体设备及指标要求如下：第一类 教学实验设备 集成电路设计与应用平台系统 56套1、 Intel 酷睿2双核 及以上 2、 DDR2 2G 及以上3、 200G 及以上4、 17英寸LCD 及以上5、 光电套件键鼠6、 集成显卡声卡7、 扩展串口、并口8、 支持54Mbps传输速率无线网卡9、 支持ISE、EDK、ChipScope、System Generator、PlanAhead等开发工具10、 支持商用串行（SPI）和并行（BPI）Flash 存储器与平台 Flash11、 利用并行 Flash 可实现

3、多重启动功能12、 流水线和可级联 18 x 18 乘法器13、 增强型片上差分终端14、 密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。15、 可以支持复杂的DSP算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。16、 可以实现 91 亿次的乘累加（MAC）运算。 17、 高级接口可以支持 18 种不同的单端与差分 I/O 标准18、 可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和 RSDS19、 可编程输入延迟 - 用于消除 hold time violations20、 Xilinx Spar

4、tan3E FPGA，系统门达到25万门21、 支持 DDR 存储器22、 支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容 23、 支持 231 Kb 的分布式 Select RAM+ 存储器24、 支持 648 Kb 的嵌入式 Block RAM 25、 可以支持常用的外部存储器接口26、 每个 CLB 2 个 slice - 每个 CLB 4 个 LUT/寄存器，还须提供进位逻辑（可以实现数学和逻辑功能）27、 宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器28、 快速算法功能 - 单位 CLB 列有 2 个先行进位链29、 4个可级联16位可寻址

5、移位寄存器 30、 各 DCM 内的全数字锁相环（DLL）31、 每个器件的数字时钟管理器（DCM）多达8个32、 可以很灵活地产生 5 MHz 到 300 MHz 的频率33、 针对 0、90、180 或 270 度的精确相移控制34、 良好的增益控制（1/256时钟周期），用于时钟数据同步35、 精确的生成 50/50 的占空比 36、 支持数字温度计开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发37、 支持自动湿度控制器教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发38、 支持

6、运动控制开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发39、 支持无线通讯开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、System Generator进行设计开发40、 支持网络接口开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发41、 支持语音质量调整开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发42、 支持视频显示开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、Ch

7、ipScope进行设计开发43、 支持交通灯模型开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发44、 支持数字时钟开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发45、 支持CRC校验开发教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发46、 支持步进电机控制教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 嵌入式系统开发综合开发平台系统 21套1、 Intel 酷睿2双核 及以

8、上2、 DDR2 2G 及以上3、 200G 及以上4、 17英寸LCD 及以上5、 光电套件键鼠6、 集成显卡声卡7、 扩展串口、并口8、 支持54Mbps传输速率无线网卡9、 支持ISE、EDK、ChipScope、System Generator、PlanAhead等开发工具10、 使用Xilinx Virtex-2 Pro XC2VP30 FPGA11、 支持最大系统数字逻辑门达300万门12、 拥有136个18位的硬件乘法器13、 拥有2,448Kb的block RAM和两个PowerPC处理器14、 最大支持2G的DDR SDRAM15、 10/100M以太网口16、 支持USB2

9、17、 扩展CF卡接口18、 扩展XSGA视频口19、 扩展SATA口20、 电源输出模块（12V、5V、+3.3V、+2.5V、+1.8V）21、 RS232接口模块22、 12位按键输入模块；18位拨码开关输入模块23、 16 x 16点阵模块24、 128 x 32字符图形液晶显示模块25、 并行E2PROM模块；串行E2PROM模块；SRAM模块26、 支持Linux嵌入式操作系统移植教学案例，基于Virtex-II pro系列FPGA芯片，使用ISE、EDK、ChipScope进行设计开发27、 支持远程点餐系统教学案例，基于Virtex-II pro系列FPGA芯片，使用ISE、E

10、DK、ChipScope进行设计开发 数字信号处理综合开发平台系统 21套1、 Intel 酷睿2双核 及以上2、 DDR2 2G 及以上3、 200G 及以上4、 17英寸LCD 及以上5、 光电套件键鼠6、 集成显卡声卡7、 扩展串口、并口8、 支持54Mbps传输速率9、 支持ISE、EDK、ChipScope、System Generator、PlanAhead等开发工具10、 使用Xilinx Virtex-5 XC5VLX110T FPGA11、 支持最大系统数字逻辑门达1100万门12、 拥有两颗Xilinx XCF32P Platform Flash PROMs，每颗容量为32

11、MByte，用于配置大容量期间13、 支持Xilinx SystemACE Compact Flash配置控制器14、 支持64256Mbyte DDR2模块用于支持嵌入式IP和软件驱动15、 支持32位ZBT同步SRAM和Intel P30 StrataFlash16、 支持10/100/1000M三速率以太网接口，支持MII, GMII, RGMII和SGMII 接口17、 支持商用串行（SPI）和并行（BPI）Flash 存储器与平台 Flash18、 利用并行 Flash 可实现多重启动功能19、 流水线和可级联 18 x 18 乘法器20、 可以支持复杂的DSP 算法（如前向纠错（F

12、EC）编解码器、滤波器），用于数字通信与成像应用。21、 可以实现 91 亿次的乘累加（MAC）运算。22、 高级接口可以支持 18 种不同的单端与差分 I/O 标准23、 可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和 RSDS24、 可编程输入延迟 - 用于消除 hold time violations25、 可以支持常用的外部存储器接口26、 宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器27、 快速算法功能 - 单位 CLB 列有 2 个先行进位链28、 各 DCM 内的全数字锁相环（DLL）29、 每个器件的数字时钟管理器（DCM）多达8个

13、30、 针对 0、90、180 或 270 度的精确相移控制31、 精确的生成 50/50 的占空比时钟32、 支持视频处理系统教学案例开发套件，基于Virtex-5系列FPGA芯片，使用ISE、System Generator、ChipScope进行设计开发33、 支持音频处理系统教学案例开发套件，基于Virtex-5系列FPGA芯片，使用ISE、System Generator、ChipScope进行设计开发 消费电子综合开发平台系统 21套1、 Intel 酷睿2双核 及以上2、 DDR2 2G 及以上3、 200G 及以上4、 17英寸LCD 及以上5、 光电套件键鼠6、 集成显卡声卡

14、7、 扩展串口、并口8、 支持54Mbps传输速率无线网卡9、 支持ISE、EDK、ChipScope、System Generator、PlanAhead等开发工具10、 支持商用串行（SPI）和并行（BPI）Flash 存储器与平台 Flash11、 利用并行 Flash 可实现多重启动功能12、 流水线和可级联 18 x 18 乘法器13、 密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。14、 可以支持复杂的DSP 算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。15、 可以实现 91 亿次的乘累加（MAC）运算。 16、

15、 高级接口可以支持 18 种不同的单端与差分 I/O 标准17、 可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和 RSDS18、 可编程输入延迟 - 用于消除 hold time violations19、 Xilinx FPGA Spartan3E，50万逻辑门20、 支持 DDR 存储器21、 支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容 22、 支持 231 Kb 的分布式 SelectRAM+ 存储器23、 支持 648 Kb 的嵌入式 Block RAM 24、 可以支持常用的外部存储器接口25、 每个 CLB 2 个 sl

16、ice - 每个 CLB 4 个 LUT/寄存器，还须提供进位逻辑（可以实现数学和逻辑功能）26、 宽输入功能 - 1 个 CLB 中有一个 8:1 多路复用器27、 快速算法功能 - 单位 CLB 列有 2 个先行进位链28、 4个可级联16位可寻址移位寄存器 29、 各 DCM 内的全数字锁相环（DLL）30、 每个器件的数字时钟管理器（DCM）多达8个31、 可以很灵活地产生 5 MHz 到 300 MHz 的频率32、 针对 0、90、180 或 270 度的精确相移控制33、 良好的增益控制（1/256时钟周期），用于时钟数据同步34、 精确的生成 50/50 的占空比35、 12位

17、按键输入模块，18位拨码开关输入模块36、 16 x 16点阵模块37、 128 x 32字符图形液晶显示模块38、 4位米字型数码管显示模块39、 蜂鸣器输出模块40、 直流电平调节模块41、 模拟信号源模块42、 电阻电容扩展模块43、 面包板扩展模块44、 并行8通道8位A/D转换模块；串行A/D转换模块45、 并行D/A转换模块；串行D/A转换模块46、 并行E2PROM模块；串行E2PROM模块；SRAM模块47、 支持MP3数字系统教学案例开发套件，基于Spartan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发48、 支持移动游戏平台教学案例开发套件基于Spar

18、tan3E系列FPGA芯片，使用ISE、ChipScope进行设计开发 传感网络应用开发平台系统 21套1、 Intel 酷睿2双核 及以上2、 DDR2 2G 及以上3、 200G 及以上4、 17英寸LCD 及以上5、 光电套件键鼠6、 集成显卡声卡7、 扩展串口、并口8、 支持54Mbps传输速率无线网卡9、 支持ISE、EDK、ChipScope、System Generator、PlanAhead等开发工具10、 支持商用串行（SPI）和并行（BPI）Flash 存储器与平台 Flash11、 利用并行 Flash 可实现多重启动功能12、 流水线和可级联 18 x 18 乘法器13

19、、 增强型片上差分终端14、 密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。15、 可以支持复杂的DSP算法（如前向纠错（FEC）编解码器、滤波器），用于数字通信与成像应用。16、 可以实现 91 亿次的乘累加（MAC）运算。 17、 高级接口可以支持 18 种不同的单端与差分 I/O 标准18、 可以支持大多数常见的和新兴的单端与差分信号标准，包括 mini-LVDS 和 RSDS19、 可编程输入延迟 - 用于消除 hold time violations20、 Xilinx Spartan3E FPGA，系统门达到50万门21、 支持 DDR

20、存储器22、 支持扩展的 PCI 64/66 兼容性和 PCI-X 100 MHz 兼容 23、 支持 231 Kb 的分布式 Select RAM+ 存储器24、 支持 648 Kb 的嵌入式 Block RAM 25、 可以支持常用的外部存储器接口26、 支持小型机器人教学案例，基于Spartan3E系列FPGA芯片，使用ISE、EDK、ChipScope进行设计开发27、 支持汽车电子教学案例，基于Spartan3E系列FPGA芯片，使用ISE、EDK、ChipScope进行设计开发第二类 行业展示项目 移动游戏平台开发系统 2套1、 支持32位MicroBlaze微处理器核2、 支持模

21、拟音频输出3、 支持VGA视频接口输出4、 支持PS/2鼠标键盘口5、 游戏调试及电源共用一个USB接口6、 利用并行 Flash 可实现多重启动功能7、 流水线和可级联 18 x 18 乘法器8、 增强型片上差分终端9、 密度移植可以实现在同一个封装内向更大或更小的器件移植的能力，而无需根据设计变更来改变管脚。10、 支持系统门达到 1.6M11、 支持 DDR 存储器12、 每个 CLB 2 个 slice - 每个 CLB 4 个 LUT/寄存器，还须提供进位逻辑13、 快速算法功能 - 单位 CLB 列有 2 个先行进位链14、 可以很灵活地产生 5 MHz 到 300 MHz 的频率

22、15、 针对 0、90、180 或 270 度的精确相移控制16、 提供设计说明 MP3音频处理系统 1套1、 采用两个PowerPC的处理器核，及至少4颗MicroBlaze处理器核2、 支持256MByte 以上DDR3、 10/100M以太网接口4、 支持完成基于4颗MicroBlaze处理器核的应用系统5、 必须拥有1个VGA视频输出接口6、 13.6 必须拥有1路模拟视频输入接口7、 提供设计说明 人脸识别系统 1套1、 使用Virtex-5 XC5VLX110T FPGA2、 支持最大系统数字逻辑门达1100万门3、 拥有两颗Xilinx XCF32P Platform Flash

23、 PROMs，每颗容量为32MByte，用于配置大容量期间4、 支持Xilinx SystemACE Compact Flash配置控制器5、 支持64256Mbyte DDR2模块用于支持嵌入式IP和软件驱动6、 支持32位ZBT同步SRAM和Intel P30 StrataFlash7、 支持10/100/1000M三速率以太网接口，支持MII, GMII, RGMII和SGMII 接口8、 支持USB主从控制器9、 支持可编程系统时钟发生器10、 支持AC97音频编解码11、 支持扩展1GB CF卡12、 使用红外补偿摄像头13、 采用彩色图像处理14、 图像显示达25帧以上15、 同一

24、画面内至少同时可识别4张人脸16、 提供设计说明 SUN Spark T1 8核处理器系统 1套1、 使用Virtex-5 XC5VLX110T FPGA2、 支持最大系统数字逻辑门达1100万门3、 拥有两颗Xilinx XCF32P Platform Flash PROMs，每颗容量为32MByte，用于配置大容量期间4、 支持Xilinx SystemACE Compact Flash配置控制器5、 支持64256Mbyte DDR2模块用于支持嵌入式IP和软件驱动6、 支持32位ZBT同步SRAM和Intel P30 StrataFlash7、 支持10/100/1000M三速率以太网

25、接口，支持MII, GMII, RGMII和SGMII 接口8、 支持USB主从控制器9、 支持可编程系统时钟发生器10、 支持AC97音频编解码11、 支持扩展1GB CF卡12、 支持SUN服务器级CPU Spark T1运行及调试13、 最大支持8个SUN Spark T1处理器同时运行14、 支持8个SUN Spark T1处理器之间协同处理的调试15、 提供设计说明 医疗影像处理系统 1套1、 使用Virtex-5 XC5VLX110T FPGA2、 支持最大系统数字逻辑门达1100万门3、 拥有两颗Xilinx XCF32P Platform Flash PROMs，每颗容量为32

26、MByte，用于配置大容量期间4、 支持Xilinx SystemACE Compact Flash配置控制器5、 支持64256Mbyte DDR2模块用于支持嵌入式IP和软件驱动6、 支持32位ZBT同步SRAM和Intel P30 StrataFlash7、 支持10/100/1000M三速率以太网接口，支持MII, GMII, RGMII和SGMII 接口8、 支持USB主从控制器9、 支持可编程系统时钟发生器10、 支持AC97音频编解码11、 支持扩展1GB CF卡12、 支持SUN服务器级CPU Spark T1运行及调试13、 通过PCI-E传输影像数据14、 支持数字影像后处

27、理15、 提供设计说明 CDMA通信系统 1套1、 使用Virtex-2 Pro XC2VP30 FPGA2、 支持最大系统数字逻辑门达300万门3、 拥有136个18位的硬件乘法器4、 拥有2,448Kb的block RAM和两个PowerPC处理器5、 最大支持2G的DDR SDRAM6、 10/100M以太网口7、 支持USB28、 扩展CF卡接口9、 扩展XSGA视频口10、 扩展SATA口11、 CDMA通信系统设计验证12、 强干扰信号下CDMA信号检测及干扰抵消器设计13、 提供设计说明 NetFPGA网络通信系统 1套1、 使用Virtex-II Pro FPGA芯片2、 支持

28、最大系统数字逻辑门达500万门3、 使用ChopScope进行软硬件协同设计4、 4.5MB SRAM5、 4个RJ45 网络接口，支持Gbite级的网络通信6、 网络数据使用FPGA数字逻辑进行处理7、 两个SATA接口8、 支持DDR2内存9、 标准PCI接口10、 支持4通道GB级的网络通信11、 提供设计说明二、服务要求1、培训要求：（1） 中标人应为采购人培训两名可以处理常规技术事务的技术人员，并提供系统操作用户手册和技术手册。（2） 中标人应在试运行前，提供操作指南，并对采购人操作人员进行培训，达到能熟练上岗要求；在试运行期间，继续培训，在正式运行前使操作人员能达到完全独立操作水准

29、。2、验收要求：由采购人验收，依据为国家有关规定、招标文件、中标人的投标文件以及其他相关文件和资料。市政府采购中心进行见证。验收情况作为支付货款的依据。如有质疑，无锡质量技术监督局履行质量监督职能。3、维保期服务要求：（1）所有设备质保期一年，三年免费维修，自最终验收合格、交付使用之日起计算。（2）中标人须对本项目提供1年7*24小时上门现场服务，服务响应时间为接到用户故障电话后2小时内到达现场，一般故障到达现场2小时解决，如8小时内仍无法解决的，必须在24小时提供备机，以保证采购单位系统的正常运行。（3）质保期内中标人需对系统运行情况进行记录，对主要设备安排生产厂家进行定期巡检。（4）承诺在质保期满后，以最优惠待遇负责后期服务和维护。