《第13章数模和模数转换PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第13章数模和模数转换PPT讲稿.ppt（71页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第13章数模和模数转换第1页，共71页，编辑于2022年，星期一13.1 13.1 概述概述 在计算机控制系统中，被控量一般为非电量，如温度、压在计算机控制系统中，被控量一般为非电量，如温度、压力、位移等，首先由传感器将它们转化成连续变化的模拟量，力、位移等，首先由传感器将它们转化成连续变化的模拟量，再由模再由模/数转换器转换成数字量，送到计算机中进行处理和计算。数转换器转换成数字量，送到计算机中进行处理和计算。处理后要经过数处理后要经过数/模转换器将计算机输出的数字量转换成模拟量，模转换器将计算机输出的数字量转换成模拟量，加到执行机构，以调节被控对象的大小。加到执行机构，以调节被控对象的大小
2、。一个计算机控制系统的框图如图一个计算机控制系统的框图如图13.1.1所示。所示。1.用途用途第2页，共71页，编辑于2022年，星期一传感器传感器传感器传感器放大器放大器放大器放大器A/D转换转换转换转换微型计算机微型计算机微型计算机微型计算机控制控制控制控制对象对象对象对象D/A转换转换转换转换温度时间2.2.主要指标主要指标转换精度！转换精度！转换速度！转换速度！电加热炉热电偶执行机构执行机构执行机构执行机构第3页，共71页，编辑于2022年，星期一3.分类分类 D/A(Digital to Analog)A/D(Analog to Digital)D/A(Digital to Anal
3、og)A/D(Analog to Digital)DAC&ADC(Converter)DAC&ADC(Converter)第4页，共71页，编辑于2022年，星期一13.2 D/A转换器转换器D131301D/AA(电压电压 或或 电流电流)？数字量是用代码按位数组合起来表示的，对于有权数字量是用代码按位数组合起来表示的，对于有权码，每位代码都有一定的权。为了将数字量转换成模拟码，每位代码都有一定的权。为了将数字量转换成模拟量，必须将每一位的代码按其权的大小转换成相应的模量，必须将每一位的代码按其权的大小转换成相应的模拟量，然后相加，即可得与数字量成正比的总模拟量，拟量，然后相加，即可得与数字
4、量成正比的总模拟量，从而实现数字模拟的转换。从而实现数字模拟的转换。第5页，共71页，编辑于2022年，星期一图图13.2.1为为n 位位D/A转换器的原理框图转换器的原理框图 D/A转换器是由数码寄存器、模拟电子开关电路、转换器是由数码寄存器、模拟电子开关电路、解码电路、求和电路及基准电压几部分组成。解码电路、求和电路及基准电压几部分组成。数字量是以数字量是以串行串行或或并行并行方式输入并存储在数码寄存器中，方式输入并存储在数码寄存器中，寄存器输出的每位数码驱动对应数位上的电子开关将电阻解寄存器输出的每位数码驱动对应数位上的电子开关将电阻解码网络中获得的相应数位权值送入求和电路中，求和电路将
5、码网络中获得的相应数位权值送入求和电路中，求和电路将各位权值相加就得到与数字量相应的模拟量。各位权值相加就得到与数字量相应的模拟量。求和电路第6页，共71页，编辑于2022年，星期一*按模拟开关电路的不同把按模拟开关电路的不同把D/AD/A分为：分为：*按解码网络结构不同把按解码网络结构不同把D/AD/A分为：分为：如权电阻网络型、倒梯形电阻网络型、权电流型、权电如权电阻网络型、倒梯形电阻网络型、权电流型、权电容型以及开关树型。容型以及开关树型。CMOS开关型和双极型开关型，其中双极型开关开关型和双极型开关型，其中双极型开关D/A转换转换器又分为电流开关型和器又分为电流开关型和ECL电流开关型
6、。电流开关型。CMOS型功耗低，但速度慢。双极型的转换速度快。型功耗低，但速度慢。双极型的转换速度快。第7页，共71页，编辑于2022年，星期一13.2.1 权电阻网络权电阻网络D/A转换器转换器一、电路结构和工作原理一个多位二进制数可表示为：一个多位二进制数可表示为：其中：其中：2n-1、2n221、20称为最高有效位（称为最高有效位（Most Significant Bit，简称简称MSB）到最低有效位（）到最低有效位（Least Significant Bit，简称简称LSB）的权。）的权。第8页，共71页，编辑于2022年，星期一第9页，共71页，编辑于2022年，星期一第10页，共7
7、1页，编辑于2022年，星期一优缺点：优缺点：优缺点：优缺点：1.1.优点：简单优点：简单优点：简单优点：简单2.2.缺点：电阻值相差大，缺点：电阻值相差大，缺点：电阻值相差大，缺点：电阻值相差大，难于保证精度，且大难于保证精度，且大难于保证精度，且大难于保证精度，且大电阻不宜于集成在电阻不宜于集成在电阻不宜于集成在电阻不宜于集成在ICIC内部。内部。内部。内部。第11页，共71页，编辑于2022年，星期一为了克服这个缺点，在输入数字量较多时可采用图13.2.2所示的电路。其输出电压为第12页，共71页，编辑于2022年，星期一13.2.2 倒倒T形（形（R-2R）电阻网络）电阻网络DAC希望
8、用较少类型的电阻，仍希望用较少类型的电阻，仍然能得到一系列权电流然能得到一系列权电流第13页，共71页，编辑于2022年，星期一RRRR总的电流为第14页，共71页，编辑于2022年，星期一第15页，共71页，编辑于2022年，星期一第16页，共71页，编辑于2022年，星期一CB7520(AD7520)的应用：CB7520(AD7520)可用作单极性电压输出，其连接电路如图所示。第17页，共71页，编辑于2022年，星期一13.2.3 权电流型权电流型D/A转换器转换器 在前面介绍的权电阻网络在前面介绍的权电阻网络D/A转换器和倒转换器和倒T形电阻网形电阻网络络D/A转换器中，都没有考虑开关
9、的导通电阻和导通压降，转换器中，都没有考虑开关的导通电阻和导通压降，而是当成理想开关处理，这无疑会引起转换误差，影响而是当成理想开关处理，这无疑会引起转换误差，影响转换精度。转换精度。解决这个问题采用的一种方法是利用一组恒流源构成解决这个问题采用的一种方法是利用一组恒流源构成“权权”，其原理电路如图，其原理电路如图13.2.7所示。所示。由于采用恒流源，每个支由于采用恒流源，每个支路电流大小不再受开关内路电流大小不再受开关内阻和压降的影响，故而降阻和压降的影响，故而降低了对开关电路的要求。低了对开关电路的要求。第18页，共71页，编辑于2022年，星期一图图13.2.8是常采用的是常采用的恒流
10、源电路。其电恒流源电路。其电流为流为Ii当输入的数字量为当输入的数字量为1时，相应的开关将时，相应的开关将恒流源接到运算放恒流源接到运算放大器的输入端；当大器的输入端；当输入的数字量为输入的数字量为0时，时，相应的开关将恒流相应的开关将恒流源接地。源接地。第19页，共71页，编辑于2022年，星期一图图13.2.9为权电流型为权电流型D/A转换器的原理电路转换器的原理电路此电路中利用倒此电路中利用倒T形电阻网络，目的是为了减少电阻的种形电阻网络，目的是为了减少电阻的种类。类。第20页，共71页，编辑于2022年，星期一其中：其中：(1)各个管子的基极接到一起，若各管的各个管子的基极接到一起，若
11、各管的VBE相同，相同，则各发射极处于相同的电位，各支路电流的计算和倒则各发射极处于相同的电位，各支路电流的计算和倒T形电阻形电阻网络一样，即流过每个电阻的电流依次减少网络一样，即流过每个电阻的电流依次减少1/2。为了保证发。为了保证发射结压降相等，发射极电流较大的管子增加了发射结的面积。射结压降相等，发射极电流较大的管子增加了发射结的面积。第21页，共71页，编辑于2022年，星期一(2)恒流源恒流源IBO用来给各管提供必须的偏置电用来给各管提供必须的偏置电流流(3)运算放大器运算放大器A1、三极管、三极管TR、电阻、电阻RR、R构成基准电流发构成基准电流发生电路。其基准电流为生电路。其基准
12、电流为第22页，共71页，编辑于2022年，星期一则输出电压为则输出电压为第23页，共71页，编辑于2022年，星期一权电流型单片集成权电流型单片集成D/A转换器有转换器有DAC0806、DAC0807、DAC0808等等,它们都采用双极型三极管，工作速度较高。它们都采用双极型三极管，工作速度较高。*DAC0808为为8位位D/A转换转换器，其典型应用电路如图器，其典型应用电路如图13.2.13所示。其中所示。其中d0d8为为8位数字量输入端，位数字量输入端，Io是求和电流输出端。是求和电流输出端。V R、V R接基准电流发生接基准电流发生电路中运算放大器的反相电路中运算放大器的反相输入端和同
13、相输入端。输入端和同相输入端。COMP供外接补偿电容的，供外接补偿电容的，VCC和和VEE为正负电源输为正负电源输入端。入端。第24页，共71页，编辑于2022年，星期一13.2.6 具有双极性输出的具有双极性输出的DAC当输入数字量有当输入数字量有 极性时，极性时，希望输出的模拟电压也对应为希望输出的模拟电压也对应为。一、原理一、原理例：输入例：输入为为3 3位位二进制补码。二进制补码。最高位为符号位，最高位为符号位，正数为正数为0 0，负数为，负数为1 1补码输入补码输入补码输入补码输入对应的对应的对应的对应的十进制十进制十进制十进制要求的要求的要求的要求的输出输出输出输出D2 D1 D0
14、D2 D1 D00 01 11 1+3+3+3V+3V0 01 10 0+2+2+2V+2V0 00 01 1+1+1+1V+1V0 00 00 00 00V0V1 11 11 1-1-1-1V-1V1 11 10 0-2-2-2V-2V1 10 01 1-3-3-3V-3V1 10 00 0-4-4-4V-4V第25页，共71页，编辑于2022年，星期一原码输入原码输入原码输入原码输入对应的对应的对应的对应的输出输出输出输出偏移偏移偏移偏移-4V-4V后后后后的输出的输出的输出的输出D2 D1 D0D2 D1 D01 11 11 1+7V+7V+3V+3V1 11 10 0+6V+6V+2V
15、+2V1 10 01 1+5V+5V+1V+1V1 10 00 0+4V+4V0V0V0 01 11 1+3V+3V-1V-1V0 01 10 0+2V+2V-2V-2V0 00 01 1+1V+1V-3V-3V0 00 00 00V0V-4V-4V补码输入补码输入补码输入补码输入对应的对应的对应的对应的十进制十进制十进制十进制要求的要求的要求的要求的输出输出输出输出D2 D1 D0D2 D1 D00 01 11 1+3+3+3V+3V0 01 10 0+2+2+2V+2V0 00 01 1+1+1+1V+1V0 00 00 00 00V0V1 11 11 1-1-1-1V-1V1 11 10
16、 0-2-2-2V-2V1 10 01 1-3-3-3V-3V1 10 00 0-4-4-4V-4VD/A*将符号位反相后接至高位输入将符号位反相后接至高位输入将符号位反相后接至高位输入将符号位反相后接至高位输入*将输出偏移使输入为将输出偏移使输入为将输出偏移使输入为将输出偏移使输入为100100时，输出时，输出时，输出时，输出为为为为0 0。1第26页，共71页，编辑于2022年，星期一二、电路实现二、电路实现二、电路实现二、电路实现*将符号位反相后接至高位输入*将输出偏移使输入为100时，输出为0第27页，共71页，编辑于2022年，星期一 CB7520接成接成双极性输出的电路双极性输出的
17、电路如图所示。如图所示。一般地构成双极性输出的一般地构成双极性输出的D/A转换器的方法：只要在求转换器的方法：只要在求和放大器的输入端接入一个偏移电流，使输入最高位和放大器的输入端接入一个偏移电流，使输入最高位为为1,而其他各位输入为而其他各位输入为0时的输出时的输出vo=0。同时将输入的。同时将输入的符号位（最高位）符号位（最高位）反相后接到一般反相后接到一般的的D/A转换器输转换器输入，就得到了双入，就得到了双极性输出的极性输出的D/A转换器。转换器。第28页，共71页，编辑于2022年，星期一一、一、转换精度转换精度转换精度转换精度1.1.1.1.分辨率（理论精度）分辨率（理论精度）分辨
18、率（理论精度）分辨率（理论精度）用输入数字量的二进制数码位数给用输入数字量的二进制数码位数给出。出。n n位位DAC,DAC,应能输出应能输出2 2n n个不同的等级个不同的等级电压，区分出输入的电压，区分出输入的000131000131，2 2n n个个不同状态。不同状态。最小电压与最大输出电压之比最小电压与最大输出电压之比1/(21/(2n n-1)1/2-1)1/2n n2.2.2.2.转换误差（实际精度）转换误差（实际精度）转换误差（实际精度）转换误差（实际精度）用最低有效位的倍数表示用最低有效位的倍数表示1/2LSB1/2LSB有时用绝对误差与输出电压满刻度有时用绝对误差与输出电压满
19、刻度FSRFSR的百分数来表示。的百分数来表示。13.2.7 DAC的转换精度与速度的转换精度与速度第29页，共71页，编辑于2022年，星期一二、误差分析二、误差分析二、误差分析二、误差分析1.1.参考电压波动参考电压波动参考电压波动参考电压波动2.2.运放零点漂移运放零点漂移运放零点漂移运放零点漂移3.S3.S的导通内阻与的导通内阻与的导通内阻与的导通内阻与压降压降压降压降4.R4.R值偏差及值偏差及值偏差及值偏差及T T特性特性特性特性不一致不一致不一致不一致第30页，共71页，编辑于2022年，星期一第31页，共71页，编辑于2022年，星期一故为了获得高精度的故为了获得高精度的D/A
20、转换器，不仅要有高的分辨率，转换器，不仅要有高的分辨率，还要选用高稳定度的参考电压还要选用高稳定度的参考电压VREF和低漂移运算放大器与和低漂移运算放大器与之配合，才可能获得较高的转换精度。之配合，才可能获得较高的转换精度。注：注：注：注：目前常用的有两类目前常用的有两类D/A转换器：一类只包含电阻网转换器：一类只包含电阻网络（或恒流源电路）和模拟开关；另一类除此之外还络（或恒流源电路）和模拟开关；另一类除此之外还包含运算放大器及参考电源发生电路。对于第一类必包含运算放大器及参考电源发生电路。对于第一类必须外接参考电压和运算放大器，应该注意合理确定参须外接参考电压和运算放大器，应该注意合理确定
21、参考电压源稳定度和运算放大器的零点漂移的要求。考电压源稳定度和运算放大器的零点漂移的要求。第32页，共71页，编辑于2022年，星期一第33页，共71页，编辑于2022年，星期一第34页，共71页，编辑于2022年，星期一例例 13.2.2 某一测量仪器中有一个某一测量仪器中有一个D/A转换器，若要求该转换器，若要求该D/A转换器的精度小于转换器的精度小于0.05%，试问应选多少位的，试问应选多少位的D/A转转换器？换器？解：若要求解：若要求D/A转换器的精度小于转换器的精度小于0.05%，也是要求，也是要求D/A转转换器的实际输出值和理论值之间的误差（绝对误差），一换器的实际输出值和理论值之
22、间的误差（绝对误差），一般应低于般应低于 1LSB/2，即：，即：两边同除输入为全为两边同除输入为全为1时的最大电压得：时的最大电压得：即即第35页，共71页，编辑于2022年，星期一由于由于10位位D/A转换器的分辨率也可表示为转换器的分辨率也可表示为故故由于由于10位位D/A转换器分辨率为转换器分辨率为故应取十位或十位以上的故应取十位或十位以上的D/A转换器。转换器。第36页，共71页，编辑于2022年，星期一二二、D/A转换器的转换速度转换器的转换速度 当当D/A转换器输入的数字量发生变化时，输出的模拟量并不转换器输入的数字量发生变化时，输出的模拟量并不能立即达到所对应的输出电压，它需要
23、一段建立时间。通常用建能立即达到所对应的输出电压，它需要一段建立时间。通常用建立时间立时间tset来定量描述来定量描述D/A转换器的转换速度。转换器的转换速度。建立时间建立时间 tset：从输入的数字量发：从输入的数字量发生突变开始，直到输出电压进入生突变开始，直到输出电压进入与稳态值相差与稳态值相差1LSB/2范围以内范围以内所用的时间。如图所用的时间。如图13.2.20所示。所示。由于数字量的变化越大，建立的由于数字量的变化越大，建立的时间就越长，故一般产品给出的是输时间就越长，故一般产品给出的是输入从全入从全0跳变到全跳变到全1(或反之）时的建立或反之）时的建立时间。时间。第37页，共7
24、1页，编辑于2022年，星期一*在外加运算放大器的D/A转换器中，由于运算放大器的转换速度会影响D/A转换器的转换速率，故应选用转换速率高的运算放大器，以缩短运算放大器的建立时间。目前在不包含运算放大器的D/A转换器中，tset最小为0.1s以内；在包含运算放大器的集成D/A转换器中，tset最小为1.5 s以内。第38页，共71页，编辑于2022年，星期一D D131301A/DA A(电压或电流电压或电流电压或电流电压或电流)？13.3 A/D转换器转换器13.3.1 A/D13.3.1 A/D转换的基本原理转换的基本原理 输入连续变化电压，输出为不连续的数字量。一输入连续变化电压，输出为
25、不连续的数字量。一般要经过般要经过取样和保持、量化和编码取样和保持、量化和编码取样和保持、量化和编码取样和保持、量化和编码四个步骤。四个步骤。四个步骤。四个步骤。第39页，共71页，编辑于2022年，星期一二、量化和编码二、量化和编码二、量化和编码二、量化和编码1.1.量化：将采样电压表示为最小数量单位（量化：将采样电压表示为最小数量单位（量化：将采样电压表示为最小数量单位（量化：将采样电压表示为最小数量单位（LSBLSBLSBLSB）的整数倍）的整数倍）的整数倍）的整数倍2.2.编码：将量化的结果用代码表示出来（二进制，二编码：将量化的结果用代码表示出来（二进制，二编码：将量化的结果用代码表
26、示出来（二进制，二编码：将量化的结果用代码表示出来（二进制，二-十进制）十进制）十进制）十进制）3.3.量化误差：当采样电压不能被量化误差：当采样电压不能被量化误差：当采样电压不能被量化误差：当采样电压不能被整除时，将引入量化误差。整除时，将引入量化误差。整除时，将引入量化误差。整除时，将引入量化误差。第40页，共71页，编辑于2022年，星期一13.3.2 采样保持电路采样保持电路！加大输入电阻！减小输出电阻！Av=1第41页，共71页，编辑于2022年，星期一图图13.3.6 集成取样集成取样-保持电路保持电路LF398第42页，共71页，编辑于2022年，星期一13.3.3 并联比较型并
27、联比较型A/D转换器转换器直接型直接型并联比较型并联比较型量化量化第43页，共71页，编辑于2022年，星期一131130101100013010001000输入量化 编码第44页，共71页，编辑于2022年，星期一2 2、特点、特点*快快快快，CLKCLK触发信号到达到触发信号到达到输出稳定建立只需几十纳输出稳定建立只需几十纳秒；秒；*精度精度精度精度受参考电压、分压网受参考电压、分压网络等因素影响；络等因素影响；*有有存储器存储器存储器存储器，不需要，不需要S/HS/H电电路；路；*电路规模电路规模电路规模电路规模：n n位需要位需要2 2n n-1-1比比较器，触发器。较器，触发器。第4
28、5页，共71页，编辑于2022年，星期一13.3.4 反馈比较型反馈比较型A/D转换器转换器直接型直接型1.1.计数型计数型计数型计数型基本原理：基本原理：基本原理：基本原理：v vL L开启开启开启开启G G，从，从，从，从D D=0=0开始，对脉冲源计数并加到开始，对脉冲源计数并加到开始，对脉冲源计数并加到开始，对脉冲源计数并加到DACDAC上，转换为模拟量上，转换为模拟量上，转换为模拟量上，转换为模拟量v vo o，并与，并与，并与，并与v vI I比较，不断增大比较，不断增大比较，不断增大比较，不断增大D D，直到，直到，直到，直到v vI I=v vo o，关闭，关闭，关闭，关闭G
29、G。则寄存器的值为所求值。则寄存器的值为所求值。则寄存器的值为所求值。则寄存器的值为所求值。！简单！简单！慢！慢第46页，共71页，编辑于2022年，星期一2 2、逐次渐近型、逐次渐近型、逐次渐近型、逐次渐近型！电路不复杂！电路不复杂！电路不复杂！电路不复杂！较快！较快！较快！较快第47页，共71页，编辑于2022年，星期一1 0 0 0 03位：位：5个个CLKN位位:(n+2)个个CLK环形移位寄存器环形移位寄存器环形移位寄存器环形移位寄存器初始值初始值初始值初始值Q Q1 1Q Q2 2Q Q3 3Q Q4 4Q Q5 5=10000=10000Q5第48页，共71页，编辑于2022年，
30、星期一13.3.5 双积分型双积分型A/D转换器转换器间接型间接型双积分型双积分型双积分型双积分型（V V-T T 变换型变换型变换型变换型）先将先将先将先将V V 转换成与之成正比的转换成与之成正比的转换成与之成正比的转换成与之成正比的时间宽度时间宽度时间宽度时间宽度信号，然后在信号，然后在信号，然后在信号，然后在这个时间内用固定频率脉冲计数。这个时间内用固定频率脉冲计数。这个时间内用固定频率脉冲计数。这个时间内用固定频率脉冲计数。第49页，共71页，编辑于2022年，星期一第50页，共71页，编辑于2022年，星期一第51页，共71页，编辑于2022年，星期一电路实现电路实现第52页，共7
31、1页，编辑于2022年，星期一例13.3.1 在双积分A/D电路中,设基准电压VREF10V，计数器的位数为n10，计数脉冲的频率为10kHz。则完成一次转换最长需要多长时间？若输入的模拟电压vI5V，试求转换时间和输出的数字量各为多少？解：（解：（1）完成一次的时间为）完成一次的时间为TT1T2，当，当T1 T2时，完成时，完成的一次转换的时间最长，故的一次转换的时间最长，故第53页，共71页，编辑于2022年，星期一（2）若输入的模拟电压）若输入的模拟电压vI5V，所用的转换时间，所用的转换时间输出的数字量为输出的数字量为第54页，共71页，编辑于2022年，星期一*双积分型双积分型A/D
32、转换器的优点：转换器的优点：a.工作性能稳定。由于积分时间和参数工作性能稳定。由于积分时间和参数RC无关，且无关，且T1=NTC，最后转换结果与时钟周期无关，故可以用精度比较低的元最后转换结果与时钟周期无关，故可以用精度比较低的元器件获得较高精度的双积分型器件获得较高精度的双积分型A/D转换器。转换器。b.抗干扰能力强。由于双积分型抗干扰能力强。由于双积分型A/D转换器在时间转换器在时间T1内采的是内采的是输入电压的平均值，故对平均值为零的工频或工频的倍频具有输入电压的平均值，故对平均值为零的工频或工频的倍频具有很强的抗干扰能力。很强的抗干扰能力。*双积分型双积分型A/D转换器的缺点：工作速度
33、低。对于前述的双积转换器的缺点：工作速度低。对于前述的双积分型分型A/D转换器来说，每完成一次转换所需时间应在转换器来说，每完成一次转换所需时间应在2T1以上，以上，即不应小于即不应小于2n+1TC。若加上转换前的准备时间，则完成一。若加上转换前的准备时间，则完成一次转换所需时间更长一些。双积分型次转换所需时间更长一些。双积分型A/D转换器的转换转换器的转换速度一般都在每秒几十次以内速度一般都在每秒几十次以内第55页，共71页，编辑于2022年，星期一*双积分型双积分型A/D转换器的转换精度要受计数器的位数、转换器的转换精度要受计数器的位数、比较器的灵敏度、运算放大器和比较器的零点漂移、积比较
34、器的灵敏度、运算放大器和比较器的零点漂移、积分器的漏电、时钟频率的瞬时波动等多种因素的影响。分器的漏电、时钟频率的瞬时波动等多种因素的影响。*故为了提高精度采取得措施除了增加计数器的位数外，还故为了提高精度采取得措施除了增加计数器的位数外，还要抑制比较器和积分器的零点漂移。实际电路中都增加了零要抑制比较器和积分器的零点漂移。实际电路中都增加了零点漂移的自动补偿电路。另外为了防止时钟在转换过程中发点漂移的自动补偿电路。另外为了防止时钟在转换过程中发生波动，可以使用石英晶体振荡器。生波动，可以使用石英晶体振荡器。*单片集成的双积分型单片集成的双积分型A/D转换器有转换器有ADCEK8B（8位，位，
35、二进制）、二进制）、ADCEK10B（10位，二进制）、位，二进制）、MC14433(位，位，BCD码）等。还有可以直接驱动码）等。还有可以直接驱动LCD和和LED数数码管的码管的CB7106/7126、CB7107/7127。第56页，共71页，编辑于2022年，星期一13.3.6 V-F变换型变换型A/D转换器转换器间接型间接型 VF变换型变换型A/D转换器是由转换器是由VF变换器（也称压控振荡器，简变换器（也称压控振荡器，简称为称为VCO）、计数器及其时钟信号控制闸门、寄存器、单稳态触）、计数器及其时钟信号控制闸门、寄存器、单稳态触发器等组成。发器等组成。当当vG变成高电平后，变成高电平
36、后，V-F变换器输出的脉冲通过门变换器输出的脉冲通过门G加到计数器加到计数器的计数脉冲上。由于的计数脉冲上。由于V-F变换器输出频率变换器输出频率fout与输入电压与输入电压vI成正比，故成正比，故在每个固定脉宽在每个固定脉宽TG时间内记录的脉冲数目也与输入的电压时间内记录的脉冲数目也与输入的电压vI成正比。成正比。第57页，共71页，编辑于2022年，星期一 为了防止转换过程中输出的数字跳动，则在转换过程结束为了防止转换过程中输出的数字跳动，则在转换过程结束时，由时，由vG的下降沿控制将输出的数字量存入寄存器中，并且由的下降沿控制将输出的数字量存入寄存器中，并且由vG的下降沿触发单稳态触发器
37、，产生一个负脉冲使得计的下降沿触发单稳态触发器，产生一个负脉冲使得计数器置零。数器置零。*由于由于V-F变换器的输出信号是一种调频信号，此信号不仅变换器的输出信号是一种调频信号，此信号不仅易于传输和检测，还有很强的抗干扰能力，故易于传输和检测，还有很强的抗干扰能力，故V-F变换型变换型A/D转换器常用于遥测、遥控系统中。转换器常用于遥测、遥控系统中。*V-F变换型变换型A/D转换器的转换精度首先取决于转换器的转换精度首先取决于V-F变换器的变换器的精度，另外其精度也受到计数容量的影响，计数器容量越大转精度，另外其精度也受到计数容量的影响，计数器容量越大转换误差越小。换误差越小。第58页，共71
38、页，编辑于2022年，星期一13.3.7 ADC的转换速度与转换精度的转换速度与转换精度一、速度取决于电路结构类型一、速度取决于电路结构类型一、速度取决于电路结构类型一、速度取决于电路结构类型 并联比较型：并联比较型：并联比较型：并联比较型：1 VREF ，则会，则会使比较积分阶段就会复位溢出，然后重新计数，使得转使比较积分阶段就会复位溢出，然后重新计数，使得转换出错。换出错。第63页，共71页，编辑于2022年，星期一例例13.3.4 16位双积分型位双积分型A/D转换器的时钟频率为转换器的时钟频率为fC4MHz，基准电压，基准电压VREF=10V,最大输入电压最大输入电压 VI(max)=
39、10V，积分器电容，积分器电容C0.1F。当计数器计至。当计数器计至2n时，积分器的输出电时，积分器的输出电压达到最大，且为压达到最大，且为8V，试问，试问(1)积分器电阻积分器电阻R的阻值为多少的阻值为多少？(2)当输入的模拟电压为当输入的模拟电压为5V时，转换的二进制数为多少？时，转换的二进制数为多少？(3)若计数器的第二次计数值为若计数器的第二次计数值为N2,且且N2=19660D,则表示的输则表示的输入电压入电压vI为多大？为多大？(4)转换器的最长转换时间是多少？转换器的最长转换时间是多少？解：解：(1)由于由于则则第64页，共71页，编辑于2022年，星期一(2)此此A/D转换器的
40、分辨率为转换器的分辨率为则则1LSB所对应的输入电压为所对应的输入电压为故故5V输入电压对应二进制为输入电压对应二进制为第65页，共71页，编辑于2022年，星期一(3)第一次计数长度为第一次计数长度为N1=216=65536D,由下式由下式可得：可得：(4)转换的最长时间为转换的最长时间为TmaxT1+T2=2 T1，故，故第66页，共71页，编辑于2022年，星期一MAX1246/MAX1247MAX1246/MAX1247+2.7V,Low-Power,4-Channel,+2.7V,Low-Power,4-Channel,Serial 12-Bit ADCs in QSOP-16Ser
41、ial 12-Bit ADCs in QSOP-16n 4-Channel Single-Ended or 2-Channel Differential InputsnSingle-Supply Operation:+2.7V to+3.6V(MAX1246)+2.7V to+5.25V(MAX1247)n Internal 2.5V Reference(MAX1246)n Low Power:1.2mA(133ksps,3V supply)54A(1ksps,3V supply)1A(power-down mode)n SPI/QSPI/Microwire/TMS320-Compatible
42、 4-Wire Serial Interfacen Software-Configurable Unipolar or Bipolar Inputsn 16-Pin QSOP Package(same area as 8-pin SO)第67页，共71页，编辑于2022年，星期一第68页，共71页，编辑于2022年，星期一第69页，共71页，编辑于2022年，星期一How to Start a ConversionHow to Start a ConversionStart a conversion by clocking a control byte into DIN.Start a con
43、version by clocking a control byte into DIN.With CS low,each rising edge on SCLK clocks a bit With CS low,each rising edge on SCLK clocks a bit from DIN into the MAX1246/MAX1247s internal shift from DIN into the MAX1246/MAX1247s internal shift register.After CS falls,the first arriving logic“1”bit r
44、egister.After CS falls,the first arriving logic“1”bit defines the control bytes MSB.Until this first“start”bit defines the control bytes MSB.Until this first“start”bit arrives,any number of logic“0”bits can be clocked into arrives,any number of logic“0”bits can be clocked into DIN with no effect.Tab
45、le 1 shows the control-byte DIN with no effect.Table 1 shows the control-byte format.format.第70页，共71页，编辑于2022年，星期一Simple Software InterfaceSimple Software InterfaceMake sure the CPUs serial interface runs in masterMake sure the CPUs serial interface runs in mastermode so the CPU generates the serial
46、 clock.Choose a clock mode so the CPU generates the serial clock.Choose a clock frequency from 100kHz to 2MHz.frequency from 100kHz to 2MHz.1)Set up the control byte for external clock mode and call it TB1.1)Set up the control byte for external clock mode and call it TB1.TB1 should be of the format:
47、1XXXXX13 binary,where the Xs TB1 should be of the format:1XXXXX13 binary,where the Xs denote the particular channel and conversion mode selected.denote the particular channel and conversion mode selected.2)Use a general-purpose I/O line on the CPU to pull CS low.2)Use a general-purpose I/O line on t
48、he CPU to pull CS low.3)Transmit TB1 and,simultaneously,receive a byte and call it RB1.3)Transmit TB1 and,simultaneously,receive a byte and call it RB1.Ignore RB1.Ignore RB1.4)Transmit a byte of all zeros($00 hex)and,simultaneously,4)Transmit a byte of all zeros($00 hex)and,simultaneously,receive byte RB2.receive byte RB2.5)Transmit a byte of all zeros($00 hex)and,simultaneously,5)Transmit a byte of all zeros($00 hex)and,simultaneously,receive byte RB3.receive byte RB3.6)Pull CS high.6)Pull CS high.第71页，共71页，编辑于2022年，星期一