《第3章组合逻辑电路1精选PPT.ppt》由会员分享，可在线阅读，更多相关《第3章组合逻辑电路1精选PPT.ppt（64页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第3章组合逻辑电路章组合逻辑电路1第1页，本讲稿共64页比较原理比较原理比比较较两两个个二二进进制制数数的的大大小小要要从从最最高高位位开开始比较直至最低位。始比较直至最低位。如如 对对 于于 A=A3A2A1A0和和 B=B3B2B1B0，若若A3B3，以以下下各各位位不不必必比比较较，就就可可判判断断AB，反之，若，反之，若A3B3，则，则ABi，AiBi，Ai=Bi。其真值表如表。其真值表如表3-19所示。所示。表表3-19 一位比较器真值表一位比较器真值表输 入输 出AiBi(Ai=Bi)(AiBi)01010110110000100001由表可得出一位比较由表可得出一位比较器的三个
2、输出端的逻器的三个输出端的逻辑表达式分别为：辑表达式分别为：第3页，本讲稿共64页(Ai=Bi)AiBi(AiBi)图图3-33一位比较器一位比较器1&11一位比较器逻辑图一位比较器逻辑图第4页，本讲稿共64页四位比较器四位比较器中规模四位数值比较器中规模四位数值比较器CC14585(74LS85)的逻辑图和逻辑符号如的逻辑图和逻辑符号如图图3-34所示。所示。A3A2A1A0和和B3B2B1B0为比较输入；为比较输入；AB、Ab、ab)(aB)(AB3A3B2A2B1A1B0A0Bi AiBi 第6页，本讲稿共64页四四位位比比较较器器(ab)B0A0B1A1B2A2B3A3(AB)(A=B
3、)(AbaBABA=B(a)逻逻 辑辑图图图图3-34 四位数值比较器四位数值比较器&11111111第7页，本讲稿共64页四四位位比比较较器器(ab)B0A0B1A1B2A2B3A3(AB)(A=B)(ABAb a=b aBAb a=b ab74LS85(2)实现逻辑图实现逻辑图第11页，本讲稿共64页例例 试选用中规模集成电路实现下表所示试选用中规模集成电路实现下表所示电路。电路。A B C DF1 F2 F30 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0
4、1 0 01 0 01 0 01 0 01 0 01 0 00 1 00 0 10 0 10 0 10 0 10 0 10 0 1解解：若若把把A、B、C、D看看成二进制数时，成二进制数时，ABCD=0110时，时，F2=1；ABCD0110时，时，F3=1；上上述述分分析析结结果果是是ABCD与与二进制二进制0110比较得出的。比较得出的。0 1 1 0因此选用四位二进制数值因此选用四位二进制数值比较器较为方便。比较器较为方便。令令A3A2A1A0=ABCD，B3B2B1B0=0110，AB时为时为F3。逻辑图如图所示。逻辑图如图所示。第12页，本讲稿共64页A3A2A1A0B3B2B1B0
5、ABAbaba=b74LS85+5VF3F2F1ABCD0110例子的逻辑图例子的逻辑图第13页，本讲稿共64页3.6 算数运算电路算数运算电路 二进制加法电路二进制加法电路 二进制减法电路二进制减法电路 算术逻辑单元算术逻辑单元(ALU)第14页，本讲稿共64页二进制加法电路半加和全加的概念半加和全加的概念半加器（半加器（Half Adder）全加器（全加器（Full Adder）加法器加法器串行加法器串行加法器并行加法器并行加法器 串行进位并行加法器串行进位并行加法器 超前进位并行加法器超前进位并行加法器BCD码加法器码加法器 第15页，本讲稿共64页半加和全加的概念半加和全加的概念两个两
6、个n位二进制数相加，是从最低有效位开位二进制数相加，是从最低有效位开始相加，得到始相加，得到“和数和数”并传送进位最后得并传送进位最后得到结果。到结果。最低位只有加数和被加数相加，称为半加；最低位只有加数和被加数相加，称为半加；其余各位是加数、被加数和相邻低位的进其余各位是加数、被加数和相邻低位的进位相加称为全加。位相加称为全加。第16页，本讲稿共64页半加器半加器（Half Adder）半加器：完成只有加数和被加数相加的半加器：完成只有加数和被加数相加的电路，称为半加器，如最低位的加法。电路，称为半加器，如最低位的加法。第17页，本讲稿共64页AiBiSiCi+10 0 0 00 1 1 0
7、1 0 1 01 1 0 1半加器真值表半加器真值表AiBiSiCi+1(a)&=1Ci+1AiBiSi(b)COCi+1HAAiBiSi(c)半加器的逻辑符号及真值表半加器的逻辑符号及真值表第18页，本讲稿共64页全加器（全加器（Full Adder）全全加加器器：能能够够完完成成除除了了加加数数、被被加加数数相相加加之之外外，还还要要加加上上相相邻邻低低位位的的进进位位的的电电路，称为全加器。路，称为全加器。第19页，本讲稿共64页Ai Bi Ci 0 01 01 00 11 00 10 1 1 1 0 0 0 0 0 1 0 1 00 1 1 1 0 01 0 1 1 1 01 1 1
8、Si Ci+1 全加器真值表全加器真值表全加器的真值表全加器的真值表和和加数加数被加数被加数低位来的进位低位来的进位向高位的进位向高位的进位AiBiCi0100011110AiBiCi0 10001111000000 0 0011111111SiCi+1第20页，本讲稿共64页SiAiBiCiCi+1FA全加器惯用逻辑符号全加器惯用逻辑符号SiAiBiCiCi+1全加器国标逻辑符号全加器国标逻辑符号CI CO全加器的逻辑符号和逻辑图全加器的逻辑符号和逻辑图=1=1Ci+1SiAiBiCi全加器逻辑图全加器逻辑图1&第21页，本讲稿共64页加法器加法器加法器：实现多位二进制数加法运算的电路。加法
9、器：实现多位二进制数加法运算的电路。串行加法器：串行加法器采用串行运算方式，串行加法器：串行加法器采用串行运算方式，从二进制数的最低位开始，逐位相加至最高从二进制数的最低位开始，逐位相加至最高位，最后得出和数。位，最后得出和数。并行加法器：并行加法器采用并行运算方式，并行加法器：并行加法器采用并行运算方式，将各位数同时相加，因而提高了运算速度。将各位数同时相加，因而提高了运算速度。第22页，本讲稿共64页并行加法器并行加法器按进位数传递方式可分为串行进位和并行进位按进位数传递方式可分为串行进位和并行进位两种方式并行加法器。两种方式并行加法器。串串行行进进位位并并行行加加法法器器的的全全加加器器
10、的的个个数数等等于于相相加加数的位数。数的位数。图图3-38串行进位并行加法器的逻辑图。串行进位并行加法器的逻辑图。第23页，本讲稿共64页串行进位并行加法器串行进位并行加法器全全加加器器的的个个数数等等于于加加数数的的位位数数。优优点点是是电电路路简简单单、连连接接方方便便；缺缺点点是是运运算算速速度度不不高高。最最高高位位的的运运算算，必必须须等等到到所所有有低低位位运运算算依依次次结结束束，送送来来进进位位信信号号之后才能进行。之后才能进行。第24页，本讲稿共64页超前进位并行加法器超前进位并行加法器超超前前进进位位并并行行加加法法器器采采用用超超前前进进位位（并并行行进进位位）的的方方
11、法法，能能够够先先判判断断出出各各位位的的进进位位是是0还还是是1，因因此此四四个个全全加加器器可可同同时时相加，从而提高了运算速度。相加，从而提高了运算速度。3-39为为四四位位超超前前进进位位加加法法器器74LS283的的逻逻辑辑图图。它它由由四四个个全全加加器器和和超超前前进进位位电电路路组组成成。每每位位全全加加器器输输出出本本位位和和Si、绝绝对对进进位位Gi及产生相对进位用的及产生相对进位用的Pi，Pi=Ai Bi。第25页，本讲稿共64页每位全加器输出本位和每位全加器输出本位和Si进位信号进位信号令令AiBi=Gi为绝对进位，为绝对进位，PiCi为相对进位为相对进位则则Ci+1=
12、Gi+PiCi四位进位信号的逻辑表达式：四位进位信号的逻辑表达式：C1=A0B0+(A0 B0)C0 =G0+P0C0C2=G1+P1C1 =G1+P1(G0+P0C0)=G1+P1G0+P1P0C0C3=G2+P2C2=G2+P2(G1+P1G0+P1P0C0)=G2+P2G1+P2P1G0+P2P1P0C0C4=G3+P3C3=G3+P3(G2+P2G1 +P2P1G0+P2P1P0C0)=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0第26页，本讲稿共64页FAFAFAFA1111C0A0B0C0S0P0G0C1B1A1C2A2B2C3A3B3S1P1G1S2P2G
13、2S3P3G3&2C43C3C2C1图图3-39 四位超前进位并行加法器四位超前进位并行加法器=1=11&第27页，本讲稿共64页由由这这些些表表达达式式画画出出的的超超前前进进位位电电路路实实现现了了相相对对进进位位信号的快速传递。信号的快速传递。各位和如下式：各位和如下式：S0=A0 B0 C0 S1=A1 B1 C1S2=A2 B2 C2S3=A3 B3 C和和数数信信号号与与进进位位信信号号是是同同时时产产生生的的，不不必必逐逐级级传传送送。因而，提高了运算速度。因而，提高了运算速度。第28页，本讲稿共64页A3A2A1A0C0B3B2B1B0S3S2S1S0C474283S1B116
14、151413121110987654321VCCB2S3COA1B0CIGNDA2S2A3B3A0S0A2S2B2A3B3S3C4C0B0A0A1S0B1S174283的外引线排列图和逻辑符号的外引线排列图和逻辑符号74LS283的逻辑符号及外引脚排列图的逻辑符号及外引脚排列图第29页，本讲稿共64页例例 试用两片试用两片74LS283构成八位二进制构成八位二进制数加法器。数加法器。解解：按按照照加加法法的的规规则则，低低四四位位的的进进位位输输出出CO应应接接高高四四位位的的进进位位输输入入CI，而而低低四四位位的的进进位位输输入入应应接接0。逻辑图如图所示。逻辑图如图所示。两片两片7428
15、3构成八位二进制加法器构成八位二进制加法器A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283A3A2A1A0CIB3B2B1B0S3S2S1S0CO742830第30页，本讲稿共64页 BCD码加法器码加法器BCD（Binary Coded Decimal）码码是是用用二二进进制制代代码码分分别别表表示十进制数各位的代码组合。示十进制数各位的代码组合。由由于于每每位位十十进进制制数数最最大大为为9，所所以以BCD码码相相加加时时，其其值超过值超过9的位必须通过减的位必须通过减10或加或加6加以调整。加以调整。因因此此BCD码码相相加加时时，其其和和有有需需要要调调整整和和不不需
16、需要要调调整整两两种情况：种情况：一种和数为一种和数为0-9，不需要调整；，不需要调整；另一种和数为另一种和数为10-18，需要调整，需要调整00110100+）01111100+）01101 00100111+）01011100非非BCD码码需要调整需要调整第31页，本讲稿共64页图为一位图为一位BCD码并行加法器逻辑图。码并行加法器逻辑图。门门G1、G2、G3用用来来产产生生加加6的的控控制制信信号号。当当门门G1、G2为为1时时，说说明明“和和”输输出出端端为为10、11、12、13、14、15。当当C5为为1时时，和和数数为为16、17、18。A4A1A3A2S4S3S2S1FAB4C
17、4FAB1C1FAB3C3FAB2C2G1G21FAHAC5G3C5进位输出进位输出S4S3S2S1进位输入进位输入一位一位BCD码并行加法器码并行加法器=1由四位串行进位并行由四位串行进位并行加法器和十进制调整加法器和十进制调整电路组成。电路组成。以上情形都需要向以上情形都需要向高位加法器传送进高位加法器传送进位信号位信号C5，并对和，并对和S3、S2位加位加1，实，实现加现加6调整。调整。要实现多位要实现多位BCD码相加，可以用码相加，可以用若干个此电路组若干个此电路组成多位成多位BCD码加码加法器。法器。第32页，本讲稿共64页例：例：试用试用74LS283实现实现8421码的加法运算。
18、码的加法运算。两两 个个 一一 位位 8421码码 相相 加加 之之 和和，最最 小小 数数 是是0000+0000=0000；最大数是最大数是1001+1001=11000（8421码的码的18）。）。74LS283为为四四位位二二进进制制加加法法器器。用用它它进进行行8421码码相相加加时时，若若和和数数小小于于等等于于9时时，无无需需修修正正（加加0000），即即74283输输出为出为8421码相加之和。码相加之和。当当和和数数大大于于等等于于十十进进制制数数10时时，需需加加6予予以以修修正正，加加0110。第33页，本讲稿共64页S3S2S1S00001111000010000000
19、0111010111110C=S3S2+S3S1A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283（2）A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283（1）十位十位1C个位个位A3A2A1A0B3B2B1B0&用用C作为控制端，作为控制端，C=0时不修正，时不修正，C=1修正加修正加0110。逻辑图如图所示。逻辑图如图所示。修正信号方程为修正信号方程为C=CO+S3S2+S3S1逻辑图如图所示逻辑图如图所示第34页，本讲稿共64页二进制减法电路二进制减法电路 在计算机中，常常用加法器实现减法运算。在计算机中，常常用加法器实现减法运算。二二进进制制正正、负负数
20、数表表示示方方法法不不同同，实实现现减减法法运算的电路也不同。运算的电路也不同。二进制正、负数的表示方法二进制正、负数的表示方法原码表示法原码表示法补码表示法补码表示法第35页，本讲稿共64页原码表示法原码表示法又称为符号原码表示法又称为符号-绝对值表示法。绝对值表示法。在在二二进进制制数数最最高高位位前前增增加加一一位位符符号号位位，符符号号位位为为0，表表示示是是正正数数，符符号号位位为为1表表示是负数。其余各位表示数的绝对值。示是负数。其余各位表示数的绝对值。如：如：A=+10010；B=10010。+10010原原=010010；-10010原原=110010。第36页，本讲稿共64页
21、补码表示法补码表示法一个正数的补码与其原码相同。一个正数的补码与其原码相同。如一个二进制正数如一个二进制正数A=+10110的原码的原码A原原=+10110原原=010110，A补补=+10110补补=010110一一个个负负数数的的补补码码为为在在符符号号位位1不不变变的的前前提提下下，绝绝对对值值取反加取反加1。取反得反码。取反得反码。如如 110010 原码原码 101101 反码反码101101 反码反码+1 加加1101110 补码补码 第37页，本讲稿共64页也可以用也可以用2n-A的方法求出的方法求出-A的补码。的补码。A补补=2n A 其中其中n为为A的位数。的位数。例如例如1
22、310=11012，它的补码为：它的补码为：1101补补=241101=10000 1101=0011如如-10010的补码为的补码为25-10010=100000-10010=01110，再加上符号位，再加上符号位，则则-10010的补码为的补码为101110。与上面方法求得的补码相同。与上面方法求得的补码相同。补码表示法补码表示法第38页，本讲稿共64页减法电路减法电路因为减正数等于加负数；减负数等于加正数。有因为减正数等于加负数；减负数等于加正数。有了正、负数的补码表示法，就可以变减法为补码了正、负数的补码表示法，就可以变减法为补码加法运算。加法运算。用补码完成减法用补码完成减法用用补补
23、码码表表示示正正、负负数数，XY=X+Y补补的的补补码码加法运算。加法运算。二进制原码减法运算二进制原码减法运算 0101 5-0010 2 0011 3 二进制补码加法运算二进制补码加法运算 补补码码运运算算结结果果仍仍为为补补码码。差差值值为为正正时时，补补码码原码相同，为十进制数原码相同，为十进制数3。0101 5 +1110 -2的补码的补码 1 0011 3 符号位符号位 溢出舍掉溢出舍掉第39页，本讲稿共64页减法电路减法电路补码运算的结果仍为补码。结果为正数，补码运算的结果仍为补码。结果为正数，符号位为符号位为0，结果为负数，符号位为，结果为负数，符号位为1。再对再对1101求补
24、得原码，即求补得原码，即1101补补=1011，结果，结果为为3。将加减运算变换成补码加法运算非常方便。将加减运算变换成补码加法运算非常方便。4-)7-30 1 0 01 0 0 1+)1 1 0 14的补码的补码-7的补码的补码-3的补码的补码第40页，本讲稿共64页补码加法运算的步骤是：补码加法运算的步骤是：把减法运算表示成加法运算；把减法运算表示成加法运算；将两数各自求补；将两数各自求补；将将求求补补后后的的两两个个补补码码相相加加，如如有有溢溢出出则丢掉，对运算结果求补，得到原码。则丢掉，对运算结果求补，得到原码。第41页，本讲稿共64页2.求反电路求反电路求反电路可以用异或门实现，如
25、图求反电路可以用异或门实现，如图3-40所所示。示。=1F3A3=1F2A2=1F1A1=1F0A0M图图3-40 求反电路求反电路M=0时，时，M=1时，时，第42页，本讲稿共64页3.原码输出二进制减法电路原码输出二进制减法电路 按照补码运算规则设计的减法电路如图按照补码运算规则设计的减法电路如图3-41所示。所示。两个四位二进制数两个四位二进制数A和和B（最高位为符号位）（最高位为符号位）做减法运算是变减法为补码的加法运算。做减法运算是变减法为补码的加法运算。第43页，本讲稿共64页3.原码输出二进制减法电路原码输出二进制减法电路中规模四位超中规模四位超前进位加法器前进位加法器求反求反电
26、路电路四位二进制数四位二进制数A和和B在在A3A2A1A0输入端输入端送入送入-5的补码的补码1011，B3B2B1B0输入端输入端送入送入+2的补码的补码0010。-2的补码由的补码由C0=1控控制求反电路对制求反电路对+2求求反，送入反，送入1#74LS283实现实现 的的运算。得中间结果运算。得中间结果 S3S2S1S0为为-7的补码，符号位的补码，符号位S3为为1表示是负数表示是负数的补码。的补码。S3也控制门也控制门G1、G2、G3对数值部分对数值部分S2S1S0(001)求反，求反后送入求反，求反后送入#74LS283与与B3B2B1B0(0000)、C0(1)相加，实现相加，实现
27、对对-7的补码再求补的补码再求补得得-7的原码输出。的原码输出。例如例如-5-2=-7用二进制数计用二进制数计算的过程描述算的过程描述如下：如下：对对-7的补码再求的补码再求补码：补码：1001为为1111。用负数减。用负数减正数，结果为负正数，结果为负数。数。第44页，本讲稿共64页第45页，本讲稿共64页原码输出减法电路的设计原理是：原码输出减法电路的设计原理是：负数用补码表示，将减法变为加法。负数用补码表示，将减法变为加法。AB 补补=A 补补+B补补，变成原码需要，变成原码需要对对AB补补再求补一次，再求补一次，即即AB补补补补=AB原原。第46页，本讲稿共64页 算术逻辑单元（算术逻
28、辑单元（ALU）算算术术逻逻辑辑单单元元(Arithmetic Logic Unit，简称ALU)不不仅仅能能进进行行算算术术运运算算（如如加加减减运运算算），而而且且能能进进行行逻逻辑辑运运算算（与与、与与非非、或或、或或非非、异异或或、数数码码比比较较等等）。它它是是在在全全加器的基础上，增加控制门和功能选择控制端构成的。加器的基础上，增加控制门和功能选择控制端构成的。算算术术逻逻辑辑单单元元输输入入端端输输入入的的二二进进制制代代码码，可可以以是是参参加加运运算算的的数数据据，也也可可以以是是代代表表特特定定含含义义的的信信息息。由由于于其其功功能能全面，在计算机和数字装置中得到了广泛的
29、应用。全面，在计算机和数字装置中得到了广泛的应用。第47页，本讲稿共64页ALU的基本组成原理的基本组成原理图图3-42为为一一个个功功能能简简单单的的ALU的的逻逻辑辑框框图图及及其其中中某一位的逻辑图。某一位的逻辑图。方式控制端方式控制端:M=1,算术算术运算，运算，M=0逻辑运算。逻辑运算。操作选择端操作选择端数据输入端数据输入端进位输入端进位输入端进位输出端进位输出端结果输出端结果输出端第48页，本讲稿共64页ALU的基本组成原理的基本组成原理第49页，本讲稿共64页ALU的基本组成原理的基本组成原理当当方方式式控控制制端端M=0时时，进进行行逻逻辑辑运运算算。对对应应S1、S0的的四
30、四种种状态，状态，ALU执行不同的操作。执行不同的操作。当当M=1时时，进进行行算算术术运运算算。由由于于进进位位输输入入有有两两个个状状态态，所所以以ALU执行的操作也不同。如表执行的操作也不同。如表3-22、3-23所示。所示。表表3-22、3-23 简单简单ALU的逻辑功能的逻辑功能选选 择择S1 S0M=0逻辑运算逻辑运算M=1 算术操作算术操作Ci=0Ci=10 00 11 01 1Fi=AiFi=AiFi=Ai BiFi=Ai BiFi=AiFi=AiFi=Ai加加BiFi=Ai加加BiFi=Ai加加1Fi=Ai加加1Fi=Ai加加Bi加加1Fi=Ai加加Bi加加1第50页，本讲稿
31、共64页集成算术逻辑单元集成算术逻辑单元 图图3-43是是74181ALU中规模集成电路逻辑原理图。中规模集成电路逻辑原理图。74181是是在在四四位位超超前前进进位位加加法法器器基基础础上上发发展展起起来来的的，具有十六种逻辑运算功能和十六种算术运算功能。具有十六种逻辑运算功能和十六种算术运算功能。具有如下性能特点：具有如下性能特点：在扩展字长时，可作高速超前进位运算。在扩展字长时，可作高速超前进位运算。算算术术运运算算：加加、减减，左左移移一一位位；比比较较大大小小；12个个其其它它算算术运算。术运算。逻逻辑辑运运算算：异异或或；比比较较；与与；与与非非；或或；或或非非及及其其它它逻辑运算
32、。逻辑运算。芯片上有芯片上有75个等效门。个等效门。第51页，本讲稿共64页B3A3B2A2Y3X3Y2X2B1A1Y1X1B0A0Y0X0S3S2S1S0MC-1GC3T3T2T1T0F3F2F1F0FA=BM+C2M+C1M+C0M+C-1图图6-14 74181型型ALU中规模集成电路逻辑原理图中规模集成电路逻辑原理图P11111=1=1=1=1&第52页，本讲稿共64页A3A2A1A0和和B3B2B1B0是两个输入运算代码，是两个输入运算代码，F3F2F1F0是输出的运算结果，是进行算术加法运算时是输出的运算结果，是进行算术加法运算时的进位输出，是来自低位的进位输入。当两个数完全的进位
33、输出，是来自低位的进位输入。当两个数完全相同时，相同时，FA=B=1。G、P是进位产生函数输出端和进位传送函数输出是进位产生函数输出端和进位传送函数输出端，提供扩展位数、片间连接用。端，提供扩展位数、片间连接用。M是逻辑是逻辑/算术运算控制端，算术运算控制端，S3S2S1S0为操作选择端。为操作选择端。将输入变量和输出变量按正逻辑规定列出将输入变量和输出变量按正逻辑规定列出74181的运算的运算功能见表功能见表3-24。第53页，本讲稿共64页F=A加1F=(A+B)加1F=(A+B)加1F=0F=A加AB加1F=(A+B)加AB加1F=A减BF=ABF=A加AB加1F=A加B加1F=(A+B
34、)加AB加1F=ABF=A加A加1F=(A+B)加A加1F=(A+B)加A加1F=AC-1=0(有进位)C-1=1(无进位)F=AF=A+BF=A+BF=减1F=A加ABF=(A+B加)ABF=A减B减1F=AB减1F=A加ABF=A加BF=(A+B)加ABF=AB减1F=A加A(相当A乘以2)F=(A+B)加AF=(A+B)加AF=A减1F=AF=A+BF=ABF=0F=ABF=BF=A BF=ABF=A+BF=A BF=BF=ABF=1F=A+BF=A+BF=A0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01
35、0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1M=0算术运算M=1逻辑运算运 算 功 能S3 S2 S1 S0操 作 选 择表表3-24 74181型四位算术逻辑单元的运算种类型四位算术逻辑单元的运算种类(正逻辑正逻辑)第54页，本讲稿共64页若输入、输出按负逻辑规定，则输入为若输入、输出按负逻辑规定，则输入为 输出为输出为 C3 和和 S3S2S1S0，M，FA=B端是状态标志，符号不变。端是状态标志，符号不变。第55页，本讲稿共64页3.8 奇偶校验电路奇偶校验电路在在数数字字设设备备中中，数数据据的的传传输输是是大大量量的的，且且传传输输的
36、的数数据据都都是由若干位二进制代码是由若干位二进制代码0和和1组合而成的。组合而成的。由由于于系系统统内内部部或或外外部部干干扰扰等等原原因因就就可可能能使使数数据据信信息息在在传传输输过过程程中中产产生生错错误误，例例如如在在发发送送端端，待待发发送送的的数数据据是是8位位，有有三三位位是是1，到到了了接接收收端端变变成成了了四四位位是是1，产产生了误传。生了误传。奇奇偶偶校校验验器器就就是是能能自自动动检检验验数数据据信信息息传传送送过过程程中中是是否否出现误传的逻辑电路。出现误传的逻辑电路。第56页，本讲稿共64页奇偶校验的基本原理奇偶校验的基本原理奇偶校验的基本奇偶校验的基本方法就是在
37、待发送方法就是在待发送的有效数据位之外的有效数据位之外再增加一位奇偶校再增加一位奇偶校验位验位(又称监督码又称监督码)。利用这一位将待发利用这一位将待发送的数据代码中含送的数据代码中含1的个数补成奇数（当的个数补成奇数（当采用奇校验）或者补采用奇校验）或者补成偶数（当采用偶校成偶数（当采用偶校验），形成传输码。验），形成传输码。在接收端通过检在接收端通过检查接收到的传输码查接收到的传输码中中1的个数的奇偶的个数的奇偶性判断传输过程中性判断传输过程中是否有误传现象。是否有误传现象。传输正确则向传输正确则向接收端发出接收接收端发出接收命令，否则拒绝命令，否则拒绝接收或发出报警接收或发出报警信号。信
38、号。产生奇偶校验位产生奇偶校验位（监督码）（监督码）判断传输码中含判断传输码中含1的个数奇偶性的个数奇偶性第57页，本讲稿共64页奇偶校验的编码表奇偶校验的编码表 1 0 0 00 0 0 10 0 1 01 0 1 10 1 0 01 1 0 11 1 1 00 1 1 1100101100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 WOD A B C WODA B C 传输码监督码发送码奇校验奇校验 0 0 0 01 0 0 11 0 1 00 0 1 11 1 0 00 1 0 10 1 1 01 1 1 1011010010 0 00 0 10 1
39、00 1 11 0 01 0 11 1 01 1 1WE A B C WEA B C 传输码监督码发送码偶校验偶校验第58页，本讲稿共64页三位二进制码的奇校验系统联接方式三位二进制码的奇校验系统联接方式 第59页，本讲稿共64页中规模集成奇偶发生器中规模集成奇偶发生器/校验器校验器如图是中规模集成奇偶发生器如图是中规模集成奇偶发生器74180的逻辑图。的逻辑图。A、B、C、D、E、F、G、H是八位输入代码是八位输入代码。SOD和和SE是奇偶控制端是奇偶控制端WOD是奇校验端，是奇校验端，WE是偶校验端是偶校验端第60页，本讲稿共64页中规模集成奇偶发生器中规模集成奇偶发生器/校验器校验器如图
40、是中规模集成奇偶发生器如图是中规模集成奇偶发生器74180的引脚排列图。的引脚排列图。第61页，本讲稿共64页中规模集成奇偶发生器中规模集成奇偶发生器/校验器校验器如图是中规模集成奇偶发生器如图是中规模集成奇偶发生器74180的逻辑图。的逻辑图。第62页，本讲稿共64页中规模集成奇偶发生器中规模集成奇偶发生器/校验器校验器表表3-27是是74180的功能表。的功能表。SOD=1，SE=0，监，监督码引自督码引自WOD。SOD=0 SE=1监督码引自WE。1 01 00 10 11 10 0SE SOD1 00 10 11 00 01 1偶偶 数数奇奇 数数偶偶 数数奇奇 数数WE WODAH中一的个数输 出输 入第63页，本讲稿共64页、中规模集成奇偶发生器、中规模集成奇偶发生器/校验器校验器图图3-47是一个八位奇校验系统。是一个八位奇校验系统。SOD=1，SE=0，监督码引自监督码引自WOD。A-H是偶数是偶数,WOD=1,否则否则WOD=0。如果如果WOD=1,SOD=1,SE=0,WOD2=1,正确。正确。如果如果WOD=0,SOD=0,SE=1,WOD2=1,正确。正确。否则否则WOD2=0,错误。错误。第64页，本讲稿共64页