输入输出端口幻灯片.ppt

《输入输出端口幻灯片.ppt》由会员分享，可在线阅读，更多相关《输入输出端口幻灯片.ppt（76页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、输入输出端口第1页，共76页，编辑于2022年，星期三学习目标学习目标n掌握掌握5151单片机扩展总线的结构及组成单片机扩展总线的结构及组成n掌握并行总线的逻辑与时序掌握并行总线的逻辑与时序n掌握并行总线扩展的地址译码方法掌握并行总线扩展的地址译码方法n掌握掌握5151单片机扩展存储器的方法单片机扩展存储器的方法n掌握掌握5151单片机扩展单片机扩展I/OI/O接口的方法接口的方法第2页，共76页，编辑于2022年，星期三7.1 51单片机扩展总线基础单片机扩展总线基础 单单片片机机集集成成了了CPUCPU、I/OI/O接接口口、存存储储器器、定定时时器器和和中中断断系系统统等等计计算算机机的

2、的基基本本部部件件，外外加加电电源源、复复位位和和时时钟钟等等辅辅助助电路即构成一个能够正常工作的电路即构成一个能够正常工作的最小系统最小系统。第3页，共76页，编辑于2022年，星期三 然然而而，5151单单片片机机的的片片上上资资源源终终归归有有限限，针针对对某某些些应应用用可可能能需需要要扩扩展展，如如增增加加存存储储器器容容量量和和输输入入输输出出端端口口数数量量，增增加加ADCADC和和DACDAC等。等。第4页，共76页，编辑于2022年，星期三MCS51 P2，P0 RD WR外部程序外部程序存存 贮贮 器器扩展RAM并行I/O接口串行I/O接口A/D转换D/A转换定时器计数器并

3、行I/O设 备串行I/O设 备模拟量输 入模拟量输 出数据总线和地址总线数据总线和地址总线PSENPSEN、RD 和WR等信号构成了控制总线控制总线。第5页，共76页，编辑于2022年，星期三 为减少引脚数量，扩展总线中的数据总线和地址总线低为减少引脚数量，扩展总线中的数据总线和地址总线低8 8位采用了位采用了分时复用分时复用技术，即技术，即P0P0口分时传送地址总线信号的口分时传送地址总线信号的低低8 8位（位（A0-A7A0-A7）和数据总线信号（）和数据总线信号（D0-D7D0-D7）.7.1.1 7.1.1 单片机扩展总线的结构和组成单片机扩展总线的结构和组成第6页，共76页，编辑于2

4、022年，星期三从从P0P0口中分离出地址总线低口中分离出地址总线低8 8位地址信号位地址信号 一般采用外接一个锁存器的方法来实现。一般采用外接一个锁存器的方法来实现。第7页，共76页，编辑于2022年，星期三5151系列单片机的扩展总线信号包括：系列单片机的扩展总线信号包括：地址总线信号地址总线信号 A0-A15A0-A15；数据总线信号数据总线信号 D0-D7D0-D7；控制总线信号控制总线信号 ALEALE、EAEA、PSEN、RD 和WR.第8页，共76页，编辑于2022年，星期三 扩展总线信扩展总线信号名号名信号的含义信号的含义与单片机引脚号信与单片机引脚号信号定义的对应关系号定义的

5、对应关系A0-A7A0-A7数据总线低数据总线低8 8位位P0P0口锁存输出口锁存输出A8-A15A8-A15数据总线高数据总线高8 8位位P2P2口口D0-D7D0-D7数据总线，数据总线，8 8位宽度位宽度P0P0口口ALEALE控制信号，地址锁存使能控制信号，地址锁存使能ALEALE控制信号，程序存储器使能，低电平有效控制信号，程序存储器使能，低电平有效控制信号，外部访问使能信号，低电平有效控制信号，外部访问使能信号，低电平有效 /V /VPPPP控制信号，读信号，低电平有效控制信号，读信号，低电平有效 /P3.7 /P3.7控制信号，写信号，低电平有效控制信号，写信号，低电平有效 /P

6、3.7 /P3.7第9页，共76页，编辑于2022年，星期三1.1.访问外部程序存储器模式访问外部程序存储器模式2.2.访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式(读读XRAM)XRAM)3.3.访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式(写写XRAM)XRAM)7.1.2 7.1.2 扩展总线的逻辑关系和时序分析扩展总线的逻辑关系和时序分析第10页，共76页，编辑于2022年，星期三访问外部程序存储器模式访问外部程序存储器模式第11页，共76页，编辑于2022年，星期三访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式(读读XRAM)

7、XRAM)第12页，共76页，编辑于2022年，星期三访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式(写写XRAM)XRAM)第13页，共76页，编辑于2022年，星期三所所谓谓地地址址空空间间分分配配是是把把64KB64KB的的寻寻址址空空间间通通过过地地址址译译码码的的方方法法分分成成若若干干个个页页面面，不不同同的的存存储储器器芯芯片片占占用用不不同同的的页页面面，I/OI/O端端口口与与存储器芯片一般也占用不同的页面。存储器芯片一般也占用不同的页面。7.1.3 7.1.3 总线扩展的地址译码方法总线扩展的地址译码方法 64KB64KB1KB1KB1KB1KB存储器 芯

8、片I/O端口第14页，共76页，编辑于2022年，星期三低低位位地地址址线线用用来来选选择择页页内内单单元元，称称为为页页内内地地址址；高高位位地地址线用于选择页面，称为址线用于选择页面，称为选页（片）地址选页（片）地址。0000 010000 011111 0000 00000000 00000000 010000 011111 0111 11110111 11110000 010000 011111 1111 11111111 11111KB(1KB(一页一页).第15页，共76页，编辑于2022年，星期三地地址址译译码码时时，选选页页地地址址用用于于产产生生页页面面选选择择信信号号，页页

9、内内地址用于产生地址用于产生页内单元选择信号页内单元选择信号。第16页，共76页，编辑于2022年，星期三I/OI/O端口扩展时要直接产生端口扩展时要直接产生端口选择信号端口选择信号。第17页，共76页，编辑于2022年，星期三地址译码的方法通常有三种地址译码的方法通常有三种:全地址译码全地址译码部分地址译码部分地址译码线选译码。线选译码。第18页，共76页，编辑于2022年，星期三1.1.全地址译码全地址译码 所有的地址线都参与译码，每个存储单元或端口与一个确所有的地址线都参与译码，每个存储单元或端口与一个确定的地址一一对应。定的地址一一对应。所有的选页地址线参与选页地址译码；所有的选页地址

10、线参与选页地址译码；所有的页内地址线参与页内单元的译码（存储器芯片自所有的页内地址线参与页内单元的译码（存储器芯片自身功能）。身功能）。第19页，共76页，编辑于2022年，星期三例例：若若页页面面的的大大小小为为8KB8KB，64KB64KB的的存存储储空空间间分分成成8 8页页，则则页页内内地地址址应应为为1313位位，即即A0-A12A0-A12；其其余余地地址址为为选选页页地地址址，即即 A13-A13-A15A15，全全地地址址译译码码要要求求所所有有选选页页地地址址都都参参与与选选页页译译码码，产产生生8 8个页面选择信号。个页面选择信号。第20页，共76页，编辑于2022年，星期

11、三2.部分地址译码部分地址译码 只只有有部部分分地地址址参参与与译译码码，一一个个存存储储单单元元或或端端口口与与多多个个地地址址对应。对应。部分地址译码法可以简化译码电路的设计。部分地址译码法可以简化译码电路的设计。第21页，共76页，编辑于2022年，星期三3.3.线选译码线选译码 线线选选译译码码是是部部分分地地址址译译码码的的特特殊殊形形式式，即即直直接接用用地地址址线线来来选选通通存存储储器器芯芯片片或或端端口口，一一个个存存储储单单元元或或端端口口与与多多个地址对应个地址对应。第22页，共76页，编辑于2022年，星期三 例例如如，不不用用译译码码电电路路，仅仅用用高高位位地地址址

12、线线就就可可以以把把64KB64KB的的存存储空间划分为不同的区域。储空间划分为不同的区域。第23页，共76页，编辑于2022年，星期三n地址空间分配地址空间分配 n总线驱动能力总线驱动能力 n电平的匹配电平的匹配 n控制时序和逻辑的匹配控制时序和逻辑的匹配 n速度的协调速度的协调n状态信号的处理状态信号的处理 7.1.4 7.1.4 扩展时应该考虑的问题扩展时应该考虑的问题第24页，共76页，编辑于2022年，星期三5151系列单片机采用总线扩展方式可以实现：系列单片机采用总线扩展方式可以实现：n存储器扩展；存储器扩展；n输入输入/输出端口扩展；输出端口扩展；n功能部件（如定时器、计数器、键

13、盘、显示器等）功能部件（如定时器、计数器、键盘、显示器等）的扩展；的扩展；nA/DA/D和的和的D/AD/A扩展；扩展；第25页，共76页，编辑于2022年，星期三7.2 517.2 51单片机存储器的扩展单片机存储器的扩展 7.2.1 7.2.1 存储器基础知识存储器基础知识 7.2.2 7.2.2 程序存储器的扩展程序存储器的扩展 7.2.3 7.2.3 数据存储器的扩展数据存储器的扩展 7.2.4 7.2.4 存储器综合扩展举例存储器综合扩展举例第26页，共76页，编辑于2022年，星期三1.1.半导体存储器的分类半导体存储器的分类 7.2.17.2.1存储器基础知识存储器基础知识 第2

14、7页，共76页，编辑于2022年，星期三2.2.常用常用EPROMEPROM介绍介绍 EPROM的的电电路路结结构构主主要要包包括括:地地址址译译码码器器存存储储矩矩阵阵和和输输出出缓冲器缓冲器。第28页，共76页，编辑于2022年，星期三常用的常用的EPROM芯片芯片 型型 号性号性 能能27162716273227322764276427128271282725627256容量容量/bit/bit2KB2KB8 84KB4KB8 88KB8KB8 816KB16KB8 832KB32KB8 8读写时间读写时间/ns/ns350350250250250250250250250250封装封装D

15、IP24DIP24DIP24DIP24DIP28DIP28DIP28DIP28DIP28DIP28第29页，共76页，编辑于2022年，星期三EPROMEPROM芯片引脚图芯片引脚图(2764)(2764)第30页，共76页，编辑于2022年，星期三3.3.常用常用SRAMSRAM介绍介绍 (6264)(6264)第31页，共76页，编辑于2022年，星期三常用的常用的SRAM芯片芯片型型 号号 性性 能能61166116626462646225662256容量容量/bit/bit2KB2KB8 88KB8KB8 832KB32KB8 8读写时间读写时间/ns/ns20020020020020

16、0200工作电压工作电压/V/V5 55 55 5典型工作电流典型工作电流/mA/mA353540408 8典型维持电流典型维持电流/mA/mA5 52 20 05 5封装封装DIP24DIP24DIP28DIP28DIP28DIP28第32页，共76页，编辑于2022年，星期三SRAMSRAM芯片引脚图芯片引脚图(6264)(6264)第33页，共76页，编辑于2022年，星期三3.EEPROM3.EEPROM简介简介 Electrically Erasable Programmable ROM 相同容量的相同容量的EEPROMEEPROM和和EPROMEPROM的引脚是兼容的。的引脚是兼容

17、的。型型 号号2816A2816A281728172817A2817A2864A2864A存储容量存储容量2KB2KB8 82KB2KB8 82KB2KB8 88KB8KB8 8第34页，共76页，编辑于2022年，星期三程序存程序存储储器的器的扩扩展主要考展主要考虑虑以下几个以下几个问题问题：1.1.地址地址线线的的连连接接2.2.数据数据线线的的连连接接3.3.控制信号的控制信号的连连接接4.4.译码电译码电路的路的设计设计7.2.2 7.2.2 程序存储器的扩展程序存储器的扩展 第35页，共76页，编辑于2022年，星期三例例7-1 7-1 若若单单片机片机为为80318031，试试采用

18、采用27642764扩扩展展8KB8KB的程序存的程序存储储器。器。扩展存储器地址范围.doc第36页，共76页，编辑于2022年，星期三例例7-2 7-2 若若单单片片机机为为8031,8031,试试采采用用27642764扩扩展展32KB32KB的的程程序序存存储储器器。扩展存储器地址范围.doc第37页，共76页，编辑于2022年，星期三 扩扩展展外外部部数数据据存存储储器器与与扩扩展展外外部部程程序序存存储储器器的的设设计计方方法法基基本本一一样样，但但所所用用的的控控制制信信号号不不同同，片片外外数数据据存存储储器器的的读读/写写由由单单片片机机的的 RD RD(P3.7)(P3.7

19、)和和 WR WR(P3.6)(P3.6)信信号号控控制，而制，而读读片外程序存片外程序存储储器的信号器的信号为为 PSEN.PSEN.7.2.3 7.2.3 数据存储器的扩展数据存储器的扩展 第38页，共76页，编辑于2022年，星期三例例7-4 7-4 若单片机为若单片机为80318031，试采用，试采用SRAMSRAM芯片把外部数据存储器扩展为芯片把外部数据存储器扩展为32KB32KB。分析：由于没有指定分析：由于没有指定SRAMSRAM的具体型号，外部数据存储器扩展为的具体型号，外部数据存储器扩展为32KB32KB有有多种设计方案。多种设计方案。方案一：方案一：62256 62256

20、的存储容量为的存储容量为32KB32KB，可以采用，可以采用1 1片片6225662256来设计。来设计。方案二：方案二：6212862128的存储容量为的存储容量为16KB16KB，可以采用，可以采用2 2片片6212862128来设计。来设计。方案三：方案三：62646264的存储容量为的存储容量为8KB8KB，可以用，可以用4 4片片62646264来设计。来设计。方案四：方案四：61166116的存储容量为的存储容量为2KB2KB，可以用，可以用1616片片61166116来设计来设计方案五：可以用方案五：可以用1 1片片6212862128和和2 2片片62646264来设计。来设计

21、。方案六：可以用方案六：可以用1 1片片6212862128和和8 8片片62646264来设计。来设计。采用大容量的采用大容量的SRAMSRAM芯片会使使用的芯片数量减少，译码电路的复芯片会使使用的芯片数量减少，译码电路的复杂性降低，从而提高电路的可靠性。因此方案一和方案二是比较合理杂性降低，从而提高电路的可靠性。因此方案一和方案二是比较合理的设计方案。的设计方案。第39页，共76页，编辑于2022年，星期三例例7-4 7-4 采用一片采用一片6225662256扩展扩展32KB32KB外部数据存储器。外部数据存储器。扩展存储器地址范围.doc第40页，共76页，编辑于2022年，星期三扩展

22、存储器地址范围.doc例例7-4 7-4 采用两片采用两片6212862128扩展扩展32KB32KB外部数据存储器。外部数据存储器。第41页，共76页，编辑于2022年，星期三例例7-5 7-5 若若单单片片机机为为80318031，请请用用1 1片片27642764扩扩展展8KB8KB程程序序存存储储器器,用用1 1片片6225662256扩展扩展32KB32KB外部数据存储器。外部数据存储器。7.2.4 7.2.4 存储器综合扩展存储器综合扩展 第42页，共76页，编辑于2022年，星期三扩展存储器地址范围?第43页，共76页，编辑于2022年，星期三扩展EPROM地址译码方式?部分地址

23、译码第44页，共76页，编辑于2022年，星期三扩展RAM地址译码方式?线选译码第45页，共76页，编辑于2022年，星期三7.3 517.3 51单片机并行单片机并行I IO O端口的扩展端口的扩展 7.3.1 7.3.1 简单简单I/OI/O端口扩展端口扩展 7.3.2 7.3.2 采用专用芯片扩展采用专用芯片扩展I/OI/O端口端口 7.3.3 7.3.3 采用串行通讯方式扩展采用串行通讯方式扩展I/OI/O端口端口第46页，共76页，编辑于2022年，星期三 常用的并行常用的并行I/OI/O端口扩展方法主要有简单扩展、专端口扩展方法主要有简单扩展、专用接口芯片扩展和串行扩展三种。用接口

24、芯片扩展和串行扩展三种。简单扩展简单扩展就是用就是用74LS37774LS377、74LS37374LS373、74LS24474LS244、74LS24574LS245等锁存器、三态门或双向缓冲器构造一个简单等锁存器、三态门或双向缓冲器构造一个简单的输入的输入/输出端口；输出端口；专用接口芯片扩展专用接口芯片扩展是采用是采用81558155、82558255等专用接口芯等专用接口芯片来扩展输入片来扩展输入/输出端口；输出端口；串行扩展串行扩展是采用串行通讯的方式扩展并行输入是采用串行通讯的方式扩展并行输入/输输出端口。出端口。第47页，共76页，编辑于2022年，星期三扩展时需要注意以下几点

25、：扩展时需要注意以下几点：n 扩扩展展的的并并行行I/OI/O端端口口和和外外部部数数据据存存储储器器统统一一编编址址，采采用用相相同同的的控控制制信信号号，相相同同的的寻寻址址方方式式和和相相同同的的指指令令（MOVXMOVX）.n 系系统统中中所所有有并并行行I/OI/O口口扩扩展展芯芯片片均均应应按按照照“输输入入三三态、输出锁存态、输出锁存”的原则与总线相连。的原则与总线相连。n 注意注意P0P0口的负载能力。口的负载能力。第48页，共76页，编辑于2022年，星期三1.1.采用锁存器扩展简单的采用锁存器扩展简单的8 8位输出端口位输出端口7.3.1 7.3.1 简单简单I/OI/O端

26、口扩展端口扩展 第49页，共76页，编辑于2022年，星期三访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式(写写XRAM)XRAM)第50页，共76页，编辑于2022年，星期三地址译码方式地址译码方式?端口地址?第51页，共76页，编辑于2022年，星期三MOV DPTR,#7FFFHMOV A，#dataMOVX DPTR，A第52页，共76页，编辑于2022年，星期三2.2.用三态门扩展用三态门扩展8 8位并行输入端口位并行输入端口第53页，共76页，编辑于2022年，星期三访问外部数据存储器或数据端口模式访问外部数据存储器或数据端口模式(读读XRAM)XRAM)第54页

27、，共76页，编辑于2022年，星期三MOV DPTR,#0BFFFHMOVX A,DPTR第55页，共76页，编辑于2022年，星期三MOV DPTR,#0BFFFHMOVX A,DPTR3.3.采用锁存器扩展选通输入的采用锁存器扩展选通输入的8 8位并行口位并行口 第56页，共76页，编辑于2022年，星期三4.4.简单简单I/OI/O接口扩展应用接口扩展应用第57页，共76页，编辑于2022年，星期三4.4.不用总线信号扩展不用总线信号扩展I/OI/O端口端口端口地址多少端口地址多少?地址译码方式地址译码方式?第58页，共76页，编辑于2022年，星期三CLRCLRP3.2P3.2MOVM

28、OVP1,#6CHP1,#6CHCLRCLRP3.0P3.0SETBSETBP3.0P3.0向向U2U2对应的端口输出数对应的端口输出数据据6CH6CH的程序段的程序段:第59页，共76页，编辑于2022年，星期三 常用的并行扩展芯片有常用的并行扩展芯片有8255A8255A和和81558155.8255A8255A可以外扩三个可以外扩三个8 8位的并行输入位的并行输入/输出端口；输出端口；81558155可可以以外外扩扩256Bytes256Bytes静静态态RAMRAM、一一个个可可编编程程的的1414位位减法计数器、两个减法计数器、两个8 8位并行位并行I/OI/O端口和一个端口和一个6

29、 6位并行位并行I/OI/O端口。端口。7.3.2 7.3.2 使用专用芯片扩展使用专用芯片扩展I/OI/O端口端口 第60页，共76页，编辑于2022年，星期三1.81551.8155的内部结构的内部结构 第61页，共76页，编辑于2022年，星期三表表7-11 81557-11 8155内部内部RAMRAM和和I/OI/O端口寄存器编址端口寄存器编址 名名 称称 地地 址址 名名 称称 地地 址址内部内部RAMRAM 00H 00H FFH FFHPBPB口寄存器口寄存器010010命令字寄存器命令字寄存器（仅写）（仅写）000 000PCPC口寄存器口寄存器011011状态字寄存器状态字

30、寄存器（仅读）（仅读）000 000定时器定时器/计数器低计数器低字节寄存器字节寄存器100100PAPA口寄存器口寄存器 001 001定时器定时器/计数器高计数器高字节寄存器字节寄存器1011012.81552.8155的的RAMRAM和和I/OI/O端口地址编码端口地址编码 第62页，共76页，编辑于2022年，星期三表表7-12 81557-12 8155操作控制逻辑操作控制逻辑 第63页，共76页，编辑于2022年，星期三3.81553.8155的命令字的命令字 第64页，共76页，编辑于2022年，星期三4.81554.8155的状态字的状态字 第65页，共76页，编辑于2022年

31、，星期三5.81555.8155的定时器的定时器/计数器计数器 M2 M1 M2 M1输出方式输出方式T0T0引脚输出波形引脚输出波形 0 0 0 0单负方波单负方波 0 1 0 1连续方波连续方波 1 0 1 0单负脉冲单负脉冲 1 1 1 1连续脉冲连续脉冲第66页，共76页，编辑于2022年，星期三6.81556.8155与与5151单片机的接口方法单片机的接口方法 8155扩展端口地址第67页，共76页，编辑于2022年，星期三例例：定定义义A A口口和和C C口口为为输输入入口口，B B口口为为输输出出口口，写写出出初初始始化化程程序，并向序，并向B B端口输出数据端口输出数据9BH

32、.9BH.81558155命令字：命令字：02H02HTM2TM2 TM1 TM1 IEB IEB IEA IEA PC2PC2 PC1 PC1 PB PB PA PA 0 0 0 0 0 0 0 0 0 0 1 00 0 1 0;初始化程序初始化程序MOVMOVDPTRDPTR，#4000H#4000HMOVMOVA A，#02H#02HMOVXMOVXDPTRDPTR，A A;向向B B端口输出数据端口输出数据9BH9BHMOVMOVDPTRDPTR，#4002H#4002HMOVMOVA A，#9BH#9BHMOVXMOVXDPTRDPTR，A A第68页，共76页，编辑于2022年，星

33、期三1.1.用用74LS16574LS165扩展并行输入口扩展并行输入口 7.3.3 7.3.3 采用串行通讯方式扩展并行采用串行通讯方式扩展并行I/OI/O端口端口 P3.0(RXD):P3.0(RXD):数据引脚数据引脚P3.1(TXD):P3.1(TXD):输出同步移位脉冲输出同步移位脉冲S/LS/L (Shift/Load):0(Shift/Load):0并行输出并行输出;1;1移位移位.第69页，共76页，编辑于2022年，星期三2.2.用用74LS16474LS164扩展并行输出口扩展并行输出口 第70页，共76页，编辑于2022年，星期三7.4 7.4 单片机串行扩展总线接口技术

34、单片机串行扩展总线接口技术 7.4.1 SPI7.4.1 SPI串行总线串行总线 7.4.2 IIC7.4.2 IIC总线总线第71页，共76页，编辑于2022年，星期三 SPISPI是是Serial Serial Peripheral Peripheral interfaceinterface的的缩缩写写，顾顾名名思思义义就就是是串串行行外外围围设设备备接接口口。SPISPI是是一一种种高高速速的的、全全双双工工、同同步步的的串串行行总总线线接接口口，主主要要应应用用在在 EEPROMEEPROM、FLASHFLASH、实实时时时时钟、钟、ADAD转换器和转换器和D/AD/A转换器等芯片中。

35、转换器等芯片中。7.4.1 SPI7.4.1 SPI串行总线串行总线 第72页，共76页，编辑于2022年，星期三 SPISPI接接口口一一般般使使用用4 4条条线线：串串行行时时钟钟线线（SCKSCK）、主主机机输输入入/从从机机输输出出数数据据线线MISOMISO、主主机机输输出出/从从机机输输入入数数据据线线MOSIMOSI和和低电平有效的从机选择线低电平有效的从机选择线SSSS。第73页，共76页，编辑于2022年，星期三 I I2 2C C总总线线为为芯芯片片间间同同步步串串行行传传输输总总线线，只只使使用用两两根根信信号号线线：串串行行时时钟钟线线SCLSCL和和串串行行数数据据线线SDASDA，能能实实现现总总线线上上各各器器件件的的全全双双工工同同步步数数据据传传送送。在在I I2 2C C总总线线上上可可以以挂挂接接各各种种类类型型的的外外围围器器件件，如如RAMRAMEEPROMEEPROM、日日历历时时钟钟、A AD D、D DA A，以以及及显显示驱动器等。示驱动器等。7.4.2 I7.4.2 I2 2C C串行总线串行总线 第74页，共76页，编辑于2022年，星期三第75页，共76页，编辑于2022年，星期三END第76页，共76页，编辑于2022年，星期三