《PCB 设计技巧百问(很不错)qix.docx》由会员分享，可在线阅读，更多相关《PCB 设计技巧百问(很不错)qix.docx（41页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、PCB 设计技技巧百问问分类:科学和和工程技技术 | 标签: ppcb, 电路路, 仪器器PCB 设计技技巧百问问本人浅尝尝PCBB时遇到到的经典典文章，特特转载于于此。1、如何何选择 PCBB 板材材？选择 PPCB 板材必必须在满满足设计计需求和和可量产产性及成成本中间间取得平平衡点。设设计需求求包含电电气和机机构这两两部分。通通常在设设计非常常高速的的 PCCB 板板子(大大于 GGHz 的频率率)时这这材质问问题会比比较重要要。例如如，现在在常用的的 FRR-4 材质，在在几个 GHzz 的频频率时的的介质损损(diieleectrric losss)会会对信号号衰减有有很大的的影响，
2、可可能就不不合用。就就电气而而言，要要注意介介电常数数(diieleectrric connstaant)和介质质损在所所设计的的频率是是否合用用。2、如何何避免高高频干扰扰？避免高频频干扰的的基本思思路是尽尽量降低低高频信信号电磁磁场的干干扰，也也就是所所谓的串串扰(CCrossstaalk)。可用用拉大高高速信号号和模拟拟信号之之间的距距离，或或加 ggrouund guaard/shuunt traacess 在模模拟信号号旁边。还还要注意意数字地地对模拟拟地的噪噪声干扰扰。3、在高高速设计计中，如如何解决决信号的的完整性性问题？信号完整整性基本本上是阻阻抗匹配配的问题题。而影影响阻抗抗
3、匹配的的因素有有信号源源的架构构和输出出阻抗(outtputt immpeddancce)，走走线的特特性阻抗抗，负载载端的特特性，走走线的拓拓朴(ttopoologgy)架架构等。解解决的方方式是靠靠端接(terrminnatiion)与调整整走线的的拓朴。4、差分分布线方方式是如如何实现现的？差分对的的布线有有两点要要注意，一一是两条条线的长长度要尽尽量一样样长，另另一是两两线的间间距(此此间距由由差分阻阻抗决定定)要一一直保持持不变，也也就是要要保持平平行。平平 行 的 方方式有两两种，一一为两条条线走在在同一走走线层(sidde-bby-ssidee)，一一为两条条线走在在上下相相邻两
4、层层(ovver-undder)。一般般以前者者 siide-by-sidde 实实现的方方式较多多。5、对于于只有一一个输出出端的时时钟信号号线，如如何实现现差分布布线？要用差分分布线一一定是信信号源和和接收端端也都是是差分信信号才有有意义。所所以对只只有一个个输出端端的时钟钟信号是是无法使使用差分分布线的的。6、接收收端差分分线对之之间可否否加一匹匹配电阻阻？接收端差差分线对对间的匹匹配电阻阻通常会会加, 其值应应等于差差分阻抗抗的值。这这样信号号品质会会好些。7、为何何差分对对的布线线要靠近近且平行行？对差分对对的布线线方式应应该要适适当的靠靠近且平平行。所所谓适当当的靠近近是因为为这间
5、距距会影响响到差分分阻抗(diffferrenttiall immpeddancce)的的值, 此值是是设计差差分对的的重要参参数。需需要平行行也是因因为要保保持差分分阻抗的的一致性性。若两两线忽远远忽近, 差分分阻抗就就会不一一致, 就会影影响信号号完整性性(siignaal iinteegriity)及时间间延迟(timmingg deelayy)。8、如何何处理实实际布线线中的一一些理论论冲突的的问题基本上, 将模模/数地地分割隔隔离是对对的。 要注意意的是信信号走线线尽量不不要跨过过有分割割的地方方(mooat), 还还有不要要让电源源和信号号的回流流电流路路径(rretuurniin
6、g currrennt ppathh)变太太大。晶振是模模拟的正正反馈振振荡电路路, 要要有稳定定的振荡荡信号, 必须须满足lloopp gaain 与 pphasse 的的规范, 而这这模拟信信号的振振荡规范范很容易易受到干干扰, 即使加加 grrounnd gguarrd ttracces 可能也也无法完完全隔离离干扰。 而且离离的太远远,地平平面上的的噪声也也会影响响正反馈馈振荡电电路。 所以, 一定定要将晶晶振和芯芯片的距距离进可可能靠近近。确实高速速布线与与 EMMI 的的要求有有很多冲冲突。但但基本原原则是因因 EMMI 所所加的电电阻电容容或 fferrritee beead,
7、不能能造成信信号的一一些电气气特性不不符合规规范。 所以, 最好好先用安安排走线线和 PPCB 叠层的的技巧来来解决或或减少 EMII的问题题, 如如高速信信号走内内层。 最后才才用电阻阻电容或或 feerriite beaad 的的方式, 以降降低对信信号的伤伤害。9、如何何解决高高速信号号的手工工布线和和自动布布线之间间的矛盾盾？现在较强强的布线线软件的的自动布布线器大大部分都都有设定定约束条条件来控控制绕线线方式及及过孔数数目。各各家 EEDA公公司的绕绕线引擎擎能力和和约束条条件的设设定项目目有时相相差甚远远。 例例如, 是否有有足够的的约束条条件控制制蛇行线线(seerpeentii
8、ne)蜿蜒的的方式, 能否否控制差差分对的的走线间间距等。 这会影影响到自自动布线线出来的的走线方方式是否否能符合合设计者者的想法法。 另另外, 手动调调整布线线的难易易也与绕绕线引擎擎的能力力有绝对对的关系系。 例例如, 走线的的推挤能能力,过过孔的推推挤能力力, 甚甚至走线线对敷铜铜的推挤挤能力等等等。 所以, 选择择一个绕绕线引擎擎能力强强的布线线器, 才是解解决之道道。10、关关于 ttestt cooupoon。testt cooupoon 是是用来以以 TDDR (Timme DDomaain Refflecctommeteer) 测量所所生产的的 PCCB 板板的特性性阻抗是是否
9、满足足设计需需求。 一般要要控制的的阻抗有有单根线线和差分分对两种种情况。 所以， tesst ccouppon 上的走走线线宽宽和线距距(有差差分对时时)要与与所要控控制的线线一样。 最重要要的是测测量时接接地点的的位置。 为了减减少接地地引线(grooundd leead)的电感感值， TDRR 探棒棒(prrobee)接地地的地方方通常非非常接近近量信号号的地方方(prrobee tiip)， 所以， tesst ccouppon 上量测测信号的的点跟接接地点的的距离和和方式要要符合所所用的探探棒。详详情参考考如下链链接：httpp:/devvelooperr.inntell.coom/
10、ddesiign/chiipseets/appplnoots/pcdd_prres3399.pdff2.httpp:/wwww.Pm/inndexx.httml (点选选 Apppliicattionn nootess)11、在在高速 PCBB 设计计中，信信号层的的空白区区域可以以敷铜，而而多个信信号层的的敷铜在在接地和和接电源源上应如如何分配配？一般在空空白区域域的敷铜铜绝大部部分情况况是接地地。 只只是在高高速信号号线旁敷敷铜时要要注意敷敷铜与信信号线的的距离， 因为所所敷的铜铜会降低低一点走走线的特特性阻抗抗。 也也要注意意不要影影响到它它层的特特性阻抗抗， 例例如在 duaal ss
11、triip llinee 的结结构时。12、是是否可以以把电源源平面上上面的信信号线使使用微带带线模型型计算特特性阻抗抗？电源源和地平平面之间间的信号号是否可可以使用用带状线线模型计计算？是的， 在计算算特性阻阻抗时电电源平面面跟地平平面都必必须视为为参考平平面。 例如四四层板: 顶层层-电源源层-地地层-底底层， 这时顶顶层走线线特性阻阻抗的模模型是以以电源平平面为参参考平面面的微带带线模型型。13、在在高密度度印制板板上通过过软件自自动产生生测试点点一般情情况下能能满足大大批量生生产的测测试要求求吗？一般软件件自动产产生测试试点是否否满足测测试需求求必须看看对加测测试点的的规范是是否符合合
12、测试机机具的要要求。另另外，如如果走线线太密且且加测试试点的规规范比较较严，则则有可能能没办法法自动对对每段线线都加上上测试点点，当然然，需要要手动补补齐所要要测试的的地方。14、添添加测试试点会不不会影响响高速信信号的质质量？至于会不不会影响响信号质质量就要要看加测测试点的的方式和和信号到到底多快快而定。基基本上外外加的测测试点(不用线线上既有有的穿孔孔(viia oor DDIP pinn)当测测试点)可能加加在线上上或是从从线上拉拉一小段段线出来来。前者者相当于于是加上上一个很很小的电电容在线线上，后后者则是是多了一一段分支支。这两两个情况况都会对对高速信信号多多多少少会会有点影影响，影
13、影响的程程度就跟跟信号的的频率速速度和信信号缘变变化率(edgge rratee)有关关。影响响大小可可透过仿仿真得知知。原则则上测试试点越小小越好(当然还还要满足足测试机机具的要要求)分分支越短短越好。15、若若干 PPCB 组成系系统，各各板之间间的地线线应如何何连接？各个 PPCB 板子相相互连接接之间的的信号或或电源在在动作时时，例如如 A 板子有有电源或或信号送送到 BB 板子子，一定定会有等等量的电电流从地地层流回回到 AA 板子子 (此此为 KKircchofff ccurrrentt laaw)。这这地层上上的电流流会找阻阻抗最小小的地方方流回去去。所以以，在各各个不管管是电源
14、源或信号号相互连连接的接接口处，分分配给地地层的管管脚数不不能太少少，以降降低阻抗抗，这样样可以降降低地层层上的噪噪声。另另外，也也可以分分析整个个电流环环路，尤尤其是电电流较大大的部分分，调整整地层或或地线的的接法，来来控制电电流的走走法(例例如，在在某处制制造低阻阻抗，让让大部分分的电流流从这个个地方走走)，降降低对其其它较敏敏感信号号的影响响。16、能能介绍一一些国外外关于高高速 PPCB 设计的的技术书书籍和资资料吗？现在高速速数字电电路的应应用有通通信网路路和计算算机等相相关领域域。在通通信网路路方面，PPCB 板的工工作频率率已达 GHzz 上下下，迭层层数就我我所知有有到 440
15、 层层之多。计计算机相相关应用用也因为为芯片的的进步，无无论是一一般的 PC 或服务务器(SServver)，板子子上的最最高工作作频率也也已经达达到 4400MMHz (如 Rammbuss) 以以上。因因应这高高速高密密度走线线需求，盲盲埋孔(bliind/burriedd viias)、miircrroviias 及 bbuilld-uup 制制程工艺艺的需求求也渐渐渐越来越越多。 这些设设计需求求都有厂厂商可大大量生产产。 以以下提供供几本不不错的技技术书籍籍：Howaard W. Johhnsoon，“HHighh-Sppeedd Diigittal Dessignn A HHand
16、dboook oof BBlacck MMagiic”；Stepphenn H. Haall，“HHighh-Sppeedd Diigittal Sysstemm Deesiggn”；Briaan YYangg，“DDigiitall Siignaal IInteegriity”；lDoooglaas BBroook，“IInteegriity Isssuess annd pprinntedd Ciircuuit Boaard Dessignn”。17、两两个常被被参考的的特性阻阻抗公式式：微带线(miccrosstriip) Z=87/sqqrt(Er+1.441)lnn5.98HH/(00
17、.8WW+T) 其其中，WW 为线线宽，TT 为走走线的铜铜皮厚度度，H 为走线线到参考考平面的的距离，EEr 是是 PCCB 板板材质的的介电常常数(ddiellecttricc coonsttantt)。此此公式必必须在00.1(W/H)2.00 及 1(Er)155 的情情况才能能应用。带状线(strripllinee) ZZ=660/ssqrtt(Err)lln44H/0.667(T+00.8WW) 其中中，H 为两参参考平面面的距离离，并且且走线位位于两参参考平面面的中间间。此公公式必须须在 WW/H0.335 及及 T/H1000MHzz）高密密度 PPCB 设计中中的技巧巧?在设
18、计高高速高密密度 PPCB 时，串串扰(ccrossstaalk intterffereencee)确实实是要特特别注意意的，因因为它对对时序(timmingg)与信信号完整整性(ssignnal inttegrrityy)有很很大的影影响。以以下提供供几个注注意的地地方：控制走线线特性阻阻抗的连连续与匹匹配。走线间距距的大小小。一般般常看到到的间距距为两倍倍线宽。可可以透过过仿真来来知道走走线间距距对时序序及信号号完整性性的影响响，找出出可容忍忍的最小小间距。不不同芯片片信号的的结果可可能不同同。选择适当当的端接接方式。避免上下下相邻两两层的走走线方向向相同，甚甚至有走走线正好好上下重重迭在
19、一一起，因因为这种种串扰比比同层相相邻走线线的情形形还大。利用盲埋埋孔(bblinnd/bburiied viaa)来增增加走线线面积。但但是 PPCB 板的制制作成本本会增加加。 在在实际执执行时确确实很难难达到完完全平行行与等长长，不过过还是要要尽量做做到。除此以外外，可以以预留差差分端接接和共模模端接，以以缓和对对时序与与信号完完整性的的影响。23、模模拟电源源处的滤滤波经常常是用 LC 电路。但但是为什什么有时时 LCC 比 RC 滤波效效果差？LC 与与 RCC 滤波波效果的的比较必必须考虑虑所要滤滤掉的频频带与电电感值的的选择是是否恰当当。 因因为电感感的感抗抗(reeacttan
20、cce)大大小与电电感值和和频率有有关。如如果电源源的噪声声频率较较低，而而电感值值又不够够大，这这时滤波波效果可可能不如如 RCC。但是是，使用用 RCC 滤波波要付出出的代价价是电阻阻本身会会耗能，效效率较差差，且要要注意所所选电阻阻能承受受的功率率。24、滤滤波时选选用电感感，电容容值的方方法是什什么？电感值的的选用除除了考虑虑所想滤滤掉的噪噪声频率率外，还还要考虑虑瞬时电电流的反反应能力力。如 果 LLC 的的输出端端会有机机会需要要瞬间输输出大电电流，则则电感值值太大会会阻碍此此大电流流流经此此电感的的速度，增增加纹波波噪声(rippplee nooisee)。电电容值则则和所能能容
21、忍的的纹波噪噪声规范范值的大大小有关关。纹波波噪声值值要求越越小，电电容值会会较大。而而电容的的ESRR/ESSL 也也会有影影响。 另外，如如果这 LC 是放在在开关式式电源(swiitchhingg reegullatiion powwer)的输出出端时，还还要注意意此 LLC 所所产生的的极点零零点(ppolee/zeero)对负反反馈控制制(neegattivee feeedbbackk coontrrol)回路稳稳定度的的影响。25、如如何尽可可能的达达到 EEMC 要求，又又不致造造成太大大的成本本压力？PCB 板上会会因 EEMC 而增加加的成本本通常是是因增加加地层数数目以增增
22、强屏蔽蔽效应及及增加了了 feerriite beaad、cchokke等抑抑制高频频谐波器器件的缘缘故。除除此之外外，通常常还是需需搭配其其它机构构上的屏屏蔽结构构才能使使整个系系统通过过 EMMC的要要求。以以下仅就就 PCCB 板板的设计计技巧提提供几个个降低电电路产生生的电磁磁辐射效效应。尽可能选选用信号号斜率(sleew rratee)较慢慢的器件件，以降降低信号号所产生生的高频频成分。注意高频频器件摆摆放的位位置，不不要太靠靠近对外外的连接接器。注意高速速信号的的阻抗匹匹配，走走线层及及其回流流电流路路径(rretuurn currrennt ppathh)， 以减少少高频的的反射
23、与与辐射。在各器件件的电源源管脚放放置足够够与适当当的去耦耦合电容容以缓和和电源层层和地层层上的噪噪声。特特别注意意电容的的频率响响应与温温度的特特性是否否符合设设计所需需。对外的连连接器附附近的地地可与地地层做适适当分割割，并将将连接器器的地就就近接到到 chhasssis grooundd。可适当运运用 ggrouund guaard/shuunt traacess 在一一些特别别高速的的信号旁旁。但要要注意 guaard/shuunt traacess 对走走线特性性阻抗的的影响。电源层比比地层内内缩 220H，HH 为电电源层与与地层之之间的距距离。26、当当一块 PCBB 板中中有多
24、个个数/模模功能块块时，常常规做法法是要将将数/模模地分开开，原因因何在？将数/模模地分开开的原因因是因为为数字电电路在高高低电位位切换时时会在电电源和地地产生噪噪声，噪噪声的大大小跟信信号的速速度及电电流大小小有关。如如果地平平面上不不分割且且由数字字区域电电路所产产生的噪噪声较大大而模拟拟区域的的电路又又非常接接近，则则即使数数模信号号不交叉叉， 模模拟的信信号依然然会被地地噪声干干扰。也也就是说说数模地地不分割割的方式式只能在在模拟电电路区域域距产生生大噪声声的数字字电路区区域较远远时使用用。27、另另一种作作法是在在确保数数/模分分开布局局，且数数/模信信号走线线相互不不交叉的的情况下
25、下，整个个 PCCB板地地不做分分割，数数/模地地都连到到这个地地平面上上。道理理何在？数模信号号走线不不能交叉叉的要求求是因为为速度稍稍快的数数字信号号其返回回电流路路径(rretuurn currrennt ppathh)会尽尽量沿着着走线的的下方附附近的地地流回数数字信号号的源头头，若数数模信号号走线交交叉，则则返回电电流所产产生的噪噪声便会会出现在在模拟电电路区域域内。28、在在高速 PCBB 设计计原理图图设计时时，如何何考虑阻阻抗匹配配问题？在设计高高速 PPCB 电路时时，阻抗抗匹配是是设计的的要素之之一。而而阻抗值值跟走线线方式有有绝对的的关系， 例如是是走在表表面层(micc
26、rosstriip)或或内层(strripllinee/dooublle sstriipliine)，与参参考层(电源层层或地层层)的距距离，走走线宽度度，PCCB材质质等均会会影响走走线的特特性阻抗抗值。也也就是说说要在布布线后才才能确定定阻抗值值。一般般仿真软软件会因因线路模模型或所所使用的的数学算算法的限限制而无无法考虑虑到一些些阻抗不不连续的的布线情情况，这这时候在在原理图图上只能能预留一一些teermiinattorss(端接接)，如如串联电电阻等，来来缓和走走线阻抗抗不连续续的效应应。真正正根本解解决问题题的方法法还是布布线时尽尽量注意意避免阻阻抗不连连续的发发生。29、哪哪里能提
27、提供比较较准确的的 IBBIS 模型库库？IBISS 模型型的准确确性直接接影响到到仿真的的结果。基基本上 IBIIS 可可看成是是实际芯芯片 II/O buffferr 等效效电路的的电气特特性资料料，一般般可由 SPIICE 模型转转换而得得 (亦亦可采用用测量， 但限制较多)，而 SPICE 的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其 SPICE 的资料是不同的，进而转换后的 IBIS 模型内之资料也会随之而异。也就是说，如果用了 A 厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的
28、IBIS 不准确，只能不断要求该厂商改进才是根本解决之道。30、在在高速 PCBB 设计计时，设设计者应应该从那那些方面面去考虑虑 EMMC、EEMI 的规则则呢？一般 EEMI/EMCC 设计计时需要要同时考考虑辐射射(raadiaatedd)与传传导(ccondductted)两个方方面. 前者归归属于频频率较高高的部分分(330MHHz)后后者则是是较低频频的部分分(330MHHz). 所以以不能只只注意高高频而忽忽略低频频的部分分.一个个好的EEMI/EMCC 设计计必须一一开始布布局时就就要考虑虑到器件件的位置置, PPCB 迭层的的安排, 重要要联机的的走法, 器件件的选择择等,
29、如果这这些没有有事前有有较佳的的安排, 事后后解决则则会事倍倍功半, 增加加成本. 例如如时钟产产生器的的位置尽尽量不要要靠近对对外的连连接器, 高速速信号尽尽量走内内层并注注意特性性阻抗匹匹配与参参考层的的连续以以减少反反射, 器件所所推的信信号之斜斜率(ssleww raate)尽量小小以减低低高频成成分, 选择去去耦合(deccoupplinng/bbypaass)电容时时注意其其频率响响应是否否符合需需求以降降低电源源层噪声声. 另另外, 注意高高频信号号电流之之回流路路径使其其回路面面积尽量量小(也也就是回回路阻抗抗looop iimpeedannce 尽量小小)以减减少辐射射. 还
30、还可以用用分割地地层的方方式以控控制高频频噪声的的范围. 最后后, 适适当的选选择PCCB 与与外壳的的接地点点(chhasssis grooundd)。31、如如何选择择 EDDA 工工具？目前的 pcbb 设计计软件中中，热分分析都不不是强项项，所以以并不建建议选用用，其它它的功能能 1.3.44 可以以选择 PADDS或 Caddencce 性性能价格格比都不不错。 PLDD 的设设计的初初学者可可以采用用 PLLD 芯芯片厂家家提供的的集成环环境，在在做到百百万门以以上的设设计时可可以选用用单点工工具。32、请请推荐一一种适合合于高速速信号处处理和传传输的 EDAA 软件件。常规的电电
31、路设计计，INNNOVVEDAA 的 PADDS 就就非常不不错，且且有配合合用的仿仿真软件件，而这这类设计计往往占占据了 70%的应用用场合。在在做高速速电路设设计，模模拟和数数字混合合电路，采采用 CCadeencee 的解解决方案案应该属属于性能能价格比比较好的的软件，当当然 MMenttor 的性能能还是非非常不错错的，特特别是它它的设计计流程管管理方面面应该是是最为优优秀的。（大大唐电信信技术专专家 王王升）33、对对 PCCB 板板各层含含义的解解释Topooverrlayy -顶顶层器件件名称， 也叫 topp siilksscreeen 或者 topp coompoonennt
32、 llegeend, 比如如 R11 C55,IC100.boottoomovverllay-同理 mulltillayeer-如果你你设计一一个 44 层板板，你放放置一个个 frree padd orr viia, 定义它它作为mmulttilaay 那那么它的的 paad 就就会自动动出现在在 4 个层 上，如如果你只只定义它它是 ttop layyer, 那么么它的 padd 就会会只出现现在顶层层上。34、22G 以以上高频频 PCCB 设设计，走走线,排排版,应应重点注注意哪些些方面？2G 以以上高频频 PCCB 属属于射频频电路设设计，不不在高速速数字电电路设计计讨论范范围内。而
33、而 射 频电路路的布局局（laayouut)和和布线（rrouttingg)应该该和原理理图一起起考虑的的，因为为布局布布线都会会造成分分布效应应。而且且，射频频电路设设计一些些无源器器件是通通过参数数化定义义，特殊殊形状铜铜箔实现现，因此此要求 EDAA 工具具能够提提供参数数化器件件，能够够编辑特特殊形状状铜箔。MMenttor 公司的的 booarddstaatioon 中中有专门门的 RRF 设设计模块块，能够够满足这这些要求求。而且且，一般般射频设设计要求求有专门门射频电电路分析析工具，业业界最著著名的是是 aggileent 的 eeesooft，和和 Meentoor 的的工具有
34、有很好的的接口。35、22G 以以上高频频 PCCB 设设计，微微带的设设计应遵遵循哪些些规则?射频微带带线设计计，需要要用三维维场分析析工具提提取传输输线参数数。所有有的规则则应该在在这个场场提取工工具中规规定。36、对对于全数数字信号号的 PPCB，板板上有一一个 880MHHz 的的钟源。除除了采用用丝网（接接地）外外，为了了保证有有足够的的驱动能能力，还还应该采采用什么么样的电电路进行行保护？确保时钟钟的驱动动能力，不不应该通通过保护护实现，一一般采用用时钟驱驱动芯片片。一般般担心时时钟驱动动能力，是是因为多多个时钟钟负载造造成。采采用时钟钟驱动芯芯片，将将一个时时钟信号号变成几几个，
35、采采用点到到点的连连接。选选择驱动动芯片，除除了保证证与负载载基本匹匹配，信信号沿满满足要求求（一般般时钟为为沿有效效信号），在在计算系系统时序序时，要要算上时时钟在驱驱动芯片片内时延延。37、如如果用单单独的时时钟信号号板，一一般采用用什么样样的接口口，来保保证时钟钟信号的的传输受受到的影影响小？时钟信号号越短，传传输线效效应越小小。采用用单独的的时钟信信号板，会会增加信信号布线线长度。而而且单板板的接地地供电也也是问题题。如果果要长距距离传输输，建议议采用差差分信号号。LVVDS 信号可可以满足足驱动能能力要求求，不过过您的时时钟不是是太快，没没有必要要。38、227M,SDRRAM 时钟
36、线线（800M-990M），这这些时钟钟线二三三次谐波波刚好在在 VHHF 波波段，从从接收端端高频窜窜入后干干扰很大大。除了了缩短线线长以外外，还有有那些好好办法？如果是三三次谐波波大，二二次谐波波小，可可能因为为信号占占空比为为 500%，因因为这种种情况下下，信号号没有偶偶次谐波波。这时时需要修修改一下下信号占占空比。此此外，对对于如果果是单向向的时钟钟信号，一一般采用用源端串串联匹配配。这样样可以抑抑制二次次反射，但但不会影影响时钟钟沿速率率。源端端匹配值值，可以以采用下下图公式式得到。39、什什么是走走线的拓拓扑架构构？Topoologgy,有有的也叫叫 rooutiing ordd
37、er.对于多多端口连连接的网网络的布布线次序序。40、怎怎样调整整走线的的拓扑架架构来提提高信号号的完整整性？这种网络络信号方方向比较较复杂，因因为对单单向，双双向信号号，不同同电平种种类信号号，拓朴朴影响都都不一样样，很难难说哪种种拓朴对对信号质质量有利利。而且且作前仿仿真时，采采用何种种拓朴对对工程师师要求很很高，要要求对电电路原理理，信号号类型，甚甚至布线线难度等等都要了了解。41、怎怎样通过过安排迭迭层来减减少 EEMI 问题？首先，EEMI 要从系系统考虑虑，单凭凭 PCCB 无无法解决决问题。层层叠对 EMII 来讲讲，我认认为主要要是提供供信号最最短回流流路径，减减小耦合合面积，
38、抑抑制差模模干扰。另另外地层层与电源源层紧耦耦合，适适当比电电源层外外延，对对抑制共共模干扰扰有好处处。42、为为何要铺铺铜？一般铺铜铜有几个个方面原原因。，EMMC.对对于大面面积的地地或电源源铺铜，会会起到屏屏蔽作用用，有些些特殊地地，如 PGNND 起起到防护护作用。，PCCB 工工艺要求求。一般般为了保保证电镀镀效果，或或者层压压不变形形，对于于布线较较少的PPCB 板层铺铺铜。，信号号完整性性要求，给给高频数数字信号号一个完完整的回回流路径径，并减减少直流流网络的的布线。当当然还有有散热，特特殊器件件安装要要求铺铜铜等等原原因。43、在在一个系系统中，包包含了 dspp 和 pldd
39、，请问问布线时时要注意意哪些问问题呢？看你的信信号速率率和布线线长度的的比值。如如果信号号在传输输线上的的时延和和信号变变化沿时时间可比比的话，就就要考虑虑信号完完整性问问题。另另外对于于多个 DSPP，时 钟 ，数数据 信信号走线线拓普也也会影响响信号质质量和时时序，需需要关注注。44、除除 prroteel 工工具布线线外，还还有其他他好的工工具吗？至于工具具，除了了 PRROTEEL，还还有很多多布线工工具，如如 MEENTOOR 的的 WGG20000,EEN20000 系列和和 poowerrpcbb，Caadennce 的 aalleegroo，zuukenn 的 caddstaa
40、r,ccr50000 等，各各有所长长。45、什什么是“信信号回流流路径”？信号回流流路径,即 rretuurn currrennt。高高速数字字信号在在传输时时，信号号的流向向是从驱驱动器沿沿 PCCB 传传输线到到负载，再再由负载载沿着地地或电源源通过最最短路径径返回驱驱动器端端。这个个在地或或电源上上的返回回信号就就称信号号回流路路径。DDr.JJohsson 在他的的书中解解释，高高频信号号传输，实实际上是是对传输输线与直直流层之之间包夹夹的介质质电容充充电的过过程。SSI 分分析的就就是这个个围场的的电磁特特性，以以及他们们之间的的耦合。46、如如何对接接插件进进行 SSI 分分析？
41、在 IBBIS33.2 规范中中，有关关于接插插件模型型的描述述。一般般使用 EBDD 模型型。如果果是特殊殊板，如如背板，需需要SPPICEE 模型型。也可可以使用用多板仿仿真软件件（HYYPERRLYNNX 或或 ISS_muultiiboaard），建建立多板板系统时时，输入入接插件件的分布布参数，一一般从接接插件手手册中得得到。当当然这种种方式会会不够精精确，但但只要在在可接受受范围内内即可。47、请请问端接接的方式式有哪些些？端接（ttermminaal）,也称匹匹配。一一般按照照匹配位位置分有有源端匹匹配和终终端匹配配。其中中源端匹匹配一般般为电阻阻串联匹匹配，终终端匹配配一般为为
42、并联匹匹配，方方式比较较多，有有电阻上上拉，电电阻下拉拉，戴维维南匹配配，ACC 匹配配，肖特特基二极极管匹配配。48、采采用端接接（匹配配）的方方式是由由什么因因素决定定的？匹配采用用方式一一般由 BUFFFERR 特性性，拓普普情况，电电平种类类和判决决方式来来决定，也也要考虑虑信号占占空比，系系统功耗耗等。49、采采用端接接（匹配配）的方方式有什什么规则则？数字电路路最关键键的是时时序问题题，加匹匹配的目目的是改改善信号号质量，在在判决时时刻得到到可以确确定的信信号。对对于电平平有效信信号，在在保证建建立、保保持时间间的前提提下，信信号质量量稳定；对延有有效信号号，在保保证信号号延单调调
43、性前提提下，信信号变化化延速度度满足要要求。MMenttor ICXX 产品品教材中中有关于于匹配的的一些资资料。另另外HHighh Sppeedd Diigittal dessignn a hannd bbookk off bllackkmaggic有有一章专专门对 terrminnal 的讲述述，从电电磁波原原理上讲讲述匹配配对信号号完整性性的作用用，可供供参考。50、能能否利用用器件的的 IBBIS 模型对对器件的的逻辑功功能进行行仿真？如果不不能，那那么如何何进行电电路的板板级和系系统级仿仿真？IBISS 模型型是行为为级模型型，不能能用于功功能仿真真。功能能仿真，需需要用 SPIICE 模型，或或者其他他结构级级模型。51、在在数字和和模拟并并存的系系统中，有有 2 种处理理方法，一一个是数数字地和和模拟地地分开，比比如在地地层，数数字地是是独立地地一块，模模拟地独独立一块块，单点点用铜皮皮或 FFB 磁磁珠连接接，而电电源不分分开；另另一种是是模拟电电源和数数字电源源分开用用 FBB 连接接，而地地是统一一地地。请请问李先先生，这这两种方方法效果果是否一一样？应该说从从原理上上讲是一一样的。因因为电源源和地对对高频信信号是等等效的。区分模拟拟和数字字部分的的目的是是为了抗抗干扰，主主要是数数字电路路对模拟拟电路的的干扰。但但是，分分割可能能造成