《你问我答之PCB设计技巧疑难解析ffyk.docx》由会员分享，可在线阅读，更多相关《你问我答之PCB设计技巧疑难解析ffyk.docx（18页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、你问我答答之PCCB设计计技巧疑疑难解析析1、如何何选择PPCB 板材？选择PCCB 板板材必须须在满足足设计需需求和可可量产性性及成本本中间取取得平衡衡点。设设计需求求包含电电气和机机构这两两部分。通通常在设设计非常常高速的的PCBB 板子子(大于于GHzz 的频频率)时时这材质质问题会会比较重重要。例例如，现现在常用用的FRR-4 材质，在在几个GGHz 的频率率时的介介质损(dieelecctriic llosss)会对对信号衰衰减有很很大的影影响，可可能就不不合用。就就电气而而言，要要注意介介电常数数(diieleectrric connstaant)和介质质损在所所设计的的频率是是否
2、合用用。2、如如何避免免高频干干扰？避免高频频干扰的的基本思思路是尽尽量降低低高频信信号电磁磁场的干干扰，也也就是所所谓的串串扰(CCrossstaalk)。可用用拉大高高速信号号和模拟拟信号之之间的距距离，或或加grrounnd gguarrd/sshunnt ttracces 在模拟拟信号旁旁边。还还要注意意数字地地对模拟拟地的噪噪声干扰扰。3、在高高速设计计中，如如何解决决信号的的完整性性问题？信号完整整性基本本上是阻阻抗匹配配的问题题。而影影响阻抗抗匹配的的因素有有信号源源的架构构和输出出阻抗(outtputt immpeddancce)，走走线的特特性阻抗抗，负载载端的特特性，走走线
3、的拓拓朴(ttopoologgy)架架构等。解解决的方方式是靠靠端接(terrminnatiion)与调整整走线的的拓朴。4、差分分布线方方式是如如何实现现的？差分对的的布线有有两点要要注意，一一是两条条线的长长度要尽尽量一样样长，另另一是两两线的间间距(此此间距由由差分阻阻抗决定定)要一一直保持持不变，也也就是要要保持平平行。平平行的方方式有两两种，一一为两条条线走在在同一走走线层(sidde-bby-ssidee)，一一为两条条线走在在上下相相邻两层层(ovver-undder)。一般般以前者者sidde-bby-ssidee 实现现的方式式较多。5、对于于只有一一个输出出端的时时钟信号号
4、线，如如何实现现差分布布线？要用差分分布线一一定是信信号源和和接收端端也都是是差分信信号才有有意义。所所以对只只有一个个输出端端的时钟钟信号是是无法使使用差分分布线的的。6、接收收端差分分线对之之间可否否加一匹匹配电阻阻？接收端差差分线对对间的匹匹配电阻阻通常会会加, 其值应应等于差差分阻抗抗的值。这这样信号号品质会会好些。7、为何何差分对对的布线线要靠近近且平行行？对差分对对的布线线方式应应该要适适当的靠靠近且平平行。所所谓适当当的靠近近是因为为这间距距会影响响到差分分阻抗(diffferrenttiall immpeddancce)的的值, 此值是是设计差差分对的的重要参参数。需需要平行行
5、也是因因为要保保持差分分阻抗的的一致性性。若两两线忽远远忽近, 差分分阻抗就就会不一一致, 就会影影响信号号完整性性(siignaal iinteegriity)及时间间延迟(timminggdellay)。8、如何何处理实实际布线线中的一一些理论论冲突的的问题1. 基基本上, 将模模/数地地分割隔隔离是对对的。要要注意的的是信号号走线尽尽量不要要跨过有有分割的的地方(moaat), 还有有不要让让电源和和信号的的回流电电流路径径(reeturrninng ccurrrentt paath)变太大大。2. 晶晶振是模模拟的正正反馈振振荡电路路, 要要有稳定定的振荡荡信号, 必须须满足lloop
6、p gaain 与phhasee的规范范,而这这模拟信信号的振振荡规范范很容易易受到干干扰, 即使加加grooundd guuardd trracees 可可能也无无法完全全隔离干干扰。而而且离的的太远, 地平平面上的的噪声也也会影响响正反馈馈振荡电电路。所所以, 一定要要将晶振振和芯片片的距离离进可能能靠近。3. 确确实高速速布线与与EMII 的要要求有很很多冲突突。但基基本原则则是因EEMI 所加的的电阻电电容或fferrriteebeaad, 不能造造成信号号的一些些电气特特性不符符合规范范。所以以, 最最好先用用安排走走线和PPCB 叠层的的技巧来来解决或或减少EEMI 的问题题, 如
7、如高速信信号走内内层。最最后才用用电阻电电容或fferrritee beead 的方式式, 以以降低对对信号的的伤害。9、如何何解决高高速信号号的手工工布线和和自动布布线之间间的矛盾盾？现在较强强的布线线软件的的自动布布线器大大部分都都有设定定约束条条件来控控制绕线线方式及及过孔数数目。各各家EDDA 公公司的绕绕线引擎擎能力和和约束条条件的设设定项目目有时相相差甚远远。例如如, 是是否有足足够的约约束条件件控制蛇蛇行线(serrpenntinne)蜿蜿蜒的方方式, 能否控控制差分分对的走走线间距距等。这这会影响响到自动动布线出出来的走走线方式式是否能能符合设设计者的的想法。另另外, 手动调调
8、整布线线的难易易也与绕绕线引擎擎的能力力有绝对对的关系系。例如如, 走走线的推推挤能力力, 过过孔的推推挤能力力, 甚甚至走线线对敷铜铜的推挤挤能力等等等。所所以, 选择一一个绕线线引擎能能力强的的布线器器, 才才是解决决之道。10、关关于teest couuponn。testt cooupoon 是是用来以以TDRR (TTimee Doomaiin RRefllecttomeeterr) 测测量所生生产的PPCB 板的特特性阻抗抗是否满满足设计计需求。一一般要控控制的阻阻抗有单单根线和和差分对对两种情情况。所所以， tesst ccouppon 上的走走线线宽宽和线距距(有差差分对时时)要
9、与与所要控控制的线线一样。最最重要的的是测量量时接地地点的位位置。为为了减少少接地引引线(ggrouund leaad)的的电感值值， TTDR 探棒(proobe)接地的的地方通通常非常常接近量量信号的的地方(proobe tipp)， 所以， tesst ccouppon 上量测测信号的的点跟接接地点的的距离和和方式要要符合所所用的探探棒。11、在在高速PPCB 设计中中，信号号层的空空白区域域可以敷敷铜，而而多个信信号层的的敷铜在在接地和和接电源源上应如如何分配配？一般在空空白区域域的敷铜铜绝大部部分情况况是接地地。只是是在高速速信号线线旁敷铜铜时要注注意敷铜铜与信号号线的距距离， 因为
10、所所敷的铜铜会降低低一点走走线的特特性阻抗抗。也要要注意不不要影响响到它层层的特性性阻抗， 例如在在duaal sstriipliine 的结构构时。12、是是否可以以把电源源平面上上面的信信号线使使用微带带线模型型计算特特性阻抗抗？电源源和地平平面之间间的信号号是否可可以使用用带状线线模型计计算？是的， 在计算算特性阻阻抗时电电源平面面跟地平平面都必必须视为为参考平平面。例例如四层层板: 顶层-电源层层-地层层-底层层， 这这时顶层层走线特特性阻抗抗的模型型是以电电源平面面为参考考平面的的微带线线模型。13、在在高密度度印制板板上通过过软件自自动产生生测试点点一般情情况下能能满足大大批量生生
11、产的测测试要求求吗？一般软件件自动产产生测试试点是否否满足测测试需求求必须看看对加测测试点的的规范是是否符合合测试机机具的要要求。另另外，如如果走线线太密且且加测试试点的规规范比较较严，则则有可能能没办法法自动对对每段线线都加上上测试点点，当然然，需要要手动补补齐所要要测试的的地方。14、添添加测试试点会不不会影响响高速信信号的质质量？至于会不不会影响响信号质质量就要要看加测测试点的的方式和和信号到到底多快快而定。基基本上外外加的测测试点(不用线线上既有有的穿孔孔(viia oor DDIP pinn)当测测试点)可能加加在线上上或是从从线上拉拉一小段段线出来来。前者者相当于于是加上上一个很很
12、小的电电容在线线上，后后者则是是多了一一段分支支。这两两个情况况都会对对高速信信号多多多少少会会有点影影响，影影响的程程度就跟跟信号的的频率速速度和信信号缘变变化率(edgge rratee)有关关。影响响大小可可透过仿仿真得知知。原则则上测试试点越小小越好(当然还还要满足足测试机机具的要要求)分分支越短短越好。15、若若干PCCB 组组成系统统，各板板之间的的地线应应如何连连接？各个PCCB 板板子相互互连接之之间的信信号或电电源在动动作时，例例如A 板子有有电源或或信号送送到B 板子，一一定会有有等量的的电流从从地层流流回到AA 板子子 (此此为Kiirchhofff cuurreent
13、laww)。这这地层上上的电流流会找阻阻抗最小小的地方方流回去去。所以以，在各各个不管管是电源源或信号号相互连连接的接接口处，分分配给地地层的管管脚数不不能太少少，以降降低阻抗抗，这样样可以降降低地层层上的噪噪声。另另外，也也可以分分析整个个电流环环路，尤尤其是电电流较大大的部分分，调整整地层或或地线的的接法，来来控制电电流的走走法(例例如，在在某处制制造低阻阻抗，让让大部分分的电流流从这个个地方走走)，降降低对其其它较敏敏感信号号的影响响。16、能能介绍一一些国外外关于高高速PCCB 设设计的技技术书籍籍和资料料吗？现在高速速数字电电路的应应用有通通信网路路和计算算机等相相关领域域。在通通信
14、网路路方面，PPCB 板的工工作频率率已达GGHz 上下，迭迭层数就就我所知知有到440 层层之多。计计算机相相关应用用也因为为芯片的的进步，无无论是一一般的PPC 或或服务器器(Seerveer)，板板子上的的最高工工作频率率也已经经达到4400MMHz (如RRambbus)以上。因因应这高高速高密密度走线线需求，盲盲埋孔(bliind/burriedd viias)、miircrroviias 及buuildd-upp 制程程工艺的的需求也也渐渐越越来越多多。这些些设计需需求都有有厂商可可大量生生产。17、两两个常被被参考的的特性阻阻抗公式式：a.微带带线(mmicrrosttripp)
15、Z=877/ssqrtt(Err+1.41)lln55.988H/(0.88W+TT) 其中，WW 为线线宽，TT 为走走线的铜铜皮厚度度，H 为走线线到参考考平面的的距离，EEr 是是PCBB 板材材质的介介电常数数(diieleectrric connstaant)。此公公式必须须在0.1(W/HH)22.0 及1(Err)115 的的情况才才能应用用。b.带状状线(sstriipliine)Z=60/sqrrt(EEr)ln4H/0.67(T+0.88W) 其其中，HH 为两两参考平平面的距距离，并并且走线线位于两两参考平平面的中中间。此此公式必必须在WW/H0.335 及及T/HH10
16、0MHz）高密度PCB 设计中的技巧?在设计高高速高密密度PCCB 时时，串扰扰(crrossstallk iinteerfeerennce)确实是是要特别别注意的的，因为为它对时时序(ttimiing)与信号号完整性性(siignaal iinteegriity)有很大大的影响响。以下下提供几几个注意意的地方方：1.控制制走线特特性阻抗抗的连续续与匹配配。2.走线线间距的的大小。一一般常看看到的间间距为两两倍线宽宽。可以以透过仿仿真来知知道走线线间距对对时序及及信号完完整性的的影响，找找出可容容忍的最最小间距距。不同同芯片信信号的结结果可能能不同。3.选择择适当的的端接方方式。4.避免免上下
17、相相邻两层层的走线线方向相相同，甚甚至有走走线正好好上下重重迭在一一起，因因为这种种串扰比比同层相相邻走线线的情形形还大。5.利用用盲埋孔孔(bllindd/buurieed vvia)来增加加走线面面积。但但是PCCB 板板的制作作成本会会增加。在在实际执执行时确确实很难难达到完完全平行行与等长长，不过过还是要要尽量做做到。除除此以外外，可以以预留差差分端接接和共模模端接，以以缓和对对时序与与信号完完整性的的影响。23、模模拟电源源处的滤滤波经常常是用LLC 电电路。但但是为什什么有时时LC 比RCC 滤波波效果差差？LC 与与RC 滤波效效果的比比较必须须考虑所所要滤掉掉的频带带与电感感值
18、的选选择是否否恰当。因因为电感感的感抗抗(reeacttancce)大大小与电电感值和和频率有有关。如如果电源源的噪声声频率较较低，而而电感值值又不够够大，这这时滤波波效果可可能不如如RC。但但是，使使用RCC 滤波波要付出出的代价价是电阻阻本身会会耗能，效效率较差差，且要要注意所所选电阻阻能承受受的功率率。24、滤滤波时选选用电感感，电容容值的方方法是什什么？电感值的的选用除除了考虑虑所想滤滤掉的噪噪声频率率外，还还要考虑虑瞬时电电流的反反应能力力。如果果LC 的输出出端会有有机会需需要瞬间间输出大大电流，则则电感值值太大会会阻碍此此大电流流流经此此电感的的速度，增增加纹波波噪声(rippp
19、lee nooisee)。电电容值则则和所能能容忍的的纹波噪噪声规范范值的大大小有关关。纹波波噪声值值要求越越小，电电容值会会较大。而而电容的的ESRR/ESSL 也也会有影影响。另另外，如如果这LLC 是是放在开开关式电电源(sswittchiing reggulaatioon ppoweer)的的输出端端时，还还要注意意此LCC所产生生的极点点零点(polle/zzeroo)对负负反馈控控制(nnegaativve ffeeddbacck cconttroll)回路路稳定度度的影响响。25、如如何尽可可能的达达到EMMC 要要求，又又不致造造成太大大的成本本压力？PCB 板上会会因EMMC
20、 而而增加的的成本通通常是因因增加地地层数目目以增强强屏蔽效效应及增增加了fferrriteebeaad、cchokke 等等抑制高高频谐波波器件的的缘故。除除此之外外，通常常还是需需搭配其其它机构构上的屏屏蔽结构构才能使使整个系系统通过过EMCC 的要要求。以以下仅就就PCBB 板的的设计技技巧提供供几个降降低电路路产生的的电磁辐辐射效应应。1、尽可可能选用用信号斜斜率(ssleww raate)较慢的的器件，以以降低信信号所产产生的高高频成分分。 22、注意意高频器器件摆放放的位置置，不要要太靠近近对外的的连接器器。3、注意意高速信信号的阻阻抗匹配配，走线线层及其其回流电电流路径径(ree
21、turrn ccurrrentt paath)， 以以减少高高频的反反射与辐辐射。4、在各各器件的的电源管管脚放置置足够与与适当的的去耦合合电容以以缓和电电源层和和地层上上的噪声声。特别别注意电电容的频频率响应应与温度度的特性性是否符符合设计计所需。5、对外外的连接接器附近近的地可可与地层层做适当当分割，并并将连接接器的地地就近接接到chhasssis grooundd。6、可适适当运用用grooundd guuardd/shhuntt trracees 在在一些特特别高速速的信号号旁。但但要注意意guaard/shuuntttracces 对走线线特性阻阻抗的影影响。7、电源源层比地地层内缩
22、缩20HH，H 为电源源层与地地层之间间的距离离。26、当当一块PPCB 板中有有多个数数/模功功能块时时，常规规做法是是要将数数/模地地分开，原原因何在在？将数/模模地分开开的原因因是因为为数字电电路在高高低电位位切换时时会在电电源和地地产生噪噪声，噪噪声的大大小跟信信号的速速度及电电流大小小有关。如如果地平平面上不不分割且且由数字字区域电电路所产产生的噪噪声较大大而模拟拟区域的的电路又又非常接接近，则则即使数数模信号号不交叉叉， 模模拟的信信号依然然会被地地噪声干干扰。也也就是说说数模地地不分割割的方式式只能在在模拟电电路区域域距产生生大噪声声的数字字电路区区域较远远时使用用。27、另另一
23、种作作法是在在确保数数/模分分开布局局，且数数/模信信号走线线相互不不交叉的的情况下下，整个个PCBB板地不不做分割割，数/模地都都连到这这个地平平面上。道道理何在在？数模信号号走线不不能交叉叉的要求求是因为为速度稍稍快的数数字信号号其返回回电流路路径(rretuurn currrenntpaath)会尽量量沿着走走线的下下方附近近的地流流回数字字信号的的源头，若若数模信信号走线线交叉，则则返回电电流所产产生的噪噪声便会会出现在在模拟电电路区域域内。28、在在高速PPCB 设计原原理图设设计时，如如何考虑虑阻抗匹匹配问题题？在设计高高速PCCB 电电路时，阻阻抗匹配配是设计计的要素素之一。而而
24、阻抗值值跟走线线方式有有绝对的的关系，例例如是走走在表面面(miicroostrrip)或内层层(sttripplinne/ddoubble strripllinee)，与与参考层层(电源源层或地地层)的的距离，走走线宽度度，PCCB 材材质等均均会影响响走线的的特性阻阻抗值。也也就是说说要在布布线后才才能确定定阻抗值值。一般般仿真软软件会因因线路模模型或所所使用的的数学算算法的限限制而无无法考虑虑到一些些阻抗不不连续的的布线情情况，这这时候在在原理图图上只能能预留一一些teermiinattorss(端接接)，如如串联电电阻等，来来缓和走走线阻抗抗不连续续的效应应。真正正根本解解决问题题的方
25、法法还是布布线时尽尽量注意意避免阻阻抗不连连续的发发生。29、哪哪里能提提供比较较准确的的IBIIS 模模型库？IBISS 模型型的准确确性直接接影响到到仿真的的结果。基基本上IIBISS 可看看成是实实际芯片片I/OO buuffeer 等等效电路路的电气气特性资资料，一一般可由由SPIICE 模型转转换而得得 (亦亦可采用用测量，但但限制较较多)，而而SPIICE的的资料与与芯片制制造有绝绝对的关关系，所所以同样样一个器器件不同同芯片厂厂商提供供，其SSPICCE 的的资料是是不同的的，进而而转换后后的IBBIS 模型内内之资料料也会随随之而异异。也就就是说，如如果用了了A 厂厂商的器器件
26、，只只有他们们有能力力提供他他们器件件准确模模型资料料，因为为没有其其它人会会比他们们更清楚楚他们的的器件是是由何种种工艺做做出来的的。如果果厂商所所提供的的IBIIS 不不准确， 只能不不断要求求该厂商商改进才才是根本本解决之之道。30、在在高速PPCB 设计时时，设计计者应该该从那些些方面去去考虑EEMC、EEMI 的规则则呢？一般EMMI/EEMC 设计时时需要同同时考虑虑辐射(raddiatted)与传导导(coonduucteed)两两个方面面. 前前者归属属于频率率较高的的部分(300MHzz)后者者则是较较低频的的部分(300MHzz). 所以不不能只注注意高频频而忽略略低频的的
27、部分.一个好的的EMII/EMMC 设设计必须须一开始始布局时时就要考考虑到器器件的位位置, PCBB 迭层层的安排排, 重重要联机机的走法法, 器器件的选选择等, 如果果这些没没有事前前有较佳佳的安排排, 事事后解决决则会事事倍功半半, 增增加成本本. 例例如时钟钟产生器器的位置置尽量不不要靠近近对外的的连接器器, 高高速信号号尽量走走内层并并注意特特性阻抗抗匹配与与参考层层的连续续以减少少反射, 器件件所推的的信号之之斜率(sleew rratee)尽量量小以减减低高频频成分, 选择择去耦合合(deecouupliing/byppasss)电容容时注意意其频率率响应是是否符合合需求以以降低
28、电电源层噪噪声. 另外, 注意意高频信信号电流流之回流流路径使使其回路路面积尽尽量小(也就是是回路阻阻抗looopiimpeedannce 尽量小小)以减减少辐射射. 还还可以用用分割地地层的方方式以控控制高频频噪声的的范围. 最后后, 适适当的选选择PCCB 与与外壳的的接地点点(chhasssis grooundd)。31、如如何选择择EDAA 工具具？目前的ppcb 设计软软件中，热热分析都都不是强强项，所所以并不不建议选选用，其其它的功功能1.3.44 可以以选择PPADSS 或CCadeencee 性能能价格比比都不错错。PLLD 的的设计的的初学者者可以采采用PLLD 芯芯片厂家家
29、提供的的集成环环境，在在做到百百万门以以上的设设计时可可以选用用单点工工具。32、请请推荐一一种适合合于高速速信号处处理和传传输的EEDA 软件。常规的电电路设计计，INNNOVVEDAA 的 PADDS 就就非常不不错，且且有配合合用的仿仿真软件件，而这这类设计计往往占占据了770%的的应用场场合。在在做高速速电路设设计，模模拟和数数字混合合电路，采采用Caadennce的的解决方方案应该该属于性性能价格格比较好好的软件件，当然然Menntorr 的性性能还是是非常不不错的，特特别是它它的设计计流程管管理方面面应该是是最为优优秀的。33、对对PCBB 板各各层含义义的解释释Topooverr
30、layy -顶顶层器件件名称， 也叫 topp siilksscreeen 或者 topp coompoonennt llegeend, 比如如 R11 C55,ICC10.botttommoveerlaay-同同理muultiilayyer-如果果你设计计一个44 层板板，你放放置一个个 frree padd orr viia, 定义它它作为mmulttilaay 那那么它的的padd 就会会自动出出现在44 个层层上，如如果你只只定义它它是toop llayeer, 那么它它的paad 就就会只出出现在顶顶层上。34、22G 以以上高频频PCBB 设计计，走线线,排版版,应重重点注意意哪些
31、方方面？2G 以以上高频频PCBB 属于于射频电电路设计计，不在在高速数数字电路路设计讨讨论范围围内。而而射频电电路的布布局（llayoout)和布线线（rooutiing)应该和和原理图图一起考考虑的，因因为布局局布线都都会造成成分布效效应。而而且，射射频电路路设计一一些无源源器件是是通过参参数化定定义，特特殊形状状铜箔实实现，因因此要求求EDAA工具能能够提供供参数化化器件，能能够编辑辑特殊形形状铜箔箔。Meentoor 公公司的bboarrdsttatiion 中有专专门的RRF 设设计模块块，能够够满足这这些要求求。而且且，一般般射频设设计要求求有专门门射频电电路分析析工具，业业界最著
32、著名的是是agiilennt 的的eessoftt，和MMenttor 的工具具有很好好的接口口。35、22G 以以上高频频PCBB 设计计，微带带的设计计应遵循循哪些规规则?射频微带带线设计计，需要要用三维维场分析析工具提提取传输输线参数数。所有有的规则则应该在在这个场场提取工工具中规规定。36、对对于全数数字信号号的PCCB，板板上有一一个800MHzz 的钟钟源。除除了采用用丝网（接接地）外外，为了了保证有有足够的的驱动能能力，还还应该采采用什么么样的电电路进行行保护？确保时钟钟的驱动动能力，不不应该通通过保护护实现，一一般采用用时钟驱驱动芯片片。一般般担心时时钟驱动动能力，是是因为多多
33、个时钟钟负载造造成。采采用时钟钟驱动芯芯片，将将一个时时钟信号号变成几几个，采采用点到到点的连连接。选选择驱动动芯片，除除了保证证与负载载基本匹匹配，信信号沿满满足要求求（一般般时钟为为沿有效效信号），在在计算系系统时序序时，要要算上时时钟在驱驱动芯片片内时延延。37、如如果用单单独的时时钟信号号板，一一般采用用什么样样的接口口，来保保证时钟钟信号的的传输受受到的影影响小？时钟信号号越短，传传输线效效应越小小。采用用单独的的时钟信信号板，会会增加信信号布线线长度。而而且单板板的接地地供电也也是问题题。如果果要长距距离传输输，建议议采用差差分信号号。LVVDS 信号可可以满足足驱动能能力要求求，
34、不过过您的时时钟不是是太快，没没有必要要。38、227M,SDRRAM 时钟线线（800M-990M），这这些时钟钟线二三三次谐波波刚好在在VHFF 波段段，从接接收端高高频窜入入后干扰扰很大。除除了缩短短线长以以外，还还有那些些好办法法？如果是三三次谐波波大，二二次谐波波小，可可能因为为信号占占空比为为50%，因为为这种情情况下，信信号没有有偶次谐谐波。这这时需要要修改一一下信号号占空比比。此外外，对于于如果是是单向的的时钟信信号，一一般采用用源端串串联匹配配。这样样可以抑抑制二次次反射，但但不会影影响时钟钟沿速率率。源端端匹配值值，可以以采用下下图公式式得到。39、什什么是走走线的拓拓扑架构构？Topoologgy,有有的也叫叫rouutinng oordeer.对对于多端端口连接接的网络络的布线线次序。40、怎怎样调整整走线的的拓扑架架构来提提高信号号的完整整性？这种网络络信号方方向比较较复杂，因因为对单单向，双双向信号号，不同同电平种种类信号号，拓朴朴影响都都不一样样，很难难说哪种种拓朴对对信号质质量有利利。而且且作前仿仿真时，采采用何种种拓朴对对工程师师要求很很高，要要求对电电路原理理，信号号类型，甚甚至布线线难度等等都要了了解。