计算机中的逻辑电路课件.ppt

《计算机中的逻辑电路课件.ppt》由会员分享，可在线阅读，更多相关《计算机中的逻辑电路课件.ppt（65页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、计算机中的逻辑电路第1页，此课件共65页哦第3章计算机中的逻辑电路 本章从功能角度介绍组合电路及时序电路的基本逻辑单元电路，介绍分析和设计逻辑电路的基本工具（逻辑代数）和方法。并力求使学生在完成本章学习后达到两个目的：1.在给出功能要求（文字说明或逻辑函数）的前提下，能用基本逻辑单元电路完成给定功能的电路设计。2.在给出逻辑电路的前提下，能写出它的逻辑表达式，并大致描述其功能。要求学生重点把握基本门电路、触发器及寄存器的基本功能，并在此基础上进行电路的分析与设计。3.1 逻辑代数3.2 门电路3.3 逻辑电路的分析与设计3.4 触发器及寄存器3.5 小结第2页，此课件共65页哦3.1 逻辑代数

2、3.1 逻辑代数 逻辑代数最初是由英国数家布尔（GBoole）首先提出来的，也被称为布尔代数。后来香农（Shanon）将布尔代数用到开关矩阵电路中，因而又称为开关代数。逻辑代数的变量称为逻辑变量。逻辑变量与普通代数变量不同，逻辑变量的取值只有“1”和“0”，也就是说逻辑电路中只有两种逻辑状态。这里的“1”和“0”可以由数字系统中的电平的高低、开关的断通和信号的有无来表示。因而，它们已没有数量大小的概念，只表示两种不同的逻辑状态。第3页，此课件共65页哦3.1 逻辑代数3.1.1 基本逻辑运算与逻辑函数 逻辑代数中最基本的运算为“与”、“或”和“非”运算。逻辑运算又被称为逻辑关系。逻辑变量通过逻

3、辑关系组成逻辑函数。相应地，有“与函数”、“或函数”和“非函数”三种基本逻辑函数。1“与”逻辑：2“或”逻辑：3“非”逻辑：第4页，此课件共65页哦3.1 逻辑代数三种运算对应的真值表：把所有逻辑变量和逻辑函数的值以表格的形式表示出来，称为真值表。真值表的左半部分是所有可能的变量取值的组合，右半部分是对应变量取值的函数值。真值表对于分析逻辑关系、简化逻辑运算都是非常有用的。二变量的与逻辑真值表如下图所列，它清楚地表明了与逻辑关系。第5页，此课件共65页哦3.1 逻辑代数3.1.2 复合逻辑运算与复合逻辑函数1与非逻辑2或非逻辑3异或逻辑4同或逻辑与非、或非逻辑运算的真值表 同或、异或逻辑运算的

4、真值表 第6页，此课件共65页哦3.1 逻辑代数3.1.3 基本定律 如普通代数有其运算规律一样，逻辑代数运算也有其自身的规律。这些规律有的与普通代数相同，有些是其自身所特有的。1公理 数字代数中，变量的取值只有“1”和“0”二值，根据逻辑运算定义，下面的式子是很容易理解和记忆的：A0=0 A1=A A+0=A A+1=1 AA=A A+A=A A=0 A+=1 =A 2定律 逻辑代数运算的规律，见下面的表。这些定律有些是公理，根据逻辑代数的性质就可以得出来，而有些则需要证明。证明的方法可以是把所有逻辑变量和函数列成真值表，证明等式成立。其中反演定律也称为德摩根定理，是个非常有用的公式。第7页

5、，此课件共65页哦3.1 逻辑代数逻辑代数的一般定律第8页，此课件共65页哦3.1 逻辑代数3代入规则 任何一个含有变量A的逻辑等式中，所有变量A都可代之以另一个逻辑函数Y，等式仍然成立，这就是代入规则。注意，在对复杂的逻辑式进行运算时，仍需遵守普通代数一样的运算优先顺序，即先算括号里的内容，其次算乘法，最后算加法。【例3-1】用代入规则证明德摩根定理也适用于多变量的情况。解：已知二变量的德摩根定理为：以及 现以（B+C）代入左边等式中B的位置，同时以（BC）代入右边等式中B的位置，于是得到 为了简化书写，除了乘法运算的“”可以省略以外，对一个乘积项或逻辑式求反时，乘积项或逻辑式外边的括号也可

6、以省略。如第9页，此课件共65页哦3.1 逻辑代数4反演规则 对一个原函数求反函数的过程叫做反演。反演规则是说将原逻辑函数中所有的“”变成“+”，“+”变成“”；0换成1；1换成0；原变量换成反变量，反变量换成原变量。这样所得到的新逻辑函数就是其反函数，或成为补函数。应用反演规则可以很方便地求出反函数。在使用反演规则时还需注意：仍需遵守“先括号，然后乘，最后加”的运算有优先顺序；再有，多个变量上的非号应保持不变，或视为一个子函数再进行反演。【例3-2】已知Y=A（B+C）+C D，求解：依据反演定律可直接写出第10页，此课件共65页哦3.1 逻辑代数5对偶规则 如果把任何一个逻辑表达式Y中的“

7、”变成“+”，“+”变成“”；0换成1；1换成0，则得到一个新的逻辑式Y 这个Y叫Y的对偶式。例如：Y=A（B+C），则Y=A+BC 对偶规则是指：如果两逻辑表达式相等，则它们的对偶式也相等。为了证明两个逻辑式相等，也可以通过证明它们的对偶式相等来完成，因为有些情况下证明它们的对偶式相等更容易。前面给出的公式中许多皆互为对偶式，所以，对偶规则在证明和化简逻辑函数中被广泛应用。第11页，此课件共65页哦3.1 逻辑代数3.1.4 逻辑表达式与真值表之间的相互转化1从逻辑表达式到真值表 在转化时，先将所有变量的取值组合列在真值表的左半部分，为确保列出全部组合，一般以二进制的计数顺序填写；再将所有取

8、值组合中的变量值逐一代入逻辑式求出函数值，填在表的右半部分相应行上，即可得到真值表。【例3-3】已知逻辑函数解：将A、B、C的各种取值逐一代入Y式中计算，将计算结果列表，即得到如a真值表：a 有时为了运算方便，b 往往在表中借助中 间函数列。如b表：第12页，此课件共65页哦3.1 逻辑代数2从真值表到逻辑表达式 【例3-4】已知一个判别函数的真值表如a表所示，试写出它的逻辑函数式。解：由真值表可见，只有当A、B、C三个输入变量取值为以下三种情况时，Y等于1：A=0、B=1、C=1 A=1、B=0、C=1 A=1、B=1、C=0 而当A=0、B=1、C=1时，必然使乘积项BC等于1；当A=1、

9、B=0、C=1时，必然使乘积项AC等于1；当A=1、B=1、C=0时，必然使乘积项AB等于1；而只要这三组取值有一组满足，Y就为1。因此Y的逻辑函数应当等于这三个乘积项之和 a 即第13页，此课件共65页哦3.1 逻辑代数通过【例3-4】可以总结出从真值表写出逻辑函数式的一般步骤：1.找出真值表中使逻辑函数Y为1的那些输入变量取值的组合。2.每组输入变量取值的组合应对应一个乘积项，其中取值为1的用原变量表示，取值为0的用反变量表示。3.将这些乘积项相加，即得到函数Y的逻辑表达式。第14页，此课件共65页哦3.1 逻辑代数3.1.5 逻辑函数的标准形式 最常见的标准形式有最小项之和和最大项之积两

10、种。它们都有这样的特点：逻辑函数的每一项中都包含全部变量，而且每一项中每个变量以原变量或反变量的形式出现一次。式中的每一项可以是积项，也可以是和项。下面给出两种逻辑函数的标准形式。即逻辑函数的最小项之和形式和逻辑函数的最大项之积形式。1最小项之和形式 在逻辑函数中若m为包含n个因子的乘积项，而且这几个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。例如，A、B、C三个变量的最小项共有8个（即个23）分别为 所以说n变量的最小项应有 个。第15页，此课件共65页哦3.1 逻辑代数第16页，此课件共65页哦3.1 逻辑代数 当乘积之和表达式中的所有乘积项都是最小项时，该式就为

11、最小项表达式。以下给出三变量和四变量的最小项表达式的例子：最小项表达式与真值表之间的一一对应关系可总结为：真值表中的每一行取值对应一个最小项，三变量最小项与四变量最小项分别见下页表（a）与(b)。最小项表达式中包含的最小项对应于真值表中函数值为“1”的行。任何逻辑函数都有唯一的最小项表达式，任何形式的函数表达式都可以写成最小项表达式形式。第17页，此课件共65页哦3.1 逻辑代数第18页，此课件共65页哦3.1 逻辑代数2最大项之积形式第19页，此课件共65页哦3.1 逻辑代数 第20页，此课件共65页哦3.1 逻辑代数第21页，此课件共65页哦3.1 逻辑代数 第22页，此课件共65页哦3.

12、1 逻辑代数第23页，此课件共65页哦3.1 逻辑代数3.1.6 逻辑表达式的化简 我们知道，一个逻辑函数可以写成多个不同形式的逻辑表达式，即使同一种形式的表达式的繁简程度也不尽相同。简洁的逻辑式，不仅逻辑关系明显，而且可能以最少的元件构成逻辑电路实现这个逻辑函数。所以，往往需要对逻辑函数进行化简。化简的目的是使逻辑函数中的项式最少，每一项包含的因子也最少。下面介绍两种常用的化简方法：代数化简法和卡诺图化简法。1逻辑代数化简法 逻辑代数化简法就是利用逻辑代数的基本公理和定律对给定的逻辑函数表达式进行化简。常用的逻辑代数化简法有吸收法、消去法、并项法、配项法。第24页，此课件共65页哦3.1 逻

13、辑代数第25页，此课件共65页哦3.1 逻辑代数2卡诺图化简法 卡诺图化简法是借助于卡诺图的一种几何化简法。代数化简法技巧性强，化简的结果是否最简不易判断；而卡诺图化简法是一种肯定能得到最简结果的方法，但是它只适用于变量较少的情况。1）卡诺图的结构 逻辑相邻：若两个乘积项（或两个和项）只有一个变量取值相反，其它变量都相同，则这两项可以合并为一项。这样的项称为逻辑相邻项。例如：卡诺图是变形的真值表，用方格图表示自变量取值和相应的函数值。其构造特点是：自变量取值按循环码排列，使卡诺图中任意两个相邻的方格对应的最小项（或最大项）只有一个变量不同，从而将逻辑相邻项转换为几何相邻项，方便相邻项的合并。下

14、图分别给出了三变量、四变量和五变量的卡诺图。第26页，此课件共65页哦3.1 逻辑代数第27页，此课件共65页哦3.1 逻辑代数2）在卡诺图上合并最小项（或最大项）卡诺图上任意两个相邻的最小项（或最大项）可以合并为一个乘积项（或和项），并消去其中取值不同的变量。下图给出了两变量卡诺图中两个相邻项的合并情况。第28页，此课件共65页哦3.1 逻辑代数 卡诺图中四个相邻项也可以合并为一项，并消去其中两个取值不同的变量。图3-9给出了两变量卡诺图中四个相邻项的合并情况。第29页，此课件共65页哦3.1 逻辑代数 卡诺图中八个相邻项可以合并为一项，并消去其中三个取值不同的变量。图3-10给出了五变量卡

15、诺图中八个相邻项合并的情况，也给出了五变量卡诺图中镜像相邻的最小项合并的情形。第30页，此课件共65页哦3.1 逻辑代数卡诺图中合并的结果表示：圈“1”将最小项合并为乘积项，所有卡诺圈对应的乘积项之和就是最简与或式。乘积项的书写规则：卡诺圈对应的自变量取值为“1”时，则该自变量在乘积项中取原变量形式；取值为“0”时，为反变量形式。圈“0”对应于最大项的合并，每个圈中的最大项合并为一个和项，所有卡诺圈对应的和项之积就是最简或与式。和项中的书写规则：取值为“0”的自变量写成原变量形式，取值为“1”的自变量写成反变量形式。说明：卡诺图上圈“1”的原则圈的个数最少。每个圈尽可能大。为了防止化简后的表达

16、式中出现冗余项，必须保证卡诺图中的每个圈中至少有一个“1”（或“0”）是没有被其它圈圈过的。第31页，此课件共65页哦3.1 逻辑代数3）卡诺图化简逻辑表达式举例【例3-7】用卡诺图化简F(A,B,C,D)=m(0,3,9,11,12,13,15)，写出最简与或式。解：步骤：A.画出四变量卡诺图；B.填图（将最小项对应的“1”填入卡诺图）；C.圈“1”（先圈孤立的“1”，再圈只有一种合并方式的两个“1”，然后是四个 “1”，）D.读出（将化简结果读出，写出最简与或式）最简与或式为：第32页，此课件共65页哦3.1 逻辑代数【例3-8】用卡诺图化简函数F(A,B,C,D)=m(1,2,3,4,5

17、,6,7,11)，分别求出最简与或式和最简 或与式。第33页，此课件共65页哦3.2 门电路 用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。基本门电路“与门”、“或门”、“非门”分别对应实现三种基本逻辑运算与、或、非。组合门电路对应实现组合逻辑运算。用基本的门电路可以构成复杂的逻辑电路，完成任何逻辑运算功能，这些逻辑电路是构成计算机及其他数字电路的重要基础，门电路的功能可描述如图：所有门电路都满足如下特点：每个单元都有若干个输入端、1个输出端每端只有两种不同的稳定状态，逻辑“真”或“假”，或称“1”或“0”第34页，此课件共65页哦3.2 门电路3.2.1 三种基本门1与门与门对应

18、与运算。我们可以把与门的功能描述为：当且仅当所有的输入端状态都为1时，输出端状态才为1，否则为0。或者：只要有一个输入端为0，输出端就为0。2或门或门对应或运算。功能可描述为：当且仅当所有的输入端状态都为0时，输出端状态才为0，否则为1。或者：只要有一个输入端为1，输出端就为1。3非门与门对应非运算。其输出端状态永远与输入端相反。国内、国际常用的三种基本门电路的符号如图所示：第35页，此课件共65页哦3.2 门电路3.2.2 门电路的真值表 我们也可把门电路的功能真值用表来概括。真值表中左半部分对应所有可能的输入状态组合（输入组合一般以二进制计数顺序填写），右半部分是相应于输入组合的输出状态。

19、两输入端与门、或门及非门真值表见表（a）、（b）及（c）。总结与门、或门真值表，我们归纳如下：0和任何数相与都为01和任何数相与都为另一个数本身1和任何数相或都为10和任何数相或都为另一个数本身第36页，此课件共65页哦3.2 门电路3.2.3 门电路的波形图 真值表能全面反映出门电路输出端与输入端之间的逻辑关系，但却不能形象反映输出端与输入端之间瞬间的逻辑关系。波形图却可形象地表示出输出端与输入端之间瞬间的逻辑关系。所谓的波形图是指逻辑电路中某点点位随时间变化的波形。两输入端与门、或门的波形图如图所示。图示中很形象地描绘了与门、或门输出端随输入端状态变化的对应。需要说明的是：图并没有标出时间

20、轴，因为这里强调的是输出端和输入端之间的关系，具体对应的时间并不重要。第37页，此课件共65页哦3.2 门电路3.2.4 几种常用组合门电路 前面介绍了基本门电路及其真值表、波形图。正如复杂问题的解法可以通过相应的算法，最终化为四则运算等初等数学方法进行运算一样，任何复杂的逻辑问题，最终均可用“与”、“或”、“非”这三种基本逻辑运算的组合加以描述。常用的组合逻辑电路单元有“与非门”、“或非门”、“异或门”、“同或门”等，它们都是计算机中广泛应用的基本组合逻辑电路单元。下页的表给出了这几种组合逻辑门电路的功能、符号（上面一个为国内符号、下面的为国际符号）、逻辑表达式及真值表。第38页，此课件共6

21、5页哦3.2 门电路 “与非门”、“或非门”在功能上相当于一个与门、或门再加上一个非门，都 是先“与”、“或”再“非”；“异或门”是输入相同时输 出为0，输入不同输出则 为1；反之，“同或门”是输 入相同则输出为1，输入 不同则输出为0。第39页，此课件共65页哦3.3 逻辑电路的分析与设计 前两节我们介绍了各种常用门电路以及分析和设计逻辑电路的基本工具-逻辑代数。下面我们通过一个实例来体验门电路的功能。图中包含了两个非门、三个与门以及一个或门。整个电路有两个输入端、两个输出端。我们可根据各门的输入及输出端的关系写出电路输出端S和C的表达式：第40页，此课件共65页哦3.3 逻辑电路的分析与设

22、计 为了搞清楚电路输出端和输入端状态之间的关系，我们可根据逻辑表达式得出此电路的输入输出关系真值表如下 从真值表可以看出，如果把A和B看成被加数和加数，那么S和C正好对应这两个二进制数相加的和与进位。由此可知，此电路可实现两个一位二进制数相加的功能。由上例可以看出，用逻辑门电路相互连接可产生任意逻辑函数。而实际上，任意逻辑函数又都可指到一个相应逻辑电路的描述。我们便可以此来分析和设计逻辑电路。第41页，此课件共65页哦3.3 逻辑电路的分析与设计3.3.1 分析逻辑电路分析逻辑电路的步骤如下：A从输入端开始，逐个查出每个门的输出，将此作为下一级的输入，再查出其输出，又作为下一级的输入，如此继续

23、，直至产生函数值，写出输出端的逻辑表达式；B根据逻辑表达式填制逻辑电路输入输出真值表；C综合分析，给出逻辑电路的功能。第42页，此课件共65页哦3.3 逻辑电路的分析与设计第43页，此课件共65页哦3.3 逻辑电路的分析与设计 通过分析真值表，我们可以看出：相对于一组可能的输入状态组合，电路中的八个输出端的状态有且仅有一个输出端的状态为高；当把输入端ABC看成一个3位二进制数时，对应一组输入状态，输出端为高的那个输出端的下标正好对应输入状态的二进制数所代表的值。由此可知，如果把输入端看成二进制数的各位，输出端看成对应的八进制数字符号，此电路可以实现由二进制到八进制的数制转换，是一个进制转换器。

24、实际上，这是一个典型的三-八译码器。第44页，此课件共65页哦3.3 逻辑电路的分析与设计3.3.2 设计逻辑电路设计逻辑电路的步骤如下：A根据给出的命题确定好输入、输出端，作出真值表；B由真值表写出逻辑表达式（可做适当化简，以简化电路、节省器件）；C选择逻辑器件实现电路。第45页，此课件共65页哦3.3 逻辑电路的分析与设计【例3-12】试设计一电路：三输入一输出，当输入端中有两个以上（含两个）为1时，输出为1，否则为0。解：首先根据要求填制真值表：第46页，此课件共65页哦3.3 逻辑电路的分析与设计第47页，此课件共65页哦3.4 触发器及寄存器3.4 触发器及寄存器 前面我们介绍的各种

25、门电路属于没有记忆功能的组合电路。接下来我们要介绍有记忆功能的时序电路。时序电路的基本单元电路为触发器，能存放一位二进制信息；多个触发器构成寄存器，用来存放多位二进制信息。3.4.1 触发器计算机中的触发器第48页，此课件共65页哦3.4 触发器及寄存器能够存放一位二进制信息的触发器可描述如上图所示。从功能的角度，触发器可分为基本R-S触发器、D触发器、J-K触发器以及T计数器四种。但任何类型的触发器都满足下面的特点：具有多个输入端两输出端，且状态永远相反触发器具有两个稳定状态：“0”代表触发器寄存的是0，此时Q=0；“1”代表触发器寄存的是1，此时Q=1多输入端中有两个输入分别为清0端（R）

26、及置1端（S），R、S低电平有效，且不同时为0工作特点：R、S信号结束后，如无新代码输入，触发器就保持原来的“0”、“1”状态不变，直到有新的代码输入。触发器的输出并不随着输入的消失而消失。此即所谓记忆功能。第49页，此课件共65页哦3.4 触发器及寄存器1R-S触发器 R-S触发器的逻辑符号及功能表如下表所示，它只有两个输入端，R和S。R和S平时为高电平1，当为低电平0时为有效工作状态。当S为0时，将触发器置为1状态，即Q为1，Q非为0；当R为0时，将触发器置为0状态，即Q为0，Q非为1。S端又被称为置1端，相应地R端被称为置0或清0端。R和S不同时有效。第50页，此课件共65页哦3.4 触

27、发器及寄存器2D触发器 D触发器的逻辑符号及功能表如下表所示，它除了R和S输入端外，还有D和CP两个输入端。D端为数据端，用于输入数据；CP（Clock Pulse）端为时钟端，用于控制工作时序。D分两级工作：第一级为R、S清0、置1级。只要R或S有效，就将触发器清0、置1，D和CP端不起作用。第二级为D和CP联合控制级。当R、S无效时，在CP由低电平变为高电平的瞬间（形象地称这个瞬间的波形为正跳沿，相对而言，CP由高电平变为低电平称为负跳），触发器接收D端的数据，即Q=D。第51页，此课件共65页哦3.4 触发器及寄存器3J-K触发器 J-K触发器的逻辑符号及功能表如下表所示，它除了R和S输

28、入端外，还有J、K和CP三个输入端。J、K端为数据端，用于输入数据；CP（Clock Pulse）端为时钟端，用于控制工作时序。J-K触发器也是分两级工作：第一级为R、S清0、置1级。只要R或S有效，就将触发器清0、置1，J、K和CP端不起作用。第二级为J、K和CP联合控制级。当R、S无效时，在CP由高电平变为低电平的瞬间（有负跳时），触发器由J、K联合决定触发器状态。J与K相同时，在时钟的负跳沿，触发器翻转，即原来为0变为1，原来为1则变成0；J与K不同的时候，在时钟的负跳沿，触发器接收J的状态，即Q=J。第52页，此课件共65页哦3.4 触发器及寄存器4计数器T触发器与T触发器由于其工作中

29、状态在0和1之间变换，就象在进行1位二进制计数一样而被称为计数器。T触发器为不可控计数器，T触发器为可控计数器。它们的逻辑符号及功能表分别如表a和b所示。T触发器除了R和S输入端外，只有一个CP时钟端，在时钟的正跳沿，触发器翻为原来的反状态（翻转）。T触发器比T触发器多了一个控制端T。当T为1时触发器才可在时钟正跳沿翻转，T为0时触发器状态不变。T触发器与T触发器也是分两级工作，此不赘述。a b第53页，此课件共65页哦3.4 触发器及寄存器第54页，此课件共65页哦3.4 触发器及寄存器3.4.2 寄存器 寄存器是由触发器组成的、用于存放多位二进制信息的器件。一个触发器是一个一位寄存器，多个

30、触发器就可以组成一个多位的寄存器。由于寄存器在计算机中的作用不同，从而被命名不同，常用的有缓冲寄存器、移位寄存器、计数器等。1缓冲寄存器 缓冲寄存器它是用来暂存某个数据。下图是一个由4个D触发器组成的4位缓冲器。第55页，此课件共65页哦3.4 触发器及寄存器 可作成缓冲寄存器的J-K触发器 n位缓冲寄存器符号第56页，此课件共65页哦3.4 触发器及寄存器2移位寄存器 在计算机的工作中，在进行位运算、乘除法运算等好多场合要用到移位操作。移位寄存器能将所储存的数据逐位向左或向右移动，以完成计算机运行过程中所需的功能。图3-29为一由4位D触发器作成的4位右移寄存器。各触发器时钟端通过CLK统一

31、控制，移位前不能清0。在时钟的正跳沿，寄存器里的各位数据依次右移，Q0=Q1，Q1=Q2，Q2=Q3，Q3接收新输入的数据Din。第57页，此课件共65页哦3.4 触发器及寄存器3可控缓冲寄存器 可控缓冲寄存器在原来的基础上增加了控制端LOAD。当LOAD端为高电平时，来时钟跳沿，寄存器接收新数据X，否则保持原来的数据不变。如图3-30所示。第58页，此课件共65页哦3.4 触发器及寄存器4可控移位寄存器 下图是一个比较实用的多功能寄存器，它能实现左移、右移、输入、保持功能，这些功能的实现是由控制端LOAD（输入）、LS（左移）、RS（右移）来控制的，同一时刻这三个控制端只能有一个有效（高电平

32、有效），三者都无效时，保持原数据不变。CLR为清0端，CLK为统一时钟端，Lin、Rin分别位左移、右移时的新的数据输入端。第59页，此课件共65页哦3.4 触发器及寄存器3.4.3 计数器 计数器也是由若干个触发器组成的寄存器，它的特点是能够把存储在其中的数据在时钟信号来临时加1或减1。计数器的种类也很多，有异步计数器、同步计数器等。所谓的异步、同步是指组成计数器的各触发器的输出端Q是先后到达计数后的稳定状态还是同时到达。同步计数器里的各触发器时钟统一控制，时钟信号来临后，各触发器的输出端Q同时到达计数后的稳定状态；而异步计数器中各触发器的时钟分别控制，计数后各触发器Q端从低位到高位逐步达到

33、稳定状态，高一位的触发器靠低一位的触发器的Q端推动达到新的稳定状态，就象波浪逐级前行一样，所以，异步计数器又称行波计数器。这里，我们简单介绍异步计数器。下图是一个由J-K触发器组成的4位行波计数器。第60页，此课件共65页哦3.4 触发器及寄存器 各触发器的J、K端都悬空，为高电平，处于来时钟的负跳沿就翻转的状态。最低位触发器的CP端接外部时钟端（CLK），高位触发器的CP端接低位的Q端。低位的Q由1变为0时高位的Q翻转。计数时，CLR端有效低电平先将各位触发器清0，然后随着时钟信号的来临，Q3、Q2、Q1、Q0个触发器的状态由0000变为0001，再变为0010、0011、0100。这个计数

34、器是4位的，因此可以计16个数。从0000到1111。第61页，此课件共65页哦3.4 触发器及寄存器计数器的计数过程。如图所示：第62页，此课件共65页哦3.4 触发器及寄存器计数器也可用T触发器组成，如图所示：各触发器处于来时钟的正跳沿就翻转的状态。最低位触发器的CP端接外部时钟端（CLK），高位触发器的CP端接低位的端。低位的Q由1变为0时，即由0变1时，高位的Q翻转。第63页，此课件共65页哦3.4 触发器及寄存器波形图如图所示：第64页，此课件共65页哦3.5 小结 本章在介绍了逻辑代数、各种门电路的基础上介绍了逻辑电路的分析和设计，又在介绍触发器的基础上介绍了各种寄存器与计数器。对以后各章学习计算机各部件的组成及工作原理，是一个必不可少的基础。要求学生重点把握基本门电路、触发器及寄存器的基本功能，并对逻辑电路的分析与设计从思想上把握方法与步骤。第65页，此课件共65页哦