《第4章电路基础精选文档.ppt》由会员分享，可在线阅读，更多相关《第4章电路基础精选文档.ppt（99页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第4章电路基础本讲稿第一页，共九十九页4.1 编码器n编码器定义和功能n8线3线 二进制编码器n8421BCD码编码器n83二进制优先编码器74148n 扩展应用n习题与答案返回返回本讲稿第二页，共九十九页1.编码器定义和功能编码：将一组信号按一定规律编码，每一组代码都 有确定的含义。编码器：实现编码功能的逻辑电路返回返回本讲稿第三页，共九十九页2.8线3线 二进制编码器表达式：表达式：返回返回本讲稿第四页，共九十九页3.8421BCD码编码器与或表达式与非与非表达式返回返回本讲稿第五页，共九十九页4.83二进制优先编码器74148EI：输入使能EO：输出使能S：状态本讲稿第六页，共九十九页优
2、先编码器74148电路图本讲稿第七页，共九十九页74148符号与引脚排列引脚排列引脚排列符号符号返回返回本讲稿第八页，共九十九页5.扩展应用用2片“83”优先编码器组成“164”优先编码器返回返回本讲稿第九页，共九十九页4.2 译码器n译码器定义和功能n简单译码器n集成38译码器74138功能表n 译码器功能扩展n译码器应用产生逻辑函数n七段数码显示译码器n习题与答案返回返回本讲稿第十页，共九十九页1.译码器定义和功能译码：将具有特定含义的输入代码转换成相应的输出信号。m2n译码器主要有二进制、二十进制等。译码器：实现译码功能的逻辑电路返回返回本讲稿第十一页，共九十九页2.简单译码器2线4线译
3、码器：1线2线译码器：返回返回本讲稿第十二页，共九十九页3.集成38译码器74138功能表表达式：使能信号有效时：使能信号G1：高电平有效；G2A、G2B：为低电平有效本讲稿第十三页，共九十九页74138的符号与引脚排列引脚排列引脚排列符号符号返回返回本讲稿第十四页，共九十九页4.译码器功能扩展2片38译码器扩展为416译码器方案一：本讲稿第十五页，共九十九页译码器功能扩展2片38译码器扩展为416译码器方案二：本讲稿第十六页，共九十九页译码器功能扩展用3-8译码器74138和2-4译码器74139扩展成5-32译码器。返回返回本讲稿第十七页，共九十九页5.译码器应用产生逻辑函数3-8译码器表
4、达式：任何逻辑函数都可表示成最小项之和形式：所以可以用译码器和与非门实现逻辑函数。一般，n个输入端的译码器可实现n变量的逻辑函数。本讲稿第十八页，共九十九页译码器实现逻辑函数实例1实例1：设计用3-8译码器实现全减器功能的电路。全减器功能表：本讲稿第十九页，共九十九页实例1表达式及实现解：解：表达式把译码器输入A2、A1、A0分别接全减器的输入Ai、Bi、Ci-1，则输出表达式变为：本讲稿第二十页，共九十九页实例1电路本讲稿第二十一页，共九十九页译码器实现逻辑函数实例2实例2：用3-8译码器实现多输出函数：解：首先用两片3-8译码器扩展成4-16译码器，然 后用4-16译码器实现4变量函数。本
5、讲稿第二十二页，共九十九页实例2表达式及实现把4-16译码器的输入A3、A2、A1、A0分别接A、B、C、D，则有 Yi=mi ，mi 是A、B、C、D的最小项。所以：本讲稿第二十三页，共九十九页实例2电路F2F1返回返回本讲稿第二十四页，共九十九页6.七段数码显示译码器七段数码显示器：共阴极接法共阳极接法本讲稿第二十五页，共九十九页七段译码器功能表本讲稿第二十六页，共九十九页七段显示译码器表达式a:b:本讲稿第二十七页，共九十九页七段显示译码器表达式本讲稿第二十八页，共九十九页七段显示译码器原理电路本讲稿第二十九页，共九十九页7448显示功能：下表中：字段ag，1-亮、0-灭 输入端：1-高
6、电平、0-低电平、X-任意态7448是一种集成共阴七段译码器本讲稿第三十页，共九十九页7448功能表本讲稿第三十一页，共九十九页7448符号及引脚排列本讲稿第三十二页，共九十九页仅显示有效数字的实例返回返回本讲稿第三十三页，共九十九页4.3 数据选择器和数据分配器n数据选择器4-1数据选择器（MUX）n常用MUX表达式和功能表n8-1 MUX74151 功能表n数据选择器功能扩展n数据选择器应用实例n数据分配器n数据分配器原理n数据分配器功能表n用译码器做数据分配器n数据分配器扩展n实现数据传输n习题与答案返回返回本讲稿第三十四页，共九十九页4.3.1 数据选择器（MUX）n4-1数据选择器n
7、常用MUX表达式和功能表n8-1 MUX74151 功能表n数据选择器功能扩展n通道扩展n位扩展n数据选择器应用实例返回返回本讲稿第三十五页，共九十九页1.4-1数据选择器四选一选择器原理及符号本讲稿第三十六页，共九十九页 4-1MUX 74153原理图返回返回本讲稿第三十七页，共九十九页2.常用MUX表达式和功能表表达式：常见形式：返回返回本讲稿第三十八页，共九十九页3.8-1 MUX74151 功能表表达式：本讲稿第三十九页，共九十九页8-1 MUX 原理图返回返回本讲稿第四十页，共九十九页8-1 MUX 74151符号与引脚排列本讲稿第四十一页，共九十九页4.数据选择器功能扩展-通道扩展
8、 8-1扩展成扩展成16-1MUX本讲稿第四十二页，共九十九页数据选择器功能扩展-位扩展返回返回本讲稿第四十三页，共九十九页5.数据选择器应用实例逻辑函数的一般形式：MUX的输出表达式：令逻辑函数中 mi 所对应MUX输出表达式中的 Di=1，其余项所对应的Di=0，即可用MUX实现逻辑函数。一般，具有 n 个选通端的MUX可实现 n 变量的逻辑函数，最多可实现 n+1 个变量的逻辑函数。本讲稿第四十四页，共九十九页数据选择器应用实例1实例1：用8-1选择器74151实现函数：解：令74151的通道选择信号S2、S1、S0分别接A、B、C，数据输入端D0、D1、D2、D4接低电平，D3、D5、
9、D6、D7接高电平，即可实现电路。本讲稿第四十五页，共九十九页数据选择器应用实例1电路Y本讲稿第四十六页，共九十九页数据选择器应用实例2实例2：用一片数据选择器74151和必要的门设计 一个电路，输入为4位二进制数，当输入数 据能被2或5整除时输出为1，否则输出为0。解：设输入的4位二进制数为ABCD，输出用Y表示，则真值表如下：本讲稿第四十七页，共九十九页数据选择器应用实例2表达式 令8-1MUX的通道选择信号S2、S1、S0分别接A、B、C，则（mi 是S2、S1、S0的最小项）：整理得：本讲稿第四十八页，共九十九页数据选择器应用实例2电路令74151的数据输入信号D0、D1、D3、D4、
10、D5、D6 接 D，D2、D7接高电平，即可实现电路。Y本讲稿第四十九页，共九十九页数据选择器应用实例3实例3：用8-1MUX设计一个序列码10100110发生器。解：令D0D7=10100110，且S2S1S0从000开始按 加1规律变化，即可实现电路。Y本讲稿第五十页，共九十九页数据比较器应用实例4：返回返回用译码器和选择器实现数据比较：A（A3A2A1A0）=B（B3B2B1B0），Y=0YY本讲稿第五十一页，共九十九页4.3.2 数据分配器（DEMUX）n数据分配器原理n数据分配器功能表n用译码器做数据分配器n数据分配器扩展n实现数据传输返回返回本讲稿第五十二页，共九十九页1.数据分配
11、器原理1-4 DEMUX原理和电路图返回返回本讲稿第五十三页，共九十九页2.数据分配器功能表DEMUX函数表达式:Yi=D miDEMUX可用有控制端的译码器代替返回返回本讲稿第五十四页，共九十九页3.用译码器做数据分配器mi 是A2、A1、A0的一个最小项返回返回本讲稿第五十五页，共九十九页4.数据分配器扩展返回返回本讲稿第五十六页，共九十九页5.实现数据传输返回返回通道选择信号8路数据输入8 路数据输出本讲稿第五十七页，共九十九页4.4 算术运算电路n半加器n全加器n多位二进制全加器n超前进位加法器n算术逻辑单元电路n8421BCD码加减运算电路n习题与答案返回返回本讲稿第五十八页，共九十
12、九页1.半加器半加器:半加器是不考虑低位进位的加法器AiBiSiCi0000011010101101真值表：表达式:Si=Ai BiCi=Ai Bi符号：返回返回本讲稿第五十九页，共九十九页2.全加器全加器是考虑了低位进位的加法器。表达式：表达式：Si(A i,B i,C i-1)=m(1,2,4,7)=A iB iC i-1Ci(A i,B i,C i-1)=m(3,5,6,7)=A i B i+(A iBi)C i-1符号：真值表:返回返回本讲稿第六十页，共九十九页3.多位二进制全加器一种四位并行输入，并行输出的全加器如下图:缺点：速度慢返回返回本讲稿第六十一页，共九十九页4.超前进位加法
13、器 电路中各位的进位信号由专门的进位信号产生电路（进位门）同时产生。一位全加器进位信号Ci分析：Ci=AiBiCi-1+AiBiC i-1+AiBiC i-1+AiBiC i-1 =AiBi+(AiBi)C i-1=AiBi+(Ai+Bi)C i-1令：Gi=AiBi （进位产生函数）Pi=Ai+Bi 或 AiBi（进位传递函数）则：Ci=Gi+Pi Ci-1 所以有：C0=G0+P0 C-1 C1=G1+P1 C0 C2=G2+P2 C1 C3=G3+P3 C2本讲稿第六十二页，共九十九页各位的进位逐次代入得下式（式4.1）：C0=G0+P0 C-1 C1=G1+P1 C0 =G1+P1 G
14、0+P1P0 C-1C2=G2+P2 C1 =G2+P2 G1+P2P1 C0 =G2+P2 G1+P2P1 G0+P2P1 P0C-1C3=G3+P3 C2 =G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 G1+P3P2 P1C-1 =G3+P3 G2+P3P2 G1+P3P2 P1G0+P3P2 P1 P0C-1 式4.1说明只要各位数据和低位进位同时输入，各位之间的进位信号与和就能同时产生。本讲稿第六十三页，共九十九页和的产生式3.2：S0=A0B0C-1 S1=A1B1C0 S2=A2B2C1 S3=A3B3C2由式3.1和3.2可以构成四位超前进位加法器。超前进位四
15、位二进制全加器7483/283逻辑符号如下图：C-1C3A3A2A1A0:被加数B3B2B1B0:加数C-1:进位输入(Cin)C3:进位输出(Cout)本讲稿第六十四页，共九十九页7483/283符号与引脚排列本讲稿第六十五页，共九十九页超前进位产生器74182符号G0G3：进位产生输入P0P3：进位传递输入G：进位产生输出 G=G3+P3 G2+P3P2 G1+P3P2 P1G0P：进位传递产生输出 P=P3P2 P1 P0C-1：进位输入C0C2：进位输出C0=G0+P0 C-1 C1=G1+P1 G0+P1P0 C-1C2=G2+P2 G1+P2P1 G0+P2P1 P0C-1本讲稿第
16、六十六页，共九十九页超前进位产生器74182引脚排列本讲稿第六十七页，共九十九页二进制加法器的扩展例：例：用四位二进制加法器7483实现16位二进制 加法运算。解：如下图所示，IC3IC0为四位并行加法 器或四位超前进位加法器。本讲稿第六十八页，共九十九页二进制加/减可控运算电路IC1：四位二进制加法器Bi=BiMM=0:Bi=BiM=1:Bi=Bi返回返回C-1Co本讲稿第六十九页，共九十九页5.算术逻辑单元电路 算术逻辑单元可对输入数据进行算数或逻辑运算。简单算术逻辑单元原理图如下：本讲稿第七十页，共九十九页简单算术逻辑单元74381算术逻辑单元74381是一个集算数、逻辑和比较功能于一体
17、的具有正负逻辑控制功能的四位算逻单元，其功能表如下：选 择功能S2S1S0000清零001B A010A B011A+B100AB101AB110AB111预置本讲稿第七十一页，共九十九页74381符号和引脚排列本讲稿第七十二页，共九十九页算术逻辑单元74181 功能表：功能选择S3S2S1S0M=1逻辑运算M=0 算术运算C-1=1C-1=00000AA-1A0001ABAB-1AB0010ABAB-1AB00111-100100ABA+ABA+AB+10101BAB+ABAB+AB+10110ABA-B-1A-B0111ABABAB+11000ABA+ABA+AB+11001ABA+BA+
18、B+11010BAB+ABAB+AB+11011ABABAB+111000A+AA+A+11101ABAB+AAB+A+11110ABAB+AAB+A+11111AAA+1本讲稿第七十三页，共九十九页74181引脚排列S3S2S1S0：功能选择信号；F3F2F1F0：输出数据；A3A2A1A0，B3B2B1B0：输入数据；C-1：进位输入；C3：进位输出；P：进位传递，P=P3P2 P1 P0G：进位产生，G=G3+P3 G2+P3P2 G1+P3P2 P1G0本讲稿第七十四页，共九十九页构成16位超前进位加法器返回返回本讲稿第七十五页，共九十九页6.8421BCD码加运算电路8421BCD码
19、加法器：8421BCD码是用四位二进制数表示09的一种编码，其中有6种状态多余。当两个8421BCD码相加的和小于9时，和也是8421BCD码；但当和大于9时，它既不是二进制也不是8421BCD码，此时需将结果进行修正，以取得正确的8421BCD码。修正方法：在原来和的基础上再加6。修正结果见下页表本讲稿第七十六页，共九十九页修正结果表本讲稿第七十七页，共九十九页化简(2)C=C+S8 S4+S8 S2 需要修正的情况：(1)加的结果有进位 C 产生(2)加的结果 S8 S4 S2 S1 在10101111之间修正方法：在加的结果上再加修正方法：在加的结果上再加6所以修正后的进位 C=(1)+
20、(2)本讲稿第七十八页，共九十九页实现电路返回返回本讲稿第七十九页，共九十九页4.5 数据比较器n一位二进制比较n多位二进制数比较原理 n74LS85逻辑电路图n7485电路符号n7485使用与扩展n四位比较n八位比较n二十位比较n24位比较返回返回本讲稿第八十页，共九十九页1.一位二进制比较LAB 实现电路真值表：返回返回本讲稿第八十一页，共九十九页2.多位二进制数比较原理如果高位已比较出“”或“B AB AB A=B:比较结果输出返回返回本讲稿第八十四页，共九十九页5.7485使用与扩展-四位比较=本讲稿第八十五页，共九十九页7485使用与扩展-八位比较本讲稿第八十六页，共九十九页7485
21、使用与扩展-二十位比较本讲稿第八十七页，共九十九页 7485使用与扩展-24位比较返回返回本讲稿第八十八页，共九十九页7485使用与扩展-三个二进制数比较本讲稿第八十九页，共九十九页4.6 奇偶发生/校验电路n奇偶校验位的产生n奇偶校验输出表达式n校验位产生电路n电路符号n习题与答案返回返回本讲稿第九十页，共九十九页1.奇偶校验位的产生返回返回本讲稿第九十一页，共九十九页2.奇偶校验输出表达式奇校验输出表达式:O=b0 b1 b2 b3 b4 b5 b6偶校验输出表达式:E=b0 b1 b2 b3 b4 b5 b6返回返回本讲稿第九十二页，共九十九页3.校验位产生电路返回返回本讲稿第九十三页，
22、共九十九页4.电路符号偶校验输出奇校验输出返回返回本讲稿第九十四页，共九十九页4.7 中规模组合模块电路综合应用n实例1n实例2n习题与答案返回返回本讲稿第九十五页，共九十九页实例1实例1：试用两片四位加法器7483和一片四位二进 制比较器7485，设计8421BCD码加法电路解：8421BCD码A、B相加有两种结果：A+B 9：在和的基础上+6，结果才是8421BCD码所以可用一片加法器7483做 A+B，加的结果作为比较器7485的输入，与1001比较在用一片加法器7485做+6 运算。本讲稿第九十六页，共九十九页实例1电路返回返回本讲稿第九十七页，共九十九页实例2实例2：试用四位二进制加
23、法器7483将两位用8421BCD 码表示的2位十进制数转换成二进制数。根据权值可展开为：(N)10=D80 80+D40 40+D20 20+D10 10 +D8 8+D4 4 +D2 2+D1 1 =D80(64+16)+D40(32+8)+D20(16+4)+D10(8+2)+D8 8+D4 4+D2 2+D1 1 =D80 26+D40 25+(D80+D20)24 +(D40+D10+D8)23+(D20+D4)22 +(D10+D2)21+D1 20解：设十位数的8421BCD码为D80 D40 D20 D10 ，个位数 的8421BCD码为D8 D4 D2 D1，则两位十进制数可表 示为：(N)10=D80 D40 D20 D10 D8 D4 D2 D1 本讲稿第九十八页，共九十九页实例2电路返回返回(N)10=D80 26+D40 25+(D80+D20)24+(D40+D10+D8)23 +(D20+D4)22+(D10+D2)21+D1 20本讲稿第九十九页，共九十九页