《第2章 微处理器精选文档.ppt》由会员分享，可在线阅读，更多相关《第2章 微处理器精选文档.ppt（61页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第2章 微处理器本讲稿第一页，共六十一页本本 章章 内内 容容F 典型微处理器典型微处理器8086/8088F了解了解80486F 总线总线本讲稿第二页，共六十一页2.1 8086/80882.1 8086/8088微处理器微处理器主主 要要 内内 容容 8086/8088的工作模式和引脚功能的工作模式和引脚功能 8086/8088的总线时序的总线时序 8086/8088的内部的内部(编程编程)结构结构本讲稿第三页，共六十一页8086/8088 CPU简介简介 8086CPU是是Intel 1978年推出的年推出的16位位微处理器，微处理器，40条引线双列条引线双列封装，工作电压封装，工作电压
2、+5V，时钟频率，时钟频率5MHz(8086-2为为8MHz，8086-1为为10MHz)。有有20条地址线，可直接寻址空间为条地址线，可直接寻址空间为1M字节，字节，16条数据条数据总线总线，可直接处理乘除指令和串指令。提供最大和最小两种，可直接处理乘除指令和串指令。提供最大和最小两种工作模式。工作模式。8088 CPU的内部数据总线宽度是的内部数据总线宽度是16位，位，外部数据总线宽度是外部数据总线宽度是8位位(与存储器、与存储器、I/O设设备备)，所以，所以8088CPU称为称为准准16位微处理器位微处理器。8088CPU的内部结构及外部引脚与的内部结构及外部引脚与8086CPU基本相同
3、。基本相同。本讲稿第四页，共六十一页2.1.1 8086的工作模式和引脚的工作模式和引脚本讲稿第五页，共六十一页2.1.1 8086的工作模式和引脚的工作模式和引脚8086/8088CPU的引脚信号的引脚信号外部特性表现在其引脚信号上，学习时请特别关注外部特性表现在其引脚信号上，学习时请特别关注以下几个方面：以下几个方面：引脚的功能引脚的功能 信号的流向信号的流向 有效电平有效电平 三态能力三态能力指引脚信号的定义、作用；指引脚信号的定义、作用；通常采用英文单词或其缩通常采用英文单词或其缩写表示写表示信号从芯片向外输出，还信号从芯片向外输出，还是从外部输入芯片，或者是从外部输入芯片，或者是双向
4、的是双向的起作用的逻辑电平起作用的逻辑电平高、低电平有效高、低电平有效上升、下降边沿有效上升、下降边沿有效输出正常的低电平、高电输出正常的低电平、高电平外，还可以输出高阻隔平外，还可以输出高阻隔离的第三态离的第三态通常在信号名称上加通常在信号名称上加上划线（如：上划线（如：MX）或星号（如：）或星号（如：MX*）表示低电平有效表示低电平有效本讲稿第六页，共六十一页2.1.1 8086的工作模式和引脚的工作模式和引脚 数据和地址引脚数据和地址引脚 读写控制引脚读写控制引脚 中断请求和响应引脚中断请求和响应引脚 总线请求和响应引脚总线请求和响应引脚 其它引脚其它引脚 双双列列直直插插式式的的封封装
5、装形形式式，有有40条条引引脚脚。采采用用分分时时复复用用的的地地址址/数数据据总总线线，有有部部分分引引脚脚有有双双重重功功能能，即即在在不不同同时时钟钟周期内，引脚作用不同。周期内，引脚作用不同。本讲稿第七页，共六十一页2.1.1 8086的工作模式和引脚的工作模式和引脚（1）AD15 AD0：分时复用输入分时复用输入/输出地址输出地址/数据总线；数据总线；（2）A19/S6 A16/S3：分时复用的地址分时复用的地址/状态线；状态线；（3）、：读、写信号，低电平有效，三态；：读、写信号，低电平有效，三态；（4）M/IO：存储器存储器/输入输出控制信号；输入输出控制信号；注：注：8088是
6、是IO/M，输入输出输入输出/存储器控制信号。存储器控制信号。（5）READY：准备就绪信号；准备就绪信号；（6）INTR：可屏蔽中断请求信号；可屏蔽中断请求信号；（7）NMI：不可屏蔽中断请求信号；不可屏蔽中断请求信号；（8）INTA：中断响应输出信号，低电平有效；中断响应输出信号，低电平有效；本讲稿第八页，共六十一页2.1.1 8086的工作模式和引脚的工作模式和引脚（9）RESET：复位输入信号；复位输入信号；输入、高电平有效输入、高电平有效 该信号有效，该信号有效，CPU回到初始状态；当无效时，重新工作回到初始状态；当无效时，重新工作 8088/8086复位后复位后CSFFFFH、IP
7、0000H，所以程序入口的物，所以程序入口的物理地址理地址FFFF0H（10）MN/MX：工作模式选择信号；工作模式选择信号；工作模式选择，输入；工作模式选择，输入；接高电平时，接高电平时，8086/8088工作在最小模式；反之，工作在最小模式；反之，8086/8088工作在最大模式。工作在最大模式。（11）CLK：时钟输入信号；时钟输入信号；（12）VCC：+5V电源；电源；（13）GND：接地线。接地线。本讲稿第九页，共六十一页2.1.1 8086的工作模式和引脚的工作模式和引脚CPU引脚是系统总线的基本信号引脚是系统总线的基本信号可以分成三类信号：可以分成三类信号：16位数据线：位数据线
8、：AD0AD15 20位地址线：位地址线：AD0AD19 控制线：控制线：n ALE、IO/M*、WR*、RD*、READYn INTR、INTA*、NMI，HOLD、HLDAn RESET、CLK、Vcc、GND小小 结结本讲稿第十页，共六十一页最小模式系统最小模式系统 总线控制信号总线控制信号由由CPU直接产直接产生生只有一个微只有一个微处理器处理器一片一片8284A作为作为时钟发生器时钟发生器当连接当连接存储器存储器和和外设外设较多时，选两片较多时，选两片8286或或74LS245为数据总线收发器，为数据总线收发器，以提高驱动能力以提高驱动能力三片三片8282或或74LS373作为地作为
9、地址锁存器址锁存器本讲稿第十一页，共六十一页最大模式系统最大模式系统 可有多个可有多个微处理器微处理器总线控制器总线控制器8288形成形成本讲稿第十二页，共六十一页最小模式和最大模式的主要差别最小模式和最大模式的主要差别最小模式最小模式最大模式最大模式MN/MX接接+5V；系系统统中只有中只有8086一个一个处处理器；理器；所有的控制信号都是由所有的控制信号都是由8086CPU产产生。生。MN/MX接地；接地；系系统统可有一个以上可有一个以上处处理器，即理器，即多多处处理器系理器系统统，其中，其中8086是主是主处处理器，其它是理器，其它是协处协处理器；理器；系系统统控制信号由控制信号由总线总
10、线控制器提控制器提供。供。数值运算协处理器数值运算协处理器8087，实现多种类型的数值运算。如：高精，实现多种类型的数值运算。如：高精度整数或浮点运算、超越函数计算等。度整数或浮点运算、超越函数计算等。I/O协处理器协处理器8089，可直接为，可直接为I/O设备服务。设备服务。本讲稿第十三页，共六十一页问题之一：问题之一：CPU引脚是如何与外部连接的呢？引脚是如何与外部连接的呢？问题之二：问题之二：CPU引脚是如何相互配合，引脚是如何相互配合，实现总线操作、控制系统工作的呢？实现总线操作、控制系统工作的呢？总线形式总线形式总线时序总线时序 本讲稿第十四页，共六十一页2.1.2 8086 CPU
11、的工作时序的工作时序CPU时序时序规定各部件规定各部件间的同步和定时。间的同步和定时。时序：时序：信号高低电平信号高低电平(有效或无效有效或无效)变化及相变化及相互间的时间顺序互间的时间顺序关系。关系。总线操作时序总线操作时序描述描述CPU引脚如何实现总线操作的时间及顺序。引脚如何实现总线操作的时间及顺序。n 总线操作是指总线操作是指CPU通过总线对外的各种操作。通过总线对外的各种操作。8086总线操作时序主要有：总线操作时序主要有：n 系统的复位和启动；系统的复位和启动；n 最小模式下的读最小模式下的读/写总线周期；写总线周期；n 最小模式下的总线请求和响应周期；最小模式下的总线请求和响应周
12、期；n 最大模式下的读最大模式下的读/写总线周期；写总线周期；n 最大模式下的总线请求最大模式下的总线请求/允许周期；允许周期；（1 1）基本概念）基本概念本讲稿第十五页，共六十一页2.1.2 8086 CPU的工作时序的工作时序（1 1）基本概念）基本概念 时钟周期（时钟周期（T状态、状态、T周期）：周期）：每个时钟脉冲持续时间称为时钟周期。是每个时钟脉冲持续时间称为时钟周期。是CPU处理操作最小单位，等于处理操作最小单位，等于CPU时钟频率的倒数。时钟频率的倒数。指令周期：指令周期：执行一条指令所需时间。一般执行一条指令所需时间。一般2 200个时钟周期。个时钟周期。总线周期：总线周期：C
13、PU通过总线对内存或通过总线对内存或I/O端口进行一次读端口进行一次读/写过程所需时间写过程所需时间。T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期总线周期若干个若干个等待等待12个个空闲空闲 执行不同指令需要不同总线周期。每个总线周期通常有执行不同指令需要不同总线周期。每个总线周期通常有4个个T状态。状态。本讲稿第十六页，共六十一页2.1.2 8086 CPU的工作时序的工作时序（2 2）最小模式下的总线读操作）最小模式下的总线读操作是指CPU从存储器或I/O端口读取一个数据。基本读总线周期包含四个时钟周期。T1状态。T2状态。T3状态。T
14、w状态。T4状态。本讲稿第十七页，共六十一页2.1.2 8086 CPU的工作时序的工作时序(3)(3)最小模式下的总线写操作最小模式下的总线写操作本讲稿第十八页，共六十一页2.1.3 8086 CPU的内部结构的内部结构1 2 3 4 5 6 内部暂存器内部暂存器 IP ES SS DS CS输入输入/输出控输出控制电路制电路外外部部总总线线执行部分执行部分控制电路控制电路ALU标志寄存器标志寄存器FR AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器组寄存器组地址加法器地址加法器指令队列指令队列执行单元执行单元（EU)总线接口单元总线接口单元（BIU)16
15、位位20位位16位位16位位 暂存寄存器暂存寄存器AXBXCXDX本讲稿第十九页，共六十一页一、总线接口单元一、总线接口单元BIUBIU负责负责CPU与存储器、与存储器、I/O接口之间的信息传送，由下列各部接口之间的信息传送，由下列各部分组成：分组成：（2）16位指令指针寄存器位指令指针寄存器IP 用来存放下一条将要执行指令的偏移地址（有效地址用来存放下一条将要执行指令的偏移地址（有效地址EA）；）；BIU按照按照IP IP1自动修改；当自动修改；当EU执行转移指令、调用指令时，执行转移指令、调用指令时，BIU将目标地址装入将目标地址装入IP。2.1.3 8086 CPU的内部结构的内部结构（
16、1）4个个16位段地址寄存器位段地址寄存器 CS：代码段寄存器，存放当前代码段的段基地址；代码段寄存器，存放当前代码段的段基地址；DS：数据段寄存器，存放当前数据段的段基地址；数据段寄存器，存放当前数据段的段基地址；ES：扩展（附加）数据段寄存器，存放附加数据段的段扩展（附加）数据段寄存器，存放附加数据段的段基地址；基地址；SS：堆栈段寄存器，存放当前堆栈段的段基地址。堆栈段寄存器，存放当前堆栈段的段基地址。本讲稿第二十页，共六十一页(3)20位地址加法器位地址加法器用来将用来将16位的逻辑地址变换成存储器读位的逻辑地址变换成存储器读/写所需要的写所需要的20位物理地址，完成地址加法操作。位物
17、理地址，完成地址加法操作。2.1.3 8086 CPU的内部结构的内部结构(4)6字节指令队列字节指令队列是按照是按照“先进先出先进先出”原则组织的存储区原则组织的存储区(RAM)，预，预存存6个字节的指令代码。个字节的指令代码。(5)总线控制电路总线控制电路发出总线控制信号。例如：对内存和发出总线控制信号。例如：对内存和I/O端口的读端口的读/写控制写控制信号等。信号等。将将8086CPU内部总线与外部总线相连。内部总线与外部总线相连。本讲稿第二十一页，共六十一页1）算术逻辑运算单元）算术逻辑运算单元ALU2）FR标志寄存器标志寄存器3）暂存寄存器）暂存寄存器4）通用寄存器）通用寄存器5）E
18、U控制电路控制电路2.1.3 8086 CPU的内部结构的内部结构二、指令执行单元二、指令执行单元EU 完成完成指令译码和执行指令指令译码和执行指令，即从，即从指令队列取指令，分析指令，执行指指令队列取指令，分析指令，执行指令，暂存中间结果并保留结果特征。令，暂存中间结果并保留结果特征。由下列几个部分组成：由下列几个部分组成：执行部分控执行部分控制电路制电路ALU标志寄存器标志寄存器FR AH AL BH BLCH CL DH DL SP BP SI DI执行单元执行单元（EU)16位位 暂存寄存器暂存寄存器AXBXCXDX本讲稿第二十二页，共六十一页2.1.3 8086 CPU的内部结构的内
19、部结构二、指令执行单元二、指令执行单元EU1）算术逻辑运算单元）算术逻辑运算单元ALU 完成完成8位或位或16位的二进制算术运算和逻辑运算；位的二进制算术运算和逻辑运算；运算结果送到通用寄存器或标志寄存器或写入存储器。运算结果送到通用寄存器或标志寄存器或写入存储器。2）FR标志寄存器标志寄存器 存放存放ALU运算后的结果特征或机器运行状态，运算后的结果特征或机器运行状态，16位，位，8086用了其中的用了其中的9位。分：位。分：条件标志位（条件标志位（6位）位）控制标志位（控制标志位（3位）位）本讲稿第二十三页，共六十一页2.1.3 8086 CPU的内部结构的内部结构 条件标志位条件标志位
20、n进位标志进位标志CF：1(有进位有进位/借位借位)0(无进位无进位/借位借位)n零标志零标志ZF：1(结果为零结果为零)0(结果非零结果非零)n符号标志符号标志SF：1 (结果为负结果为负)0(结果为正结果为正)n溢出标志溢出标志 OF：1(结果产生溢出结果产生溢出)0 (结果没产生溢出结果没产生溢出)n奇偶奇偶 PF：1(结果结果1的个数为偶数的个数为偶数)0 (结果结果1 的个数为奇数的个数为奇数)n辅助进位辅助进位AF：1(b3向向b4有进位有进位/借位借位)0(b3向向b4无进位无进位/借位借位)二、指令执行单元二、指令执行单元EU本讲稿第二十四页，共六十一页2.1.3 8086 C
21、PU的内部结构的内部结构二、指令执行单元二、指令执行单元EU 状态控制标志状态控制标志 方向标志方向标志DF：1（串串操作中地址按减量方式）操作中地址按减量方式）0（串操作串操作中地址按增量方式）中地址按增量方式）v追踪标志追踪标志TF：1（单步执行方式）单步执行方式）0（连续执行方式）连续执行方式）v中断允许标志中断允许标志IF：1（CPU可响应可屏蔽中断请求）可响应可屏蔽中断请求）0（CPU禁止响应可屏蔽中断请求）禁止响应可屏蔽中断请求）本讲稿第二十五页，共六十一页2.1.3 8086 CPU的内部结构的内部结构二、指令执行单元二、指令执行单元EU3）暂存寄存器）暂存寄存器 16位，暂时存
22、放参加运算的操作数，是不可编程的。位，暂时存放参加运算的操作数，是不可编程的。4）通用寄存器）通用寄存器8086 CPU内部有内部有14个个16位寄存器，按其功能可分位寄存器，按其功能可分为：为：通用寄存器通用寄存器 段寄存器（段寄存器（CS、DS、ES、SS）控制寄存器（控制寄存器（IP、FR）通用寄存器通用寄存器本讲稿第二十六页，共六十一页2.1.3 8086 CPU的内部结构的内部结构二、指令执行单元二、指令执行单元EU（1）数据寄存器）数据寄存器 16位位，存操作数或操作数地址或运算结果等信息。存操作数或操作数地址或运算结果等信息。AX寄寄存存器器称称为为累累加加器器：使使用用频频度度
23、最最高高，用用于于算算术术、逻逻辑辑运运算以及与外设传送信息等，可拆为算以及与外设传送信息等，可拆为AH、AL。BX寄寄存存器器称称为为基基址址寄寄存存器器：常常用用于于存存放放存存储储器器地地址址，可可拆为拆为BH、BL。CX寄寄存存器器称称为为计计数数器器：常常作作为为循循环环或或串串操操作作等等指指令令的的隐隐含计数器，可拆为含计数器，可拆为CH、CL。DX寄寄存存器器称称为为数数据据寄寄存存器器：常常用用来来存存放放双双字字数数据据的的高高16位位，或存放外设端口地址，可拆为或存放外设端口地址，可拆为DH、DL。本讲稿第二十七页，共六十一页2.1.3 8086 CPU的内部结构的内部结
24、构（2）变址和指针寄存器）变址和指针寄存器个个16位位变变址址和和指指针针寄寄存存器器：SI、DI、SP、BP，存存放放存存储单元偏移地址。储单元偏移地址。nSI是是源源变变址址寄寄存存器器，DI是是目目的的变变址址寄寄存存器器。字字符符串串操操作作中中，SI和和DI具有自动增量或减量功能。具有自动增量或减量功能。nSP为为堆栈指针寄存器堆栈指针寄存器，存放当前堆栈段中栈顶的偏移地址。，存放当前堆栈段中栈顶的偏移地址。nBP为为基址指针寄存器基址指针寄存器，存放堆栈段中某存储单元的偏移地址。，存放堆栈段中某存储单元的偏移地址。二、指令执行单元二、指令执行单元EU本讲稿第二十八页，共六十一页2.
25、1.3 8086 CPU的内部结构的内部结构5）EU控制电路控制电路二、指令执行单元二、指令执行单元EU 接收从接收从BIU指令队列中取出的指令代码，经过分析、指令队列中取出的指令代码，经过分析、译码后形成各种实时控制信号，对各个部件进行操作。译码后形成各种实时控制信号，对各个部件进行操作。本讲稿第二十九页，共六十一页2.1.3 8086 CPU的内部结构的内部结构 总总线线接接口口单单元元BIU和和执执行行单单元元EU并并不不是是同同步步工工作作的的，两者的动作管理遵循如下原则：两者的动作管理遵循如下原则：三、总线接口单元三、总线接口单元BIU与执行单元与执行单元EU的工作的工作 每每当当8
26、086的的指指令令队队列列中中有有2个个空空字字节节，BIU自自动动工工作作把把指指令令取取到到指指令令队队列列中中。而而同同时时EU从从指指令令队队列列取取出出一一条条指指令令，并并用用几几个个时时钟钟周周期期去去分分析析、执执行行指指令令。当当指指令令队队列列已已满满，而而且且EU对对BIU又又无无总总线线访访问问请请求求时时，BIU便便进进入入空空闲闲状状态态。在在执执行行转移、调用和返回指令时，指令队列中的原有内容被自动清除。转移、调用和返回指令时，指令队列中的原有内容被自动清除。8086指令队列是指令队列是6字节，字节，8088的指令队列是的指令队列是4字节。字节。本讲稿第三十页，共
27、六十一页(1)地址空间安排地址空间安排2.1.4 8086的内存储器的内存储器存储器的分段存储器的分段 最大可直接寻址的内存物最大可直接寻址的内存物理地址空间理地址空间220=1MB；00000H003FFH共共1KB为为中断向量表，存放中断向量；中断向量表，存放中断向量；FFFF0HFFFFFH共共16个单个单元系统占用，放一条无条件转元系统占用，放一条无条件转移指令，转去执行系统初始化。移指令，转去执行系统初始化。本讲稿第三十一页，共六十一页(2)存储器的分段存储器的分段2.1.4 8086的内存储器的内存储器本讲稿第三十二页，共六十一页2.1.4 8086的内存储器的内存储器(2)存储器
28、的分段存储器的分段F 将整个将整个1MB的存储空间分成若干个可独立寻址的逻辑单位，的存储空间分成若干个可独立寻址的逻辑单位，称为逻辑段；一个逻辑段可以在称为逻辑段；一个逻辑段可以在1MB的内存中浮动，段与段的内存中浮动，段与段之间可以部分重叠、完全重叠或完全分离。之间可以部分重叠、完全重叠或完全分离。F 每个段大小为每个段大小为64KB；F 逻辑段分为代码段、数据段、堆栈段和附加段四种类型；逻辑段分为代码段、数据段、堆栈段和附加段四种类型；F 每个段的起始地址是一个可以被每个段的起始地址是一个可以被16整除的数（即段的起始整除的数（即段的起始地址的最低四位为地址的最低四位为0）；）；F 段基地
29、址或段基址：逻辑段起始地址的最高段基地址或段基址：逻辑段起始地址的最高16位地址值。位地址值。一般存放在一般存放在CS,DS,SS和和ES段寄存器中。段寄存器中。本讲稿第三十三页，共六十一页2.1.4 8086的内存储器的内存储器一旦这四个段寄存器内容被设定，就规定了一旦这四个段寄存器内容被设定，就规定了CPU当前可寻当前可寻址的段。址的段。(3)逻辑地址和物理地址逻辑地址和物理地址 逻辑地址与物理地址的关系逻辑地址与物理地址的关系20203H20202H20201H20200H20000H2000H有效地址有效地址0202H段基址段基址物理地址物理地址逻逻辑辑地地址址访问存储器时，要形成访问
30、存储器时，要形成20位物理位物理地址，即先找到某段，再找到该地址，即先找到某段，再找到该段内偏移量（有效地址）。段内偏移量（有效地址）。物物理地址段基址理地址段基址16偏移地偏移地址址，如图所示。，如图所示。CPU中每个存储单元在存储体中每个存储单元在存储体中的位置都可以使用物理地址和中的位置都可以使用物理地址和逻辑地址来表示。逻辑地址来表示。本讲稿第三十四页，共六十一页2.1.4 8086的内存储器的内存储器序序号号内存访问内存访问类型类型默认的段默认的段寄存器寄存器可重设的段可重设的段寄存器寄存器段内偏移地段内偏移地址的来源址的来源1 取指令取指令CS无无IP2 堆栈操作堆栈操作SS无无S
31、P3串操作之串操作之源数据串源数据串DSES、SSSI4串操作之目串操作之目的数据串的数据串ES无无DI5BP作基址作基址寻址寻址SSES、DSEA6 数据存取数据存取DSES、SSEAEA-有效地址，表示按寻址方式计算出的偏移地址有效地址，表示按寻址方式计算出的偏移地址8086对段寄存器使用的约定对段寄存器使用的约定本讲稿第三十五页，共六十一页(4)8086的内存储器结构的内存储器结构2.1.4 8086的内存储器的内存储器本讲稿第三十六页，共六十一页8086系统中存储器与总线的连接系统中存储器与总线的连接 2.1.4 8086的内存储器的内存储器读或写偶地址读或写偶地址的一个字；的一个字；
32、(1总总线周期线周期)读或写偶地址的读或写偶地址的一个字节；一个字节；(1总线周总线周期期)读或写奇地址的读或写奇地址的一个字节；一个字节；(1总线周总线周期期)读或写奇地址的读或写奇地址的一个字；一个字；(2总线周总线周期期)对准字、非对准字；对准字、非对准字；本讲稿第三十七页，共六十一页MOV AX,0064HADD AX,0100HMOV 2000H,AX本讲稿第三十八页，共六十一页2.2 总总 线线一、微机总线分类一、微机总线分类按不同的层次和角度总线有：按不同的层次和角度总线有：2.2.1 总线概述总线概述 总线总线是一组信号线集合，在计算机系统各部件间传输地址、是一组信号线集合，在
33、计算机系统各部件间传输地址、数据和控制信息的公共通路。数据和控制信息的公共通路。按按CPU与其他芯片的位置分为：与其他芯片的位置分为：片内总线片内总线(内总线内总线)是寄存器、算术逻辑部是寄存器、算术逻辑部件件ALU、控制部件、及地址加法器之控制部件、及地址加法器之间传输信息的通路；间传输信息的通路；片外总线片外总线(外总线外总线)是是CPU与内存、输入与内存、输入输出设备接口之间进行通信的通输出设备接口之间进行通信的通路。路。n按总线传送信息类别分为：按总线传送信息类别分为：地址总线地址总线、数据总线数据总线和和控制总线控制总线 n按总线传送信息方向按总线传送信息方向分为：分为：单向总线单向
34、总线和和双向双向总线总线 图示本讲稿第三十九页，共六十一页一、微机总线分类一、微机总线分类2.2 总总 线线按总线层次分为按总线层次分为CPUCPU总线总线、存储总线存储总线、系统总线系统总线和和外设总线。外设总线。CPU总线总线含地址线、含地址线、数据线和控制线，数据线和控制线，从从CPU引脚上引出引脚上引出的连接线，实现与的连接线，实现与外围控制芯片间连外围控制芯片间连接接图示系统总线系统总线也称也称I/O总总线，含地址线、数线，含地址线、数据线和控制线，用据线和控制线，用来与存储器和插槽来与存储器和插槽上的各扩充板卡连上的各扩充板卡连接。如接。如EISA、PCI等等图示外设总线外设总线是
35、主机与外设接是主机与外设接口的总线，是一种外设口的总线，是一种外设接口标准。目前微机上接口标准。目前微机上流行的接口标准有：流行的接口标准有：IDE（EIDE）、）、SCSI、USB和和IEEE 1394等等图示2.2.1 总线概述总线概述本讲稿第四十页，共六十一页二、总线标准二、总线标准2.2 总总 线线目前总线标准有两类：目前总线标准有两类：一是一是IEEE-488总线和总线和RS-232C串行接口标准等。串行接口标准等。二是二是S-100总线、总线、IBM PC总线、总线、ISA总线、总线、EISA总线、总线、PCI总线、总线、STD总线接口标准等。总线接口标准等。总线标准一般包括如下几
36、个部分：总线标准一般包括如下几个部分：机械结构规范：尺寸、总线插头、连接器等规范及位置；机械结构规范：尺寸、总线插头、连接器等规范及位置；功能规范：各引脚信号的名称、定义、功能、逻辑关系及相功能规范：各引脚信号的名称、定义、功能、逻辑关系及相互间协议互间协议(时序时序)的说明；的说明；电气规范：规定信号工作时的高低电平、动态转换时间、负载电气规范：规定信号工作时的高低电平、动态转换时间、负载能力以及最大额定值。能力以及最大额定值。2.2.1 总线概述总线概述本讲稿第四十一页，共六十一页三、总线的性能指标三、总线的性能指标2.2 总总 线线(3)最大数据传输速率（带宽）最大数据传输速率（带宽）是
37、在总线中每秒钟传输的最大字节数，用是在总线中每秒钟传输的最大字节数，用MB/s表示。总线带表示。总线带宽宽=(总线宽度总线宽度/8)总线时钟频率总线时钟频率每个存取周期的时钟数；每个存取周期的时钟数；(2)总线时钟总线时钟 是总线中各信号的定时标准，其时钟频率就是总线工作是总线中各信号的定时标准，其时钟频率就是总线工作的最高频率。如的最高频率。如PCI总线时钟频率为总线时钟频率为33.3MHz，PCI-2总线可总线可达达66MHz。(1)总线宽度总线宽度 是数据总线的位数，用是数据总线的位数，用bit（位）表示，数据总线位数越（位）表示，数据总线位数越多，一次传输的信息就越多。如多，一次传输的
38、信息就越多。如PCI总线宽度为总线宽度为32位，位，PCI-2总线宽度可达到总线宽度可达到64位。位。例：例：32位位PCI总线，时钟频率为总线，时钟频率为33MHz，每个时钟周期完成一次总每个时钟周期完成一次总线存取操作，则总线带宽线存取操作，则总线带宽=32/8*33/1=132MB/s本讲稿第四十二页，共六十一页2.2.2 PCI总线总线一、一、PCIPCI系统结构系统结构 2.2 总总 线线PCI是外设部件互连总线的简称，由是外设部件互连总线的简称，由Intel公司推出的公司推出的32/64位标准总线。与位标准总线。与CPU隔隔离的总线结构，并能与离的总线结构，并能与CPU同时工作，传
39、输同时工作，传输速率为速率为133MB/s。本讲稿第四十三页，共六十一页二、二、PCIPCI局部总线的主要性能和特点局部总线的主要性能和特点 （1）数据传输率高）数据传输率高 PCI数据总线传输率132MB/s(32位)；最高达264MB/s(64位)。2.2 总总 线线（2）支持突发传输）支持突发传输 连续对数据进行操作，每次操作数地址自动加1。（3）支持多主控器）支持多主控器 各主控器竞争总线控制权。（4）减少存取延迟）减少存取延迟 能够大幅度减少外设取得总线控制权所需时间。（6）独立于处理器）独立于处理器（5）支持即插即用）支持即插即用 插入新的PCI接口卡时，系统能自动识别并装入相应的
40、驱动程序，因而立即可以使用。（7）数据完整性）数据完整性2.2.2 PCI总线总线本讲稿第四十四页，共六十一页三、三、PCIPCI总线信号总线信号2.2 总总 线线2.2.2 PCI总线总线本讲稿第四十五页，共六十一页三、三、PCIPCI总线信号总线信号2.2 总总 线线（1）系统信号（2）地址/数据和命令信号（3）接口控制信号（4）仲裁信号（5）中断请求信号（6）错误报告信号（7）64位总线扩展信号（8）高速缓存支持信号（9）JTAG 边界扫描信号四、输入四、输入/输出控制方式输出控制方式2.2.2 PCI总线总线本讲稿第四十六页，共六十一页2.2.3 2.2.3 通用串行总线通用串行总线U
41、SBUSB 一、一、USBUSB总线的功能特点总线的功能特点是一种新的串行总线标准，主要用于是一种新的串行总线标准，主要用于PC与外设互连。与外设互连。2.2 总总 线线（1）整个整个USB系统只有一个端口，使用一个中断连接各种外部设系统只有一个端口，使用一个中断连接各种外部设备。降低了硬件复杂性和对端口的占用。备。降低了硬件复杂性和对端口的占用。（2）支持热插拔支持热插拔和和即插即用即插即用（3）供电方式灵活。集线器或电池供电供电方式灵活。集线器或电池供电（4）提供三种速率：全速提供三种速率：全速12MB/s、低速、低速1.5MB/s和高速和高速480MB/s（USB 2.0）。）。（5）有
42、控制、同步、中断和块数据四种数据传输方式。有控制、同步、中断和块数据四种数据传输方式。（6）有很强的连接能力，最多可以以链接形式连接有很强的连接能力，最多可以以链接形式连接127个外设到个外设到同一系统。同一系统。（7）具有很高的容错性能。具有很高的容错性能。本讲稿第四十七页，共六十一页（1）USB设备设备 有集线器和功能部件两类有集线器和功能部件两类。（2）USB电缆电缆 有VBUS(5V)，GND电源线和两条互相缠绕的数据线。可检测终端是否连接或分离，并区分出高速或低速设备。（3）USB电源电源 包括电源分配和电源管理。2.2 总总 线线2.2.3 2.2.3 通用串行总线通用串行总线US
43、BUSB 二、二、USB物理接口物理接口本讲稿第四十八页，共六十一页三、三、USBUSB系统的拓扑结构系统的拓扑结构USB系统采用级联星形拓扑结构，由三部分组成：主机（系统采用级联星形拓扑结构，由三部分组成：主机（USBHost）、集）、集线器（线器（USBHub）和）和USB设备（设备（USBDEVICE）。）。2.2 总总 线线2.2.3 2.2.3 通用串行总线通用串行总线USBUSB (1)主机：安装在主板或作为适配卡安装在计算机上。由主控制器和根集线器组成，控制USB总线上数据和控制信息的流动。(3)USB设备：接收USB总线上的所有数据包，若数据包的地址域与自己的地址不符，则丢弃该
44、数据包；若相符，则响应USBHOST的数据包并进行数据传输。在一个USB系统中，USB设备和集线器总数不能超过127个。USB设备同时可做为集线器使用。(2)集线器：用于设备扩展连接，所有USB设备都连接在集线器的端口上。为其提供100mA电流。集线器可诊断出设备的插拔操作及端口的状态。一般来说，USB设备与集线器间的电缆长度不超过5m，USB系统的级联不超过5级（包括根集线器）。本讲稿第四十九页，共六十一页四、四、USBUSB总线传输总线传输 USB是一种轮流查询方式的总线，主机控制器初始是一种轮流查询方式的总线，主机控制器初始化所有数据传输。化所有数据传输。2.2 总总 线线2.2.3 2
45、.2.3 通用串行总线通用串行总线USBUSB 传输过程发三个数据包：传输过程发三个数据包：每次传输开始，主机控制器发送一个每次传输开始，主机控制器发送一个标志包标志包PID（packet ID），来标志数据传输方向及接收端标识；），来标志数据传输方向及接收端标识；然后发送端发送然后发送端发送数据包数据包；接收端接收到数据包后，给发送端发一个接收端接收到数据包后，给发送端发一个握手数据包握手数据包（成（成功接收的应答信息）。功接收的应答信息）。这样一次传输结束。这样一次传输结束。本讲稿第五十页，共六十一页五、五、USBUSB总线数据传输方式总线数据传输方式（1）控制方式传输：双向传输，数据量较
46、小。支持外设与主机之间的控制、状态、配置等信息的传输，提供一条控制通道。2.2 总总 线线2.2.3 2.2.3 通用串行总线通用串行总线USBUSB 从物理结构上，从物理结构上，USB系统是一个星形结构；但在逻辑结构上，系统是一个星形结构；但在逻辑结构上，每个每个USB逻辑设备都是直接与逻辑设备都是直接与USB主机相连进行数据传输的。主机相连进行数据传输的。USB提供了四种传输方式。提供了四种传输方式。（2）同步方式传输：按确定的带宽和间隔时间传输。用于时间严格并具有较强容错性的流数据传输，或要求恒定数据传输速率和即时应用中。（3）中断方式传输：是单向且对于主机来说为输入方式。常用于定时查询
47、设备是否有中断申请。如键盘、操纵杆和鼠标等。（4）块数据方式传输：用于大量数据传输，对带宽和间隔时间没有要求的可靠传输。如打印机和扫描仪等。本讲稿第五十一页，共六十一页2.3 80486 微处理器简介微处理器简介 一、一、80486 CPU80486 CPU的工作方式的工作方式从操作系统的角度看，从操作系统的角度看，Intel80486微处理器有三种工作模式：微处理器有三种工作模式：实地址模式、保护模式和虚拟实地址模式、保护模式和虚拟8086模式。模式。通过设置控制寄存器通过设置控制寄存器CR0中的保护模式允许位中的保护模式允许位PE（PE1，保护模式；，保护模式；PE0，实地，实地址模式）址
48、模式），可以进行实地址模式和保护模式之间的转换。，可以进行实地址模式和保护模式之间的转换。主处理器部件、数值协处理器部件、主处理器部件、数值协处理器部件、8K字节的字节的Cache集成在集成在一个芯片上。一个芯片上。80486内外数据总线均为内外数据总线均为32位，地址总线位，地址总线32位，可直位，可直接寻址接寻址4GB(232)的存储空间，支持虚拟存储器管理技术，虚拟存的存储空间，支持虚拟存储器管理技术，虚拟存储空间为储空间为64TB。在。在80X86系列中首次采用了精简指令集系列中首次采用了精简指令集（RISC）技术，引进了新的内部总线结构。技术，引进了新的内部总线结构。本讲稿第五十二页
49、，共六十一页2.3 80486 微处理器简介微处理器简介 (1)(1)实地址模式实地址模式F实地址模式（实地址模式（realmode）是最基本的工作方式，当）是最基本的工作方式，当CPU复位复位后，系统自动进入实地址模式。后，系统自动进入实地址模式。F实地址模式与实地址模式与8086微处理器具有同样的基本结构，但微处理器具有同样的基本结构，但80486可可以访问以访问32位寄存器及增加了的寄存器，并扩充了指令，具有更强位寄存器及增加了的寄存器，并扩充了指令，具有更强的功能。的功能。F16位微处理器程序不加任何修改就可以在位微处理器程序不加任何修改就可以在80486微处理器实地微处理器实地址模式
50、下运行。址模式下运行。F80486微处理器此时只允许寻址第一个微处理器此时只允许寻址第一个1MB存储器空间，缺省操存储器空间，缺省操作数为作数为16位二进制数，如果使用位二进制数，如果使用32位寄存器及寻址方式，必须加上位寄存器及寻址方式，必须加上指令前缀。指令前缀。本讲稿第五十三页，共六十一页2.3 80486 微处理器简介微处理器简介 在程序运行过程中，为防止发生下列情况：在程序运行过程中，为防止发生下列情况：应用程序破坏系统程序；应用程序破坏系统程序；某一应用程序破坏了其他应用程序；某一应用程序破坏了其他应用程序；错误地把数据当作程序运行等。错误地把数据当作程序运行等。所采取的措施称作所