集成电路设计与制造的主要流程.ppt

《集成电路设计与制造的主要流程.ppt》由会员分享，可在线阅读，更多相关《集成电路设计与制造的主要流程.ppt（74页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、集成电路设计与制造的主要流集成电路设计与制造的主要流程程现在学习的是第1页，共74页集成电路设计与制造的主要流程框架集成电路设计与制造的主要流程框架设计设计芯片检测芯片检测单晶、外单晶、外延材料延材料掩膜版掩膜版芯片制造芯片制造过程过程封装封装测试测试系系统统需需求求管理资源吧（），提供海量管理资料免费下载！现在学习的是第2页，共74页集成电路的设计过程：集成电路的设计过程：设计创意设计创意 +仿真验证仿真验证功能要求功能要求行为设计（行为设计（VHDL）Sing off集成电路芯片设计过程框架集成电路芯片设计过程框架From 吉利久教授吉利久教授是是行为仿真行为仿真综合、优化综合、优化网表网

2、表时序仿真时序仿真布局布线布局布线版图版图后仿真后仿真否否是是否否否否是是设计业设计业管理资源吧（），提供海量管理资料免费下载！现在学习的是第3页，共74页引引 言言半导体器件物理半导体器件物理基础基础：包括：包括PN结的物理机制、双极管、结的物理机制、双极管、MOS管管的工作原理等的工作原理等 器件器件 小规模电路小规模电路 大规模电路大规模电路 超大规模电路超大规模电路 甚大规模电路甚大规模电路电路的制备电路的制备工艺工艺：光刻、刻蚀、氧化、离子注入、扩散、化学：光刻、刻蚀、氧化、离子注入、扩散、化学气相淀积、金属蒸发或溅射、封装等工序气相淀积、金属蒸发或溅射、封装等工序 集成电路设计：另

3、一重要环节，最能反映人的能动性集成电路设计：另一重要环节，最能反映人的能动性 结合具体的电路，具体的系统，设计出各种各样的电路结合具体的电路，具体的系统，设计出各种各样的电路掌握正确的设计方法掌握正确的设计方法，可以以不变应万变，随着电路可以以不变应万变，随着电路规模的增大，规模的增大，计算机辅助设计手段计算机辅助设计手段在集成电路设计在集成电路设计中起着越来越重要的作用中起着越来越重要的作用管理资源吧（），提供海量管理资料免费下载！现在学习的是第4页，共74页引引 言言 什么是集成电路？什么是集成电路？(相对分立器件组成的电路而言相对分立器件组成的电路而言)把组成电路的元件、器件以及相互间的

4、连线放在单把组成电路的元件、器件以及相互间的连线放在单个芯片上，整个电路就在这个芯片上，把这个芯片个芯片上，整个电路就在这个芯片上，把这个芯片放到管壳中进行封装，电路与外部的连接靠引脚完放到管壳中进行封装，电路与外部的连接靠引脚完成。成。什么是集成电路设计？什么是集成电路设计？根据电路功能和性能的要根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，降低设计成本，缩短设计周期，以保证全局优化，设计出满足

5、要求的集成电路设计出满足要求的集成电路。管理资源吧（），提供海量管理资料免费下载！现在学习的是第5页，共74页 设计的基本过程设计的基本过程 （举例）（举例）功能设计功能设计 逻辑和电路设计逻辑和电路设计 版图设计版图设计集成电路设计的最终输出是掩膜版图，通过制版集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。和工艺流片可以得到所需的集成电路。设计与制备之间的接口：版图设计与制备之间的接口：版图现在学习的是第6页，共74页主要内容主要内容 IC设计特点及设计信息描述设计特点及设计信息描述 典型设计流程典型设计流程 典型的布图设计方法及可测性设计技术典型的布图设计方法

6、及可测性设计技术现在学习的是第7页，共74页设计特点和设计信息描述设计特点和设计信息描述 设计特点设计特点(与分立电路相比与分立电路相比)对设计正确性提出更为严格的要求对设计正确性提出更为严格的要求 测试问题测试问题 版图设计：布局布线版图设计：布局布线 分层分级设计分层分级设计(Hierarchical design)和模块化设计和模块化设计 高度复杂电路系统的要求高度复杂电路系统的要求 什么是分层分级设计？什么是分层分级设计？将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级

7、别；这样的分解一直继续到使最终的级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体细节越具体现在学习的是第8页，共74页从层次和域表示分层分级设计思想从层次和域表示分层分级设计思想域：域：行为域：集成电路的功能行为域：集成电路的功能 结构域：集成电路的逻辑和电路组成结构域：集成电路的逻辑和电路组成 物理域：物

8、理域：集成电路掩膜版的几何特性和物理特集成电路掩膜版的几何特性和物理特性的具体实现性的具体实现层次：层次：系统级、算法级、寄存器传输级系统级、算法级、寄存器传输级(也称也称RTL级级)、逻辑级与电路级逻辑级与电路级现在学习的是第9页，共74页现在学习的是第10页，共74页系统级系统级行为、性行为、性能描述能描述CPU、存储、存储器、控制器器、控制器等等芯片、电路芯片、电路板、子系统板、子系统算法级算法级I/O算法算法硬件模块、硬件模块、数据结构数据结构部件间的物部件间的物理连接理连接RTL级级状态表状态表ALU、寄存、寄存器、器、MUX微存储器微存储器芯片、宏单芯片、宏单元元逻辑级逻辑级布尔方

9、程布尔方程 门、触发器门、触发器 单元布图单元布图电路级电路级微分方程微分方程 晶体管、电晶体管、电阻、电容阻、电容管子布图管子布图现在学习的是第11页，共74页设计信息描述设计信息描述 分类分类内容内容语言描述语言描述(如如VHDL语语言、言、Verilog语言等语言等)功能描述与逻辑描述功能描述与逻辑描述功能设计功能设计功能图功能图逻辑设计逻辑设计逻辑图逻辑图电路设计电路设计电路图电路图设设计计图图版图设计版图设计符号式版图符号式版图,版图版图举例：x=ab+ab；CMOS与非门；CMOS反相器版图 现在学习的是第12页，共74页什么是版图？一组相互套合的图形，各层版图相什么是版图？一组相

10、互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案应于不同的工艺步骤，每一层版图用不同的图案来表示。来表示。版图与所采用的制备工艺紧密相关版图与所采用的制备工艺紧密相关现在学习的是第13页，共74页设计流程设计流程 理想的设计流程理想的设计流程(自顶向下：自顶向下：TOP-DOWN）系统功能设计，逻辑和电路设计，版图设计系统功能设计，逻辑和电路设计，版图设计硅编译器硅编译器silicon compiler(算法级、算法级、RTL级向下）级向下）门阵列、标准单元阵列等门阵列、标准单元阵列等逻辑和电路描述逻辑和电路描述系统性能编译器系统性能编译器系统性能指标系统性能指标性能和功能描

11、述性能和功能描述逻辑和电路编译器逻辑和电路编译器几何版图描述几何版图描述版图编译器版图编译器制版及流片制版及流片统统一一数数据据库库现在学习的是第14页，共74页典型的实际设计流程典型的实际设计流程 需要较多的人工干预需要较多的人工干预 某些设计阶段无某些设计阶段无自动设计自动设计软件，通过软件，通过模拟模拟分析软分析软件来完成设计件来完成设计 各级设计需要验证各级设计需要验证现在学习的是第15页，共74页典型的实际设计流程典型的实际设计流程 1、系统功能设计系统功能设计 目标：实现系统功能，满足基本性能要求目标：实现系统功能，满足基本性能要求过程：过程：功能块划分，功能块划分，RTL级描述，

12、行为仿真级描述，行为仿真 功能块划分功能块划分 RTL级描述（级描述（RTL级级VHDL、Verilog)RTL级行为仿真：总体功能和时序是否正确级行为仿真：总体功能和时序是否正确现在学习的是第16页，共74页 功能块划分原则：功能块划分原则：既要使功能块之间的连线尽可能地少，接口清既要使功能块之间的连线尽可能地少，接口清晰，又要求功能块规模合理，便于各个功能块晰，又要求功能块规模合理，便于各个功能块各自独立设计。同时在功能块最大规模的选择各自独立设计。同时在功能块最大规模的选择时要考虑设计软件可处理的设计级别时要考虑设计软件可处理的设计级别现在学习的是第17页，共74页 算法级：包含算法级综

13、合：将算法级描述转换到算法级：包含算法级综合：将算法级描述转换到 RTL级描述级描述 综综 合：合：通过附加一定的约束条件从高一级设通过附加一定的约束条件从高一级设 计层次直接转换到低一级设计层次的过程计层次直接转换到低一级设计层次的过程逻辑级：较小规模电路逻辑级：较小规模电路现在学习的是第18页，共74页实际设计流程实际设计流程系统功能设计系统功能设计 输出：语言或功能图输出：语言或功能图 软件支持：多目标多约束条件优化问题软件支持：多目标多约束条件优化问题 无自动设计软件无自动设计软件 仿真软件：仿真软件：VHDL仿真器、仿真器、Verilog仿真器仿真器现在学习的是第19页，共74页实际

14、设计流程实际设计流程2、逻辑和电路设计、逻辑和电路设计概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构辑或电路结构过程：过程：A.数字电路：数字电路：RTL级描述级描述 逻辑综合逻辑综合(Synopsys,Ambit)逻辑网表逻辑网表 逻辑模拟与验证，时序分析和优化逻辑模拟与验证，时序分析和优化 难以综合的：人工设计后进行原理图输入，再进行难以综合的：人工设计后进行原理图输入，再进行逻辑模拟逻辑模拟现在学习的是第20页，共74页 电路实现电路实现（包括满足电路性能要求的电路结构包括满足电路性能要求的电路结构和元件参

15、数和元件参数)：调用单元库完成；：调用单元库完成；没有单元库支持：没有单元库支持：对各单元进行电路设计，通过电路模对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库由此可形成用户自己的单元库现在学习的是第21页，共74页单元库：单元库：一组单元电路的集合一组单元电路的集合 经过经过优化设计优化设计、并、并通过设计规则检查和反复工艺验证通过设计规则检查和反复工艺验证，能正确反，能正确反映所需

16、的逻辑和电路功能以及性能，适合于工艺制备，可达映所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。到最大的成品率。元件元件 门门 元胞元胞 宏单元（功能块）宏单元（功能块）基于单元库的描述：层次描述基于单元库的描述：层次描述单元库可由厂家提供，可由用户自行建立单元库可由厂家提供，可由用户自行建立现在学习的是第22页，共74页 B.模拟电路：尚无良好的综合软件模拟电路：尚无良好的综合软件 RTL级仿真通过后，根据设计经验进行电路设计级仿真通过后，根据设计经验进行电路设计 原理图输入原理图输入 电路模拟与验证电路模拟与验证 模拟单元库模拟单元库逻辑和电路设计的输出：逻辑和电路设计的

17、输出：网表（元件及其连接关系）或逻辑图、电路图网表（元件及其连接关系）或逻辑图、电路图 软件支持软件支持：逻辑综合、逻辑模拟、电路模拟、时序分析等软件：逻辑综合、逻辑模拟、电路模拟、时序分析等软件(EDA软件系统中已集成软件系统中已集成)现在学习的是第23页，共74页实际设计流程实际设计流程3.版图设计版图设计概念：根据逻辑与电路功能和性能要求以及工艺水概念：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，平要求来设计光刻用的掩膜版图，IC设计的最终输出。设计的最终输出。什么是版图？一组相互套合的图形，各层版图相应什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤

18、，每一层版图用不同的图案来表于不同的工艺步骤，每一层版图用不同的图案来表示。示。版图与所采用的制备工艺紧密相关版图与所采用的制备工艺紧密相关现在学习的是第24页，共74页版图设计过程：由底向上过程版图设计过程：由底向上过程 主要是布局布线过程主要是布局布线过程 布布局局：将将模模块块安安置置在在芯芯片片的的适适当当位位置置，满满足足一一定定目目标标函函数数。对对级级别别最最低低的的功功能能块块，是是指指根根据据连连接接关关系系，确确定定各各单单元元的的位位置置，级级别别高高一一些些的的，是是分分配配较较低低级级别别功功能能块块的的位位置置，使使芯片面积尽量小。芯片面积尽量小。布布线线：根根据据

19、电电路路的的连连接接关关系系（连连接接表表）在在指指定定区区域域（面面积积、形形状状、层层次次）百百分分之之百百完完成成连连线线。布布线线均均匀匀，优优化化连连线线长长度、保证布通率。度、保证布通率。现在学习的是第25页，共74页版图设计过程版图设计过程大多数基于单元库实现大多数基于单元库实现（1）软件自动转换到版图，可人工调整（规则芯片）软件自动转换到版图，可人工调整（规则芯片）（2）布图规划（）布图规划（floor planning)工具工具 布局布线工具（布局布线工具（place&route）布图规划：布图规划：在一定约束条件下对设计进行物理划分，并初步确定芯片面在一定约束条件下对设计进

20、行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置，产生位置，产生布线网格，还可以规划电源、地线以及数据通道分布布线网格，还可以规划电源、地线以及数据通道分布（3）全人工版图设计：人工布图规划，提取单元，）全人工版图设计：人工布图规划，提取单元，人工布局布线（由底向上：人工布局布线（由底向上：小功能块到大功能块）小功能块到大功能块）现在学习的是第26页，共74页 版图验证与检查版图验证与检查 DRC：几何设计规则检查几何设计规则检查 ERC：电学规则检查电学规则检查 LVS：网表一致性检查网表一致性检查 P

21、OSTSIM：后仿真（提取实际版图参数、电阻、电后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等时序性能等)，产生测试向量，产生测试向量 软件支持：成熟的软件支持：成熟的CAD工具用于版图编辑、人机交工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证互式布局布线、自动布局布线以及版图检查和验证现在学习的是第28页，共74页 设计规则设计规则 IC设计与工艺制备之间的接口设计与工艺制备之间的接口 制定

22、目的：使制定目的：使芯片尺寸芯片尺寸在在尽可能小尽可能小的前提下，避免线条宽度的偏的前提下，避免线条宽度的偏差和不同层版差和不同层版套准偏差套准偏差可能带来的问题，尽可能地可能带来的问题，尽可能地提高电路制备的成提高电路制备的成品率品率 什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平水平(包括光刻特性、刻蚀能力、对准容差等包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给和成品率要求，给出的出的一组同一工艺层及不同工艺层之间几何尺寸的限制一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包，主要包括线宽、间距、覆盖、露头、

23、凹口、面积等规则，分别给出它们括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。出现。现在学习的是第29页，共74页布图设计方法（布图风格划分）布图设计方法（布图风格划分）全定制设计方法、半定制设计方法、可编程逻辑全定制设计方法、半定制设计方法、可编程逻辑器件以及基于这些方法的兼容设计方法器件以及基于这些方法的兼容设计方法 设计方法选取的主要依据：设计方法选取的主要依据：设计周期、设计成本、芯设计周期、设计成本、芯片成本、芯片尺寸、设计灵活性、保密性和可靠性等片成本、芯片

24、尺寸、设计灵活性、保密性和可靠性等 最主要的：设计成本在芯片成本中所占比例最主要的：设计成本在芯片成本中所占比例 芯片成本芯片成本CT：小批量的产品：减小设计费用；大批量的产品：提高工艺水平，减小芯片尺寸，增大圆片面积现在学习的是第37页，共74页全定制设计全定制设计版版图图设设计计时时采采用用人人工工设设计计，对对每每个个器器件件进进行行优优化化，芯片性能获得最佳，芯片尺寸最小芯片性能获得最佳，芯片尺寸最小设设计计周周期期长长，设设计计成成本本高高，适适用用于于性性能能要要求求极极高高或批量很大的产品，模拟电路或批量很大的产品，模拟电路符符号号式式版版图图设设计计：用用一一组组事事先先定定义

25、义好好的的符符号号来来表表示示版版图图中中不不同同层层版版之之间间的的信信息息，通通过过自自动动转转换换程程序转换序转换 举例：棍图：棍形符号、不同颜色举例：棍图：棍形符号、不同颜色不必考虑设计规则的要求；设计灵活性大不必考虑设计规则的要求；设计灵活性大符号间距不固定，进行版图压缩，减小芯片面积符号间距不固定，进行版图压缩，减小芯片面积现在学习的是第38页，共74页现在学习的是第39页，共74页 专用集成电路（专用集成电路（ASIC：Application-Specific Integrated Circuit）（）（相对通用电路而言）相对通用电路而言）针对某一应用或某一客户的特殊要求设计的集

26、成电路针对某一应用或某一客户的特殊要求设计的集成电路 批量小、单片功能强：降低设计开发费用批量小、单片功能强：降低设计开发费用主要的主要的ASIC设计方法：设计方法：门阵列设计方法：半定制门阵列设计方法：半定制标准单元设计方法：定制标准单元设计方法：定制 掩膜版方法掩膜版方法积木块设计方法：定制积木块设计方法：定制可编程逻辑器件设计方法可编程逻辑器件设计方法现在学习的是第40页，共74页门阵列设计方法（门阵列设计方法（GA方法）方法）概念：概念：形状和尺寸完全相同形状和尺寸完全相同的单元排列成阵列，的单元排列成阵列，每个单元内部含有若干器件，单元之间留有布每个单元内部含有若干器件，单元之间留有

27、布线通道，线通道，通道宽度和位置固定通道宽度和位置固定，并，并预先完成接触预先完成接触孔和连线以外的芯片加工步骤孔和连线以外的芯片加工步骤，形成母片，形成母片 根据不同的应用，设计出不同的接触孔版和金根据不同的应用，设计出不同的接触孔版和金属连线版，单元内部连线及单元间连线实现所属连线版，单元内部连线及单元间连线实现所需电路功能需电路功能 母片半定制技术母片半定制技术现在学习的是第41页，共74页门阵列结构门阵列结构单元区结构：单元区结构：举例：六管举例：六管CMOS单元单元 由该结构实现三输入或非门由该结构实现三输入或非门 输入输入/输出单元：芯片四周输出单元：芯片四周 举例：图举例：图5.

28、16，输入、输出、电源，输入、输出、电源 输入保护输入保护(防止栅击穿防止栅击穿)：嵌位二极管、保护电阻：嵌位二极管、保护电阻 输出驱动：宽长比大的器件（梳状或马蹄状）输出驱动：宽长比大的器件（梳状或马蹄状）现在学习的是第42页，共74页门阵列设计过程现在学习的是第43页，共74页门门阵阵列列方方法法的的设设计计特特点点：设设计计周周期期短短，设设计计成成本本低低，适适合合设设计计适适当当规规模模、中中等等性性能能、要要求求设设计计时时间短、数量相对较少的电路间短、数量相对较少的电路不不足足：设设计计灵灵活活性性较较低低；门门利利用用率率低低；芯芯片片面面积积浪费浪费现在学习的是第44页，共7

29、4页门海设计技术：一对不共栅的门海设计技术：一对不共栅的P管和管和N管组成的基管组成的基本单元铺满整个芯片，布线通道不确定（可将基本单元铺满整个芯片，布线通道不确定（可将基本单元链改成无用器件区走线），宏单元连线在本单元链改成无用器件区走线），宏单元连线在无用器件区上进行无用器件区上进行门利用率高，集成密度大，布线灵活，保证布线布门利用率高，集成密度大，布线灵活，保证布线布通率通率 仍有布线通道，增加通道是单元高度的整数倍，仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用布线通道下的晶体管不可用现在学习的是第45页，共74页激光扫描阵列：特殊的门阵列设计方法激光扫描阵列：特殊

30、的门阵列设计方法 对于一个特殊结构的门阵列母片，片上晶体管和对于一个特殊结构的门阵列母片，片上晶体管和逻辑门之间都有电学连接，逻辑门之间都有电学连接，用专门的激光扫描光用专门的激光扫描光刻设备切断不需要连接处的连线刻设备切断不需要连接处的连线，实现，实现ASIC功能。功能。只需一步刻铝工艺，加工周期短；只需一步刻铝工艺，加工周期短；采用激光扫描曝光，省去了常规门阵列方法中的制采用激光扫描曝光，省去了常规门阵列方法中的制版工艺。但制备时间较长。版工艺。但制备时间较长。一般用于小批量一般用于小批量(2002000块块)ASIC的制造的制造 现在学习的是第46页，共74页作业：作业：1.1.试述带单

31、元库的数字集成电路试述带单元库的数字集成电路的典型设计流程。的典型设计流程。2.2.试述试述ICIC设计的主要特点。设计的主要特点。现在学习的是第47页，共74页标准单元设计方法（标准单元设计方法（SC方法）方法）一种库单元设计方法一种库单元设计方法 概念：概念：从标准单元库中调用事先经过精心设计的逻辑单元，并从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入单元以及输入/输出单元连接起来，形成所需的专用电路输出单元连接起来，形成所需的专用电路芯片布局：芯片布局：芯片中心是

32、单元区，输入芯片中心是单元区，输入/输出单元和压焊块在芯输出单元和压焊块在芯片四周，基本单元具有片四周，基本单元具有等高不等宽等高不等宽的结构，的结构，布线通道区没有宽度布线通道区没有宽度的限制的限制，利于实现优化布线。，利于实现优化布线。现在学习的是第48页，共74页标准单元库：标准单元库中的单元是用人工标准单元库：标准单元库中的单元是用人工优化设计优化设计的，力求达到最小的面积和最好的性能，完成设的，力求达到最小的面积和最好的性能，完成设计规则检查和电学验证计规则检查和电学验证描述电路单元在不同层级的属性的一组数据描述电路单元在不同层级的属性的一组数据逻辑符号（逻辑符号（L）：）：单元名称

33、与符号、单元名称与符号、I/O端：用于端：用于逻辑图逻辑图功能描述功能描述电路结构、电学指标电路结构、电学指标拓扑版图（拓扑版图（O）：）：拓扑单元名、单元宽度高度、拓扑单元名、单元宽度高度、I/O位置及名称位置及名称掩膜版图（掩膜版图（A）举例：举例：不同设计阶段调用不同描述不同设计阶段调用不同描述 现在学习的是第49页，共74页 标准单元库主要包括标准单元库主要包括 与非门、或非门、触发器、锁存器、移位寄存与非门、或非门、触发器、锁存器、移位寄存器器 加法器、乘法器、除法器、算术运算单元、加法器、乘法器、除法器、算术运算单元、FIFO等较大规模单元等较大规模单元 模拟单元模块：振荡器、比较

34、器等模拟单元模块：振荡器、比较器等 同一功能的单元有几种不同的类型，视应用不同选择同一功能的单元有几种不同的类型，视应用不同选择 现在学习的是第50页，共74页标准单元设计标准单元设计基本排列形式：基本排列形式：双边双边I/O、单边单边I/O、连线单元（单层布连线单元（单层布线中用得较多、跨单元连线）线中用得较多、跨单元连线）走线：走线：电源和地线一般要求从单元左右边进出，信号端从上下进出。电源和地线一般要求从单元左右边进出，信号端从上下进出。可以在单元内部或单元边界可以在单元内部或单元边界电源线可以放在单元外，在布线通道内，便于根据单元功电源线可以放在单元外，在布线通道内，便于根据单元功率要

35、求调整宽度，从各单元引出端口率要求调整宽度，从各单元引出端口电源线水平金属线，信号线用第二层金属或垂直多晶硅线，电源线水平金属线，信号线用第二层金属或垂直多晶硅线，单元内部连线用第一层金属和多晶硅，单元内部连线用第一层金属和多晶硅，单元之间连线在单元之间连线在走线通道内走线通道内 单元拼接单元拼接 单元高度：器件宽度，（考虑最小延迟，最省面积，足够单元高度：器件宽度，（考虑最小延迟，最省面积，足够高度以保证电源线、地线、单元内部连线）高度以保证电源线、地线、单元内部连线）现在学习的是第51页，共74页 SC方法设计流程与门阵列类似方法设计流程与门阵列类似 SC方法特点：方法特点：需要全套掩膜版

36、，属于定制设计方法需要全套掩膜版，属于定制设计方法门阵列方法：合适的母片，固定的单元数、压焊块数门阵列方法：合适的母片，固定的单元数、压焊块数和通道间距和通道间距 标准单元方法：可变的单元数、压焊块数、通道间距，标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大布局布线的自由度增大较高的芯片利用率和连线布通率较高的芯片利用率和连线布通率依赖于标准单元库，依赖于标准单元库，SC库建立需较长的周期和较高库建立需较长的周期和较高的成本，尤其工艺更新时的成本，尤其工艺更新时适用于中批量或者小批量但是性能要求较高的芯片设计适用于中批量或者小批量但是性能要求较高的芯片设计现在学习的是第5

37、2页，共74页积木块设计方法：积木块设计方法：BBL方法方法（通用单元设计方法）（通用单元设计方法）布布图图特特点点：任任意意形形状状的的单单元元（一一般般为为矩矩形形或或“L L”型）、任意位置、无布线通道型）、任意位置、无布线通道BBL单单元元：较较大大规规模模的的功功能能块块（如如ROM、RAM、ALU或或模模拟拟电电路路单单元元等等），单单元元可可以以用用GA、SC、PLD或全定制方法设计或全定制方法设计现在学习的是第53页，共74页设计过程：可以基于设计过程：可以基于Foundry提供的单元库，更提倡用自提供的单元库，更提倡用自己的单元库己的单元库 平面布置：影响延迟的单元靠近安放平

38、面布置：影响延迟的单元靠近安放 软件预估性能软件预估性能 详细布图详细布图 后仿真后仿真 现在学习的是第54页，共74页 BBL方法特点：较大的设计自由度，可以在版图方法特点：较大的设计自由度，可以在版图和性能和性能上得到最佳的优化上得到最佳的优化布图算法发展中：通道不规则，连线端口在单元布图算法发展中：通道不规则，连线端口在单元四周，位置不规则四周，位置不规则现在学习的是第55页，共74页可编程逻辑器件设计方法（可编程逻辑器件设计方法（PLD方法）方法）概念：概念：用户通过用户通过生产商提供的通用器件生产商提供的通用器件自行进行现场编程和自行进行现场编程和制造，或者通过对与或矩阵进行掩膜编程

39、，得到所需的专用集成制造，或者通过对与或矩阵进行掩膜编程，得到所需的专用集成电路电路编程方式：编程方式：现场编程：现场编程：采用熔断丝、电写入等方法对已制备好的采用熔断丝、电写入等方法对已制备好的PLD器件实现编程，不需要微电子工艺，利用相应的开发工具器件实现编程，不需要微电子工艺，利用相应的开发工具就可完成设计，有些就可完成设计，有些PLD可多次擦除，易于系统和电路设计。可多次擦除，易于系统和电路设计。掩膜编程：掩膜编程：通过设计掩膜版图来实现所需的电路功能，但通过设计掩膜版图来实现所需的电路功能，但由于可编程逻辑器件的规则结构，设计及验证比较容易实现。由于可编程逻辑器件的规则结构，设计及验

40、证比较容易实现。现在学习的是第56页，共74页可编程逻辑器件分类可编程逻辑器件分类 ROM、EPROM、EEPROM、PLA、PAL、GAL 可编程逻辑阵列（可编程逻辑阵列（PLA）：）：实现数字逻辑实现数字逻辑基本思想：组合逻辑可以转换成与基本思想：组合逻辑可以转换成与-或逻辑或逻辑 基本结构：基本结构：现在学习的是第57页，共74页举例：举例：尽量采用尽量采用“或非或非”门门现在学习的是第58页，共74页可编程阵列逻辑可编程阵列逻辑(PAL)和通用阵列逻辑和通用阵列逻辑(GAL)PAL：固固定定或或矩矩阵阵（八八个个输输入入端端即即可可满满足足逻逻辑辑组组合要求），可编与矩阵（输入项可增多

41、）合要求），可编与矩阵（输入项可增多）结构简化、工艺简单结构简化、工艺简单 现场编程现场编程 不同输出结构选用不同的不同输出结构选用不同的PAL器件器件现在学习的是第59页，共74页GAL：固定或矩阵：固定或矩阵：浮栅工艺：浮栅工艺：控制栅上施加足够高的电压且漏端接地时，浮控制栅上施加足够高的电压且漏端接地时，浮栅上将存储负电荷，当控制栅接地而漏端加适当的正电压时，栅上将存储负电荷，当控制栅接地而漏端加适当的正电压时，浮栅将放电，实现了电编程；具有不挥发性，掉电后不用重浮栅将放电，实现了电编程；具有不挥发性，掉电后不用重新编程新编程提高可编程速度和器件速度提高可编程速度和器件速度电擦写，可重复

42、编程，不需要窗口式的封装电擦写，可重复编程，不需要窗口式的封装 输出逻辑单元有一些考虑：可编程可重新配置输出逻辑单元有一些考虑：可编程可重新配置 具有安全保护单元具有安全保护单元 编程方式：现场编程编程方式：现场编程现在学习的是第60页，共74页 PAL 和和GAL的器件密度较低，几百门的器件密度较低，几百门近年来出现高密度可编程逻辑器件近年来出现高密度可编程逻辑器件HDPLD、系统内编程逻辑器件系统内编程逻辑器件IS-PLD Lattice的的 pLSI1000,2000,3000系列，系列，14000门门 HDPLD：集总布线区（集总布线区（GRP：global routing pool）

43、：）：用于内用于内部逻辑连接部逻辑连接 四周通用逻辑块（四周通用逻辑块（GLB）、）、输出布线区（输出布线区（ORP：GLB输出与管脚之间互连）输入总线输出与管脚之间互连）输入总线IB 可实现高速控制器等，可实现高速控制器等，DSP、数据加密等子系统数据加密等子系统现在学习的是第61页，共74页系统内编程逻辑器件系统内编程逻辑器件IS-PLD（in system-programmable logic device）：）：带串行接口及使带串行接口及使能端（用作串口或正常信号端）能端（用作串口或正常信号端）串行口：数据输入、数据输出、时钟、模式选择串行口：数据输入、数据输出、时钟、模式选择具有具有

44、GAL和和HDPLD的可编程、再配置功能的可编程、再配置功能 可编程、再配置在系统内或可编程、再配置在系统内或PCB板上进行板上进行 消除管脚多次弯曲消除管脚多次弯曲 易于进行电路版级测试易于进行电路版级测试 一块电路板有不同功能：硬件软件化一块电路板有不同功能：硬件软件化现在学习的是第62页，共74页现场可编程门阵列现场可编程门阵列(FPGA)（逻辑单元阵列）逻辑单元阵列）集成度高，使用灵活，引脚数多集成度高，使用灵活，引脚数多(可多达可多达100多条多条)，可以实现更为复杂的逻辑功能，可以实现更为复杂的逻辑功能 不是与或结构，以可配置逻辑功能块不是与或结构，以可配置逻辑功能块（config

45、urable logic block）排成阵列，功能块间为排成阵列，功能块间为互连区，输入互连区，输入/输出功能块输出功能块IOB可编程的内部连线：特殊设计的通导晶体管和可可编程的内部连线：特殊设计的通导晶体管和可编程的开关矩阵编程的开关矩阵 CLB、IOB的配置及内连编程通过存储器单元阵的配置及内连编程通过存储器单元阵列实现列实现现在学习的是第63页，共74页现场编程现场编程XILINX：用用SRAM存储内容控制互连：允许修改存储内容控制互连：允许修改 配置程序配置程序 存储器单元阵列中各单元状态存储器单元阵列中各单元状态控制控制CLB的可选配置端、多路选择端的可选配置端、多路选择端 控制控

46、制IOB的可选配置端的可选配置端 控制控制通导晶体管的状态和开关矩阵的连接关系通导晶体管的状态和开关矩阵的连接关系ACTEL：可熔通的点，不可逆，易于保密可熔通的点，不可逆，易于保密适用：适用：200块以下的原型设计块以下的原型设计现在学习的是第64页，共74页 PLD和和FPGA设计方法的特点设计方法的特点现场编程：现场编程：功能、逻辑设计功能、逻辑设计 网表网表 编程文件编程文件 PLD器件器件掩掩膜膜编编程程：PLA版版图图自自动动生生成成系系统统，可可以以从从网网表表直接得到掩膜版图直接得到掩膜版图设设计计周周期期短短，设设计计效效率率高高，有有些些可可多多次次擦擦除除，适适合新产品开

47、发合新产品开发编程软件编程软件硬件编程器硬件编程器现在学习的是第65页，共74页FPGA的转换的转换 FPGA转换到门阵列，降低价钱转换到门阵列，降低价钱 网表转换，用布局布线后提出的网表及库单元网表转换，用布局布线后提出的网表及库单元映射映射 时序一致性时序一致性 门阵列芯片的可测性（门阵列芯片的可测性（FPGA母片经过厂家严格母片经过厂家严格测试）测试）管脚的兼容性管脚的兼容性 多片多片FPGA向单片门阵列转换向单片门阵列转换现在学习的是第66页，共74页布图方法的比较布图方法的比较 A:全定制法，全定制法，B:符号法符号法C:标准单元法标准单元法D:积木块法，积木块法，E:门阵列法，门阵

48、列法，F:掩掩膜编程膜编程PLA法法G:现场编程现场编程PLA法法H:FPGA法法I:激光扫描阵列激光扫描阵列J:硅编译法硅编译法现在学习的是第67页，共74页现在学习的是第68页，共74页现在学习的是第69页，共74页兼容设计方法兼容设计方法不同的设计方法有各自的优势，如果把它们优化不同的设计方法有各自的优势，如果把它们优化组合起来，则有望设计出性能良好的电路。组合起来，则有望设计出性能良好的电路。以微处理器为例以微处理器为例数数据据逻逻辑辑：位位片片式式或或阵阵列列结结构构网网络络，图图形形重重复复多多：BBL方方法法，ALU、移移位位器器、寄寄存存器器等等作作为为单单元元进进行行人工全定

49、制设计人工全定制设计 随机控制逻辑：差别较大，随机控制逻辑：差别较大，SC或或PLA方法实现方法实现 存储器：存储器：ROM或或RAM实现实现现在学习的是第70页，共74页可测性设计技术可测性设计技术 什么是集成电路测试？什么是集成电路测试？对制造出的电路进行功能和性能检对制造出的电路进行功能和性能检测，检测并定位出电路的故障，用尽可能短的时间挑选出合格芯片。测，检测并定位出电路的故障，用尽可能短的时间挑选出合格芯片。集成电路测试的特殊性集成电路测试的特殊性 什什么么是是可可测测性性设设计计？在在尽尽可可能能少少地地增增加加附附加加引引线线脚脚和和附附加加电电路路，并并使使芯芯片片性性能能损损

50、失失最最小小的的情情况况下下，满满足足电电路路可可控控制制性性和和可可观观察性的要求察性的要求可控制：可控制：从输入端将芯片内部逻辑电路置于指定状态从输入端将芯片内部逻辑电路置于指定状态可观察：可观察：直接或间接地从外部观察内部电路的状态直接或间接地从外部观察内部电路的状态现在学习的是第71页，共74页结构式测试技术结构式测试技术 扫描途径测试扫描途径测试概念：概念：将将时序元件和组合电路隔离时序元件和组合电路隔离开，解决时序电路测试开，解决时序电路测试困难的问题。困难的问题。将芯片中的时序元件将芯片中的时序元件(如触发器、寄存器等如触发器、寄存器等)连接成一个或数连接成一个或数个移位寄存器个