数字电路与非门幻灯片.ppt

《数字电路与非门幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电路与非门幻灯片.ppt（53页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、数字电路与非门第1页，共53页，编辑于2022年，星期六1.了解基本数字电路的工作原理；了解基本数字电路的工作原理；2.熟悉基本数字电路的输入输出结构、主要技术参数及熟悉基本数字电路的输入输出结构、主要技术参数及主要用途；主要用途；3.掌握常用触发器的表示方式及触发方式；掌握常用触发器的表示方式及触发方式；4.了解可编程逻辑器件的特点。了解可编程逻辑器件的特点。学习重点学习重点第2页，共53页，编辑于2022年，星期六第一节第一节 数字集成电路的分类数字集成电路的分类集集成成逻逻辑辑门门双极型集成逻辑门双极型集成逻辑门MOS集成逻辑门集成逻辑门按器件类型分按器件类型分PMOSNMOSCMOSH

2、CMOS按集成度分按集成度分SSI（100以下以下个等效门）个等效门）MSI（10103 3个等效门）个等效门）LSI（10104 4个等效门）个等效门）VLSI（10104 4 106个等效门）个等效门）TTL、ECLI2L、HTL按功能分按功能分基本门电路、组合逻辑模块基本门电路、组合逻辑模块触发器、时序逻辑模块、存储器触发器、时序逻辑模块、存储器ULSI（10106 6个以上等效门）个以上等效门）第3页，共53页，编辑于2022年，星期六4-4-2-1 2-1 典型典型TTLTTL与非门工作原理与非门工作原理TTL与非门与非门TTL与非门工作原理与非门工作原理TTL与非门的工作速度与非门

3、的工作速度TTL与非门的外特性及主要参数与非门的外特性及主要参数三极管的开关特性三极管的开关特性第4页，共53页，编辑于2022年，星期六三极管的开关特性三极管的开关特性共射极三极管电路及其输出特性 三极管的开关特性 t1为三极管由截止转向导通的为三极管由截止转向导通的延迟时间延迟时间，t2为三极管由截止转向导通的电流为三极管由截止转向导通的电流建立时间建立时间，称为上升时间，称为上升时间，t3为三极管由导通转向截止的为三极管由导通转向截止的存储时间存储时间，t4为三极管由导通转向截止的为三极管由导通转向截止的电流电流消失时间消失时间，称为下降时间。因此，称为下降时间。因此，三极管的打开时间三

4、极管的打开时间为延迟时间与建立时间之和，即为延迟时间与建立时间之和，即tON=t1+t2。三极管的关断时间三极管的关断时间为存储时间与下降时间之和，即为存储时间与下降时间之和，即tOFF=t3+t4。讲义P201第5页，共53页，编辑于2022年，星期六三极管的开关特性三极管的开关特性等效理想三极管开关特性第6页，共53页，编辑于2022年，星期六TTLTTL与非门电路与非门电路 输输入入级级由由多多发发射射极极晶晶体体管管T1和和基基极极电电组组R1组组成成，它它实实现现了了输输入入变变量量A、B、C的与运算。的与运算。由由T3、T4、T5和和R4、R5组成其中组成其中T3、T4构成复合管，

5、与构成复合管，与T5组成推拉式组成推拉式输出结构，具有较强的负载能力。输出结构，具有较强的负载能力。中间级是放大级，由中间级是放大级，由T2、R2和和R3组成，组成，T2的集电极的集电极C2和发射极和发射极E2可以分别提供两个可以分别提供两个相位相反的电压信号。相位相反的电压信号。第7页，共53页，编辑于2022年，星期六TTLTTL与非门工作原理与非门工作原理 输输入入端端至至少少有有一一个个接低电平：接低电平：0.3V3.6V3.6V1V3.6VT T1 1管管:A A端端发发射射结结导导通通，V Vb1b1 =V=VA A+V+Vbe1be1=1V=1V，其其它它发发射射结结均均因因反反

6、偏偏而而截截止。止。5-0.7-0.7=3.6VV Vb1b1=1V,=1V,所以所以T T2 2、T T5 5截止截止,V VC2C2Vcc=5VVcc=5V。T T3 3：微饱和状态。微饱和状态。T T4 4：放大状态。放大状态。电路输出高电平为：电路输出高电平为：5V第8页，共53页，编辑于2022年，星期六 输入端全为高电平：输入端全为高电平：3.6V3.6V2.1V0.3VT T1 1:V:Vb1b1=V Vbc1bc1+V+Vbe2be2+V+Vbe5 be5=0.7V3=2.1V0.7V3=2.1V因因此此输输出出为为逻逻辑辑低低电电平平V VOLOL=0.3V=0.3V3.6V

7、 发射结反偏而集电发射结反偏而集电极正正偏，处于倒置放大状态。偏，处于倒置放大状态。T T2 2：饱和状态饱和状态 T T3 3：V Vc2c2 =V Vces2ces2 +V Vbe5be51V1V，使使T T3 3导导通通，V Ve3e3 =V Vc2c2-V-Vbe3be3 =1-1-0.70.3V0.70.3V，使使T T4 4截止截止。T T5 5处于处于深饱和状态，深饱和状态，TTLTTL与非门工作原理与非门工作原理第9页，共53页，编辑于2022年，星期六 输输入入端端全全为为高高电电平平，输出为低电平。输出为低电平。输输入入至至少少有有一一个个为为低低电电平平时时，输输出出为为

8、高高电电平。平。由由此此可可见见电电路路的的输输出出和和输输入入之之间间满满足足与非逻辑关系。与非逻辑关系。T T1 1：倒置放大状态倒置放大状态T T2 2：饱和状态饱和状态T T3 3：导通状态导通状态T T4 4：截止状态截止状态T T5 5：深饱和状态深饱和状态T T2 2：截止状态截止状态T T3 3：微饱和状态微饱和状态T T4 4：放大状态放大状态T T5 5：截止状态截止状态TTLTTL与非门工作原理与非门工作原理第10页，共53页，编辑于2022年，星期六TTLTTL与非门工作速度与非门工作速度存存在在问问题题：TTL门门电电路路工工作作速速度度相相对对于于MOSMOS较较快

9、快，但但由由于于当当输输出出为为低低电电平平时时T T5 5工工作作在在深深度度饱饱和和状状态态，当当输输出出由由低低转转为为高高电电平平，基基区和集电区存储电荷不能马上消散，而影响工作速度区和集电区存储电荷不能马上消散，而影响工作速度。改进型改进型TTLTTL与非门与非门 可可能能工工作作在在饱饱和和状状态态下下的的晶晶体体管管T1、T2、T3、T5都都用用带带有有肖肖特特基基势势垒垒二二极极管管（SBD）的的三三极极管管代代替替，以以限限制制其其饱饱和和深深度度，提高工作速度。提高工作速度。第11页，共53页，编辑于2022年，星期六改进型改进型TTLTTL与非门与非门 增加增加有源泄放电

10、路有源泄放电路1.提高工作速度提高工作速度由由T6、R6和和R3构成构成的有源泄放电路来的有源泄放电路来代替代替T2射极电阻射极电阻R3减少了电路的开启时间减少了电路的开启时间缩短了电路关闭时间缩短了电路关闭时间2.提高抗干扰能力提高抗干扰能力 T2、T5同同时时导导通通，因因此此电电压压传传输输特特性性曲曲线线过过渡渡区区变变窄窄，曲曲线线变变陡陡，输输入入低低电电平平噪噪声声容容限限VNL提提高高了了0.7V左右。左右。第12页，共53页，编辑于2022年，星期六数字集成电路的主要技术特性数字集成电路的主要技术特性P191一、输入一、输入/输出电压输出电压VIH表示数字电路表示数字电路输入

11、高电平时允输入高电平时允许的最低电平许的最低电平(又又称开门电平称开门电平Von)VIL表示数字电表示数字电路输入低电平是路输入低电平是允许的最高电平允许的最高电平(又称关门电平又称关门电平Voff)VOH表示数字电表示数字电路输出高电平时路输出高电平时允许的最低电平允许的最低电平(又称标准高电平又称标准高电平)VOL表示数字电表示数字电路输出低电平时路输出低电平时允许的最高电平允许的最高电平(又称标准低电又称标准低电平平)第13页，共53页，编辑于2022年，星期六电路类型输出电平输入电平电源频率集成度功耗TTL2.4/0.42.0/0.854MMHLSTTL2.4/0.42.0/0.83.

12、38MMHCMOS4.4/0.53.6/1.552MLLHCMOS4.4/0.53.6/1.5510MHL数字电路的逻辑电平 数字逻辑中的逻辑值数字逻辑中的逻辑值1和和0在数字电路里用高低电平来表在数字电路里用高低电平来表示，但多高的电平是高电平、多低的电平是低电平，必须有示，但多高的电平是高电平、多低的电平是低电平，必须有一定的标准。不同工艺的数字集成电路具有不同的逻辑电平一定的标准。不同工艺的数字集成电路具有不同的逻辑电平标准标准 第14页，共53页，编辑于2022年，星期六数字集成电路的主要技术特性数字集成电路的主要技术特性二、抗干扰容限电平二、抗干扰容限电平 当输入信号在一定范围内波动

13、时不会引起输出电平的改变，这个波动范围就称为输入噪声容限，用VNH和VNL来表示。即 VNH=VOH VIHVNL=VIL VOL不同工艺的数字集成电路具有不同的噪声容限不同工艺的数字集成电路具有不同的噪声容限第15页，共53页，编辑于2022年，星期六 TTLTTL“与与非非”门门输输入入电电压压V VI I与与输输出出电电压压V VO O之之间间的的关关系系曲曲线线，即即 V VO O=f=f（V VI I）。）。截截止止区区当当V VI I0.6V0.6V，V Vb1b11.3V1.3V时时，T T2 2、T T5 5截截止止，输出高电平输出高电平V VOH OH=3.6V=3.6V。线

14、性区当线性区当0.60.6VVVVI I1.3V1.3V，0.7VV0.7VV b2 b21.4V1.4V时，时，T T2 2导通，导通，T T5 5仍截止，仍截止，V VC2C2随随V Vb2b2升高而下降，升高而下降，经经T T3 3、T T4 4两级射随器使两级射随器使V VO O下降。下降。转折区转折区饱和区饱和区三、三、电压传输特性电压传输特性数字集成电路的主要技术特性数字集成电路的主要技术特性第16页，共53页，编辑于2022年，星期六数字集成电路的主要技术特性数字集成电路的主要技术特性四四、输入特性输入特性输入电流与输入电压之间的关系曲线，即输入电流与输入电压之间的关系曲线，即I

15、I=f（VI）。）。假定输入电流假定输入电流II流入流入T1发射极时发射极时方向为正，反之为方向为正，反之为负。负。1.1.输入短路电流输入短路电流ISD（输入低电平电流输入低电平电流IIL）当当VIL=0V时由输入端流出的电流时由输入端流出的电流 前级驱前级驱动门导通时，动门导通时，IIL将灌入前将灌入前级门，称为级门，称为灌电流负载。灌电流负载。2.2.输入漏电流输入漏电流IIH（输入高电平电流）输入高电平电流）指指一一个个输输入入端端接接高高电电平平，其其余余输输入入端端接接低低电电平平，经经该该输入端流入的电流。约输入端流入的电流。约10AA左右。左右。第17页，共53页，编辑于202

16、2年，星期六1.1.扇入系数扇入系数N Ni i是指合格的输入端的个数。是指合格的输入端的个数。2.2.扇出系数扇出系数N NO O是指在灌电流（输出低电平）状态是指在灌电流（输出低电平）状态 下驱动同类门的个数。下驱动同类门的个数。其中其中I IOLmaxOLmax为最大允许灌电流，为最大允许灌电流，I IILIL是一个负载门灌入本级的电流（是一个负载门灌入本级的电流（1.41.4mAmA）。）。NoNo越大，说明门的负载能力越强。越大，说明门的负载能力越强。五五、扇入、扇出系数扇入、扇出系数数字集成电路的主要技术特性数字集成电路的主要技术特性第18页，共53页，编辑于2022年，星期六六、

17、六、平均传输延迟时间平均传输延迟时间t tpdpd导导通通延延迟迟时时间间t tPHPHL L ：输输入入波波形形上上升升沿沿的的50%50%幅幅值值处处到到输输出出波形下降沿波形下降沿50%50%幅值处所需要的时间。幅值处所需要的时间。截截止止延延迟迟时时间间t tPLHPLH：从从输输入入波波形形下下降降沿沿50%50%幅幅值值处处到到输输出出波波形形上上升升沿沿50%50%幅值处所需要的时间。幅值处所需要的时间。平均传输延迟时间平均传输延迟时间t tpdpd：通通常常t tPLHPLHt tPHLPHL，t tpdpd越越小小，电电路路的的开开关关速速度度越越高高。一一般般t tpdpd

18、 =10ns10ns40ns40ns输入信号输入信号VI输出信号输出信号V0数字集成电路的主要技术特性数字集成电路的主要技术特性第19页，共53页，编辑于2022年，星期六数字集成电路的主要技术特性数字集成电路的主要技术特性七、七、使用时注意事项使用时注意事项1器件所允许使用的最高工作频率（信号电平的维持时间不能过短）2器件的功率损耗（是数字逻辑系统设计的基本依据之一）3器件逻辑电平及器件之间的电平匹配4器件的延迟特性 5器件对电路噪声的敏感性（抗干扰能力）第20页，共53页，编辑于2022年，星期六第四章 补充作业题(1)1.如图(a)、(b)所示，试写出F与A、B之间的电平关系表、真值表、

19、逻辑式，并画出等效的逻辑图。图（a)图（b)2.如图（C)所示，在TTL与非门电路输入端接电阻RI,试计算RI=0.5K和RI=2K时的等效输入电压VI。3k第21页，共53页，编辑于2022年，星期六3.写出下列逻辑器件的噪声容限第四章 补充作业题(1)电路类型输出电平输入电平电源频率集成度功耗TTL2.4/0.42.0/0.854MMHLSTTL2.4/0.42.0/0.83.38MMHCMOS4.4/0.53.6/1.552MLLHCMOS4.4/0.53.6/1.5510M VCC时时，必必须须选选用用集集电电极极开开路路（OC门门）TTL电路。电路。CMOS电电源源电电压压VDD =

20、5V时时，一一般般的的TTL门门可可以直接驱动以直接驱动CMOS门。门。第27页，共53页，编辑于2022年，星期六三态逻辑门（三态逻辑门（TSLTSL）三态门三态门工作原理工作原理 TSL门门输输出出具具有有高高、低低电电平平状状态态外外，还还有有第第三三种种输输出出状状态态 高高阻阻状状态态，又称，又称禁止态或失效态。禁止态或失效态。非门，是三态门非门，是三态门的状态控制部分的状态控制部分E使能端使能端六管六管TTL与非门与非门增加部分增加部分 当当 E=0时时，T4输输出出高高电电平平VC=1，D2截截止止，此此时时后面电路执行正常与非功能后面电路执行正常与非功能F=AB。101V1V输

21、出输出F端处于高阻状态记为端处于高阻状态记为Z。T6、T7、T9、T10均截止均截止Z当当 E=1时，时，第28页，共53页，编辑于2022年，星期六使使能能端端的的两两种种控控制制方方式式低电平使能低电平使能高电平使能高电平使能三态门的逻辑符号三态门的逻辑符号ABF EFAB E第29页，共53页，编辑于2022年，星期六 三态门的应用三态门的应用1.三态门广泛用于数据总线结构三态门广泛用于数据总线结构 任何时刻只能有一任何时刻只能有一个控制端有效，即只有个控制端有效，即只有一个门处于数据传输，一个门处于数据传输，其它门处于禁止状态。其它门处于禁止状态。2.双向传输双向传输 当当E=0时时，

22、门门 1工工作作，门门2禁禁止止，数数据从据从A送到送到B；当当E=1时时，门门1禁禁止止，门门2工工作作，数数据据从从B送到送到A。三态逻辑门（三态逻辑门（TSLTSL）总线总线提问：用同一种使能功能的三提问：用同一种使能功能的三态门如何构成双向数据传输？态门如何构成双向数据传输？第30页，共53页，编辑于2022年，星期六 随着TTL电路结构的改进，目前TTL电路具有7种系列，如表4-2-1所示。见P212表4-2-6TTL子系列器件名说明标准TTL 74 最早的TTL电路 低功耗TTL 74L 内电阻增加，使得功率减小。已很少使用 高速TTL 74F 减小内电阻，输出级使用达林顿结构。已

23、很少使用 低功耗肖特基TTL 74LS 使用肖特基器件，在输出级增加二极管电阻网络 肖特基TTL 74S 使用肖特基器件，减小电阻，靠增加功耗来提高速度高级低功耗肖特基TTL 74ALS 使用肖特基器件，减小器件的几何结构 使用肖特基器件减小器件的几何结构 74AS 增加电路的复杂程度，比ALS系列速度更高 第31页，共53页，编辑于2022年，星期六ECLECL“或或/或非或非”门电路门电路ECLECL门的主要优缺点门的主要优缺点第32页，共53页，编辑于2022年，星期六ECLECL“或或/或非或非”门电路门电路输入级输入级输出级输出级 同时实现或同时实现或/或非逻辑功能，为或非逻辑功能，

24、为非饱和型电路。非饱和型电路。基基准准电电源源-为为T4管管提提供供参参考考电电压压VBB，选选定定VBB=-1.2V。第33页，共53页，编辑于2022年，星期六逻逻辑辑符符号号逻逻辑辑表表达达式式 优点优点1.开关速度高开关速度高2.逻辑功能强逻辑功能强3.负载能力强负载能力强 缺点缺点1.功耗较大功耗较大2.抗干扰能力差：抗干扰能力差：逻逻辑辑摆摆幅幅为为0.8V左左右右，噪噪声容限声容限VN一般约一般约300mV。互补输出端互补输出端“或或/或或非非”，且采用射极开路，且采用射极开路形式，实现输出变量的形式，实现输出变量的“线或线或”操作。操作。ECLECL“或或/或非或非”门电路门电

25、路第34页，共53页，编辑于2022年，星期六I I2 2 L L基本单元电路基本单元电路I I2 2 L L门电路门电路I I2 2 L L的主要优缺点的主要优缺点第35页，共53页，编辑于2022年，星期六I I2 2 L L基本单元电路基本单元电路 电路的组成电路的组成 射极加正电射极加正电压压VE，构成恒流构成恒流源源I0。I0 多多集集电电极极晶晶体体管管T2、C1、C2、C3之间相互隔离。之间相互隔离。T2的的驱驱动动电电流流是是由由T1射射极极注注入入的的，故故有注入逻辑。有注入逻辑。工作原理工作原理1.当当VA=0.1V低低电电平平时时，T2截截止止，I0从从输输入入端端A流流

26、出出，C1、C2和和C3输出高电平。输出高电平。2.当当A开路（相当于输入高电平开路（相当于输入高电平）时，）时，I0流入流入T2的基极，的基极，T2饱和导通，饱和导通，C1、C2和和C3输出低电平。输出低电平。逻辑符号逻辑符号A-输入输入C1、C2和和C3-输出输出 电电路路的的任任何何一一个个输输出出与与输输入入之之间间都都是是“非非”逻逻辑辑关关系。系。电路可简化为：第36页，共53页，编辑于2022年，星期六I I2 2 L L门电路门电路 “与与”门门线与线与逻辑功能：逻辑功能：F=A B “与或非与或非”门门 VE用用输输入入变量来代替。变量来代替。逻辑功能：逻辑功能：第37页，共

27、53页，编辑于2022年，星期六I I2 2 L L的主要优缺点的主要优缺点 优点优点1.1.集成度高集成度高2.2.功耗小功耗小3.3.电源电压范围宽电源电压范围宽4.4.品质因素品质因素最佳最佳5.5.生产工艺简单生产工艺简单 电电流流在在1nA1mA范范围内均能正常工作。围内均能正常工作。I2L的品质因数只有的品质因数只有（0.11）pJ/门。门。缺点缺点1.1.开关速度低开关速度低2.2.噪声容限低噪声容限低 I2L的的 逻逻 辑辑 摆摆 幅幅 仅仅700mV左左右右，比比ECL还还低低，但但其其内内部部噪噪声声小小，因因此此电电路能正常工作。路能正常工作。3.3.多多块块一一起起使使

28、用用时时，由由于于各各管管子子输输入入特特性性的的离离散散性性，基基极极电电流流分分配配会会出出现现不不均均的的现现象象，严严重重时时电电路路无无法法正正常常工作。工作。M=P（功功率率）tpd（速速度度）表表示示门门电电路路性性能能的的优优劣劣，单单位位是是皮皮焦焦(pJ)。第38页，共53页，编辑于2022年，星期六NMOSNMOS反相器反相器NMOSNMOS门电路门电路CMOSCMOS门电路门电路第39页，共53页，编辑于2022年，星期六NMOSNMOS反相器反相器 MOS管的开关特性管的开关特性数字逻辑电路中的数字逻辑电路中的MOSMOS管均是增强型管均是增强型MOSMOS管，它具有

29、以下特点：管，它具有以下特点：当当|UGS|UT|时，管子导通，导通电阻很小，相当开关闭合。时，管子导通，导通电阻很小，相当开关闭合。当当|UGS|UT|时，管子截止，相当于开关断开。时，管子截止，相当于开关断开。NMOS反相器反相器 设设电电源源电电压压VDD=10V，开开启启电压电压VT1=VT2=2V。1.A输入高电平输入高电平VIH=8V2.A输入低电平输入低电平V IL=0.3V 电路执行逻辑非功能电路执行逻辑非功能工作管工作管负载管负载管 T1、T2均均导导通通，输输出出为为低电平低电平VOL 0.3V。T1截截止止T2导导通通，电电路路输输出高电平出高电平VOH=VDD-VT2=

30、8V。第40页，共53页，编辑于2022年，星期六NMOSNMOS门电路门电路 NMOS与非门与非门工作管工作管串联串联负载管负载管工作原理：工作原理：T1和和T2都导通，输出低电平。都导通，输出低电平。2.当输出端有一个为低电平时，当输出端有一个为低电平时，与与低低电电平平相相连连的的驱驱动动管管就就截截止止，输出高电平。输出高电平。电路电路“与非与非”逻辑功能：逻辑功能：注：注：增增加加扇扇入入，只只增增加加串串联联驱驱动动管管的的个个数，但扇入不宜过多，一般不超过数，但扇入不宜过多，一般不超过3。11通通通通01.当两个输入端当两个输入端A和和B均为高电平时，均为高电平时，01止通1第4

31、1页，共53页，编辑于2022年，星期六CMOSCMOS电路电路 CMOS反相器反相器PMOSNMOS 衬衬底底与与漏漏源源间间的的PNPN结结始始终终处处于于反反偏偏，NMOSNMOS管管的的衬衬底底总总是是接接到到电电路路的的最最低低电电位位，PMOSPMOS管管的的衬衬底底总是接到电路的总是接到电路的最高电位。最高电位。柵柵极极相相连连作输入端作输入端漏极相连漏极相连作输出端作输出端电电源源电电压压V VDDDDV VT1T1+|V+|VT2T2|，V VDDDD适用范围较大适用范围较大(3(31818V)V)。V VT1T1-NMOS-NMOS的开启电压的开启电压;V VT2T2-PM

32、OS-PMOS的开启电压。的开启电压。工作原理：工作原理：1.1.输入为低电平输入为低电平V VIL IL=0V=0V时，时，V VGS1GS1V VT1T1T T1 1管截止；管截止；|V VGS2GS2|V VT2 T2 电电路路中中电电流流近近似似为为零零（忽忽略略T T1 1的的截截止止漏漏电电流流）,V VDDDD主主要要降降落落在在T T1 1上上，输出为高电平输出为高电平V VOHOHVVDDDD。T T2 2导通。导通。2.2.输输入入为为高高电电平平V VIHIH =V VDDDD时时，T T1 1通通T T2 2止止，V VDDDD主主要要降降在在T T2 2上上，输输出出

33、为为低低电电平平V VOLOL0V0V。实现逻辑实现逻辑“非非”功能功能第42页，共53页，编辑于2022年，星期六CMOSCMOS电路电路 CMOS门电路门电路1.与非门与非门二输入二输入“与非与非”门电路结构如图。门电路结构如图。每每个个输输入入端端与与一一 个个 NMOS管管和和一一个个PMOS管的栅极相连。管的栅极相连。当当A A和和B B为高电平时为高电平时:1两两 个个 并并 联联 的的PMOSPMOS管管T T3 3、T T4 4两个串联的两个串联的NMOS TNMOS T1 1、T T2 2通通通通止止止止0101通通止止通通1止止当当A A和和B B有有一一个个或或一一个个以

34、以上上为为低低电平时电平时:电路输出高电平电路输出高电平输出低电平输出低电平 电路实现电路实现“与非与非”逻辑功能逻辑功能第43页，共53页，编辑于2022年，星期六CMOSCMOS电路电路 CMOS门电路门电路2.或非门或非门二输入二输入“或非或非”门电路结构如图。门电路结构如图。当当A A和和B B为低电平时为低电平时:10当当A A和和B B有有一一个个或或一一个个以以上上为为高电平时高电平时:电路输出低电平电路输出低电平输出高电平输出高电平 电路实现电路实现“或非或非”逻辑功能逻辑功能第44页，共53页，编辑于2022年，星期六CMOSCMOS电路电路CMOS门电路的开路输出结构门电路

35、的开路输出结构（OD门）门）Y=A+B第45页，共53页，编辑于2022年，星期六CMOSCMOS电路电路CMOS门电路的三态输出结构门电路的三态输出结构 1AENENY第46页，共53页，编辑于2022年，星期六A为使能端:A=1时,F输出高阻.A=0时,UDDT2AT1T3BT4F（输出）第47页，共53页，编辑于2022年，星期六CMOS系列系列器件名器件名说明说明标准标准CMOS40最早的最早的CMOS电路，工作电源一般为电路，工作电源一般为15V。高速高速CMOS74HC噪声容限好，功耗低，工作电源噪声容限好，功耗低，工作电源5V。高速高速CMOS，TTL兼容兼容74HCT 逻辑电平

36、与逻辑电平与TTL完全相同，可直接与完全相同，可直接与TTL器件器件连接。连接。高级高级CMOS74AC转换速度更高、功耗更低转换速度更高、功耗更低高级高级CMOS，TTL兼容兼容74ACT 逻辑电平与逻辑电平与TTL完全相同，可直接与完全相同，可直接与TTL器件器件连接。连接。CMOS子系列及对应的器件名称子系列及对应的器件名称第48页，共53页，编辑于2022年，星期六CMOSCMOS电路的特点电路的特点1.1.功功耗耗小小：CMOSCMOS门门工工作作时时，一一管管导导通通，一一管管截截止止，几几乎乎不不由电源吸取电流，因此其功耗极小。由电源吸取电流，因此其功耗极小。2.2.CMOSCM

37、OS集集成成电电路路功功耗耗低低内内部部发发热热量量小小，集集成成度度可可大大大大提高。提高。3.3.抗抗幅幅射射能能力力强强：MOSMOS管管是是多多数数载载流流子子工工作作，射射线线辐辐 射射对对多多数载流子浓度影响不大。数载流子浓度影响不大。4.4.电电压压范范围围宽宽：CMOSCMOS门门电电路路输输出出高高电电平平V VOH OH V VDDDD，低低电平电平V VOL OL 0V 0V。5.5.输输出出驱驱动动电电流流比比较较大大：扇扇出出能能力力较较大大，一一般般可可以以大大于于5050。6.6.在在使使用用和和存存放放时时应应注注意意静静电电屏屏蔽蔽，焊焊接接时时电电烙烙铁铁应

38、应接接地地良良好好。产产品品化化的的电电路路一一般般已已加加输输入入级级保保护护电电路路（如如P216P216图图4-2-254-2-25所示）所示）。第49页，共53页，编辑于2022年，星期六TTLTTL与与CMOSCMOS接口接口CMOS CMOS 与与TTLTTL接口接口第50页，共53页，编辑于2022年，星期六TTLTTL与与CMOSCMOS接口接口 CMOS同同TTL（OC）电电源源电电压压相相同同都都为为5V，则则两两种种门门可直接连接。可直接连接。提提高高TTL门门电电路路的的输输出出高高电电平平，阻阻值值由由几几百百到到几几千千欧姆。欧姆。注注：TTL（OC）门门电电路路高

39、高电电平平典典型型值值只只有有 3.4V，CMOS电电路路的的输输入入高高电电平平要要求求高高于于3.5V。因因此此在在TTL门门电电路路输输出出端端与与电电源源之间接一电阻之间接一电阻Rx。第51页，共53页，编辑于2022年，星期六CMOSCMOS与与TTLTTL接口接口 CMOS门门的的驱驱动动能能力力不不适适应应TTL门门的的要要求求，可可采采用用专专用用的的CMOSTTL电平转换器。电平转换器。当用当用CMOS驱动驱动TTL时时转换器转换器74HCTxx第52页，共53页，编辑于2022年，星期六第四章 补充作业题(2)2.如图所示，试写出F与A、B、C之间逻辑式，并画出等效的逻辑图。3.由一TTL门电路驱动一用电源供电的 CMOS门，TTL的IOLMAX=8mA,CMOS的输入电流可忽略不计，试画出可以工作的电路图。1.试画出F=AB+C的CMOS电路图第53页，共53页，编辑于2022年，星期六