《数字系统与逻辑设计幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字系统与逻辑设计幻灯片.ppt（46页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字系统与逻辑设计数字系统与逻辑设计第1页，共46页，编辑于2022年，星期六半导体存储器半导体存储器的分类的分类只读存储器只读存储器在正常工作时，它存储的数据是固定不变的，只能从中读取数在正常工作时，它存储的数据是固定不变的，只能从中读取数据，不能快速地随时修改或重新写入数据。据，不能快速地随时修改或重新写入数据。只读存储器只读存储器的优点：电路结构简单，断电以后数据不会丢失。的优点：电路结构简单，断电以后数据不会丢失。只读存储器只读存储器的缺点：只适用于存储固定数据的场合。的缺点：只适用于存储固定数据的场合。按按存取功能存取功能分为：分为：只读存储器只读存储器（READONLY MEMOR
2、Y，ROM）和）和随机存取存储器随机存取存储器（RANDOMACCESS MEMORY，RAM）第2页，共46页，编辑于2022年，星期六只读存储器（只读存储器（ROM）的分类）的分类掩模掩模ROM：数据在制作时已经确定，无法更改。：数据在制作时已经确定，无法更改。可编程可编程ROM（PROGRAMBLE READONLY MEMORY，PROM）：数据可以由用户根据自己的需）：数据可以由用户根据自己的需要写入，但数据一旦写入以后就不能再修改了。要写入，但数据一旦写入以后就不能再修改了。可擦除的可编程可擦除的可编程ROM（ERASABLE PROGRAMBLE READONLY MEMORY，
3、EPROM）：数据不但可以由：数据不但可以由用户根据自己的需要写入，而且可以擦除重写。用户根据自己的需要写入，而且可以擦除重写。第3页，共46页，编辑于2022年，星期六随机存储器（随机存储器（RAM）随机存储器随机存储器在正常工作状态下，可以随时向存储器里写入数在正常工作状态下，可以随时向存储器里写入数据或从中读取数据。据或从中读取数据。随机存储器随机存储器根据所采用存储单元工作原理的不同分为：根据所采用存储单元工作原理的不同分为：静态存储器静态存储器（STATIC RANDOMACCESS MEMORY，SRAM）：存取速度比）：存取速度比DRAM快。快。动态存储器动态存储器（DYNAMI
4、C RANDOMACCESS MEMORY，DRAM）：集成度远高于：集成度远高于SRAM。第4页，共46页，编辑于2022年，星期六7.2 只读存储器（只读存储器（ROM）7.2.1 掩模只读存储器掩模只读存储器掩模掩模ROM中存储的数据由制作过程中使用的掩模板中存储的数据由制作过程中使用的掩模板决定。掩模板是按照用户的要求而设计的，因此掩决定。掩模板是按照用户的要求而设计的，因此掩模模ROM在出厂时内部的数据就已经在出厂时内部的数据就已经“固化固化”在里边在里边了。了。第5页，共46页，编辑于2022年，星期六二极管的电路结构二极管的电路结构地址线地址线字线字线位线位线（数据线）（数据线）
5、二极管译码器二极管译码器(与阵列、地址与阵列、地址译码器译码器)存储矩阵存储矩阵(或阵列或阵列)第6页，共46页，编辑于2022年，星期六二极管的电路结构二极管的电路结构001 1 0 0 010 1 0 0 1 0 10110 0 1 0 0 1 0 0 0 10 0 0 10101101101001110101101001110地地 址址数数 据据A1A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0或阵列或阵列有二极管表示存储有二极管表示存储1与阵列与阵列第7页，共46页，编辑于2022年，星期六二极管的电路结构二极管的电路结构地地
6、 址址数数 据据A1A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0字线和位线的字线和位线的每个交叉点是一个存储单元每个交叉点是一个存储单元。交叉点处接交叉点处接有二极管有二极管的相当于存的相当于存1，没有二极管没有二极管的相当于存的相当于存0。存储器的容量存储器的容量（存储单元的数目）（存储单元的数目）=字字数数 位数位数第8页，共46页，编辑于2022年，星期六掩模掩模ROM的结构的结构存储矩阵存储矩阵由许多存储由许多存储单元排列而成。单元排列而成。存储单元存储单元：MOS管或管或双极型三极管双极型三极管每个存储单元存放一位二值代码
7、（每个存储单元存放一位二值代码（0或或1）。）。每一个或一组存储单元有一个对应的每一个或一组存储单元有一个对应的地址代码地址代码。第9页，共46页，编辑于2022年，星期六掩模掩模ROM的结构的结构地址译码器地址译码器：将输入：将输入的地址代码译成相应的地址代码译成相应的控制信号，利用这的控制信号，利用这个控制信号从存储矩个控制信号从存储矩阵中把指定的单元选阵中把指定的单元选出来，并把其中的数出来，并把其中的数据送到输出缓冲器据送到输出缓冲器输出缓冲器输出缓冲器：提高存储器的带负：提高存储器的带负载能力，实现对输出状态的载能力，实现对输出状态的三三态控制态控制，以便与系统的总线连，以便与系统的
8、总线连接。接。第10页，共46页，编辑于2022年，星期六ROM的阵列框图的阵列框图第11页，共46页，编辑于2022年，星期六ROM的阵列框图的阵列框图地地 址址数数 据据A1A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0圆点表示存圆点表示存储器件储器件m0m1m2m3第12页，共46页，编辑于2022年，星期六MOS管构成的存储矩阵管构成的存储矩阵字线与位线的交叉点处接字线与位线的交叉点处接有有MOS管管的相当于存的相当于存1，没有没有MOS管管的相的相当于存当于存0。0 1 0 001001011地址代码经译码为地址代码经译码为
9、W0W3中某一条线上的高电平，中某一条线上的高电平，使接在这根线上的使接在这根线上的MOS管导通，并使与这些管导通，并使与这些MOS管相连的位线为低管相连的位线为低电平，经缓冲器后输出为电平，经缓冲器后输出为高电平。高电平。截截止止截截止止截截止止导导通通第13页，共46页，编辑于2022年，星期六7.2.2 可编程只读存储器可编程只读存储器(PROM)熔丝用很细的低熔熔丝用很细的低熔点合金或多晶硅导点合金或多晶硅导线制成。线制成。编程时给需要存入编程时给需要存入0的那些单元加上比的那些单元加上比正常工作电流大得多的电流，这些单元的正常工作电流大得多的电流，这些单元的熔丝就象保险丝一样被烧断，
10、使对应的晶熔丝就象保险丝一样被烧断，使对应的晶体管的发射极与位线断开，则存储的内容体管的发射极与位线断开，则存储的内容就由就由1变成了变成了0，而熔丝没有被烧，而熔丝没有被烧断的那些单元仍然存储断的那些单元仍然存储1，这样就实现，这样就实现了对了对PROM的编程。的编程。熔丝烧断后不可恢复，熔丝烧断后不可恢复，因此，因此，PROM只能只能一一次编程次编程。第14页，共46页，编辑于2022年，星期六7.2.2 可擦除的可编程只读存储器可擦除的可编程只读存储器(EPROM)一、一、EPROM（UVEPROM）紫外线擦除的紫外线擦除的PROM（Ultra-Violet Erasable PROM)
11、浮栅雪崩注入浮栅雪崩注入MOS管管（Floating-gate Avalance-Injuction MOS，简称，简称FAMOS管管)FAMOS管是一个栅极管是一个栅极“浮置浮置”在在SiO2层内的层内的P沟道增强型沟道增强型MOS管，管，当在它的当在它的D和和S极之间加上比正常工作电压高得多的负电压（一般在极之间加上比正常工作电压高得多的负电压（一般在-45V左右）时，左右）时，D极与衬低之间的极与衬低之间的PN结发生雪崩击穿，耗尽区的电子结发生雪崩击穿，耗尽区的电子在强电场的作用下以极高的速度从在强电场的作用下以极高的速度从D极的极的P+区射出，其中最快的电子区射出，其中最快的电子穿过穿
12、过SiO2层到达浮栅，被浮栅俘获而成为栅极存储的电荷，这个过程叫层到达浮栅，被浮栅俘获而成为栅极存储的电荷，这个过程叫做做雪崩注入雪崩注入。第15页，共46页，编辑于2022年，星期六一、一、EPROM（UVEPROM）在栅极获得足够的电荷后，在栅极获得足够的电荷后，D极和极和S极之间极之间便形成导电沟道，使便形成导电沟道，使FAMOS管导通，相当管导通，相当于在对应的存储单元存入于在对应的存储单元存入1。由于栅极由于栅极“浮置浮置”在在SiO2层内，与其它部分层内，与其它部分完全绝缘，因此注入到栅极上的电荷没有完全绝缘，因此注入到栅极上的电荷没有放电通路，能长久地保存下来。放电通路，能长久地
13、保存下来。导通为导通为1，截止为，截止为0。用紫外线或用紫外线或X射线照射射线照射FAMOS管的栅极氧化层，则管的栅极氧化层，则SiO2层中会产生电子空穴对，为浮置栅极上的电荷提供层中会产生电子空穴对，为浮置栅极上的电荷提供泄放通道，使之放电。电荷消失以后，泄放通道，使之放电。电荷消失以后，FAMOS管管恢复截止状态，对应的存储单元恢复为恢复截止状态，对应的存储单元恢复为0，这，这个过程称为个过程称为擦除擦除。擦除时间约为擦除时间约为20-30分钟。分钟。第16页，共46页，编辑于2022年，星期六E2PROM（电可擦除的（电可擦除的ROM）在在E2PROM的存储单元中使用的存储单元中使用的是
14、的是浮栅隧道氧化层浮栅隧道氧化层MOS管管（Floating Tunel Oxide，简，简称称Flotox管）。管）。Flotox管是一种管是一种N沟道增强型沟道增强型MOS管，它有管，它有两个栅极两个栅极控制栅控制栅Gc和浮置栅和浮置栅Gf，在，在Gf和和漏区之间有一个极薄的氧化层区域，称为漏区之间有一个极薄的氧化层区域，称为隧道隧道区区。当隧道区的电场强度大到一定程度。当隧道区的电场强度大到一定程度（107V/cm）时，在）时，在Gf和漏区之间出现导和漏区之间出现导电隧道，电子可以双向通过，形成电流，电隧道，电子可以双向通过，形成电流，称为称为隧道效应隧道效应。Flotox管管第17页，
15、共46页，编辑于2022年，星期六E2PROM浮置栅存储电荷，浮置栅存储电荷，存储存储1。浮置栅放电，存浮置栅放电，存储储0。浮置栅存储有电荷，浮置栅存储有电荷，T1截止读出截止读出1，否则，否则读出读出0。导通导通E2PROM擦除和写入是需要加高电压的，且所需时间较长，因此在系统正常擦除和写入是需要加高电压的，且所需时间较长，因此在系统正常工作状态下，它只能工作在读出状态，作工作状态下，它只能工作在读出状态，作ROM用。用。第18页，共46页，编辑于2022年，星期六三、快闪存储器三、快闪存储器(Flash Memory)在快闪存储器中使用的是在快闪存储器中使用的是叠栅叠栅MOS管管。快闪存
16、储器用快闪存储器用雪崩注如入雪崩注如入的方式使浮栅的方式使浮栅充电而存储充电而存储1，用隧道效应使浮栅，用隧道效应使浮栅放电而存储放电而存储0。快闪存储器的特点：快闪存储器的特点：2、高速，高密度，允许近万次的电擦除和编程。、高速，高密度，允许近万次的电擦除和编程。1、片内所有的叠栅、片内所有的叠栅MOS管的源极管的源极是连在一起的，所以全部存储单是连在一起的，所以全部存储单元同时被擦除。元同时被擦除。第19页，共46页，编辑于2022年，星期六7.3 随机存储器随机存储器随随机机存存储储器器又又叫叫读读/写写存存储储器器，简简称称RAM。在在RAM工工作作时时可可既既可可以以随随时时从从任任
17、何何一一个个指指定定地地址址取取出出（读读出出）数数据据，也也可可以以随随时时将将数数据据存存入入（写入）任何指定地址的存储单元中去。（写入）任何指定地址的存储单元中去。优点优点：读写方便，使用灵活。：读写方便，使用灵活。缺缺点点：存存在在数数据据易易失失性性，一一旦旦断断电电所所存存储储的的数数据据便便会会丢丢失失，不不利利于数据长期保存。于数据长期保存。按存储单元的特性分为：按存储单元的特性分为：SRAM：静态静态随机存储器随机存储器DRAM：动态动态随机存储器随机存储器第20页，共46页，编辑于2022年，星期六7.3.1 静态随机存储器（静态随机存储器（SRAM）一、一、SRAM的结构
18、和工作原理的结构和工作原理输入输入/输出端口输出端口片选信号片选信号读写控制信号读写控制信号行地址行地址列地址列地址第21页，共46页，编辑于2022年，星期六存存储储矩矩阵阵：由由许许多多存存储储单单元元排排列列而而成成，每每个个存存储储单单元元可可以以存存储储1位位二二值值数数据据（0或或1），在在译译码码器器和和读读/写写控控制制电电路路的的控控制制下下既既可可以以写写入入1或或0，也可以将所存储的数据读出。也可以将所存储的数据读出。一、一、SRAM的结构和工作原理的结构和工作原理存存储储矩矩阵阵中中的的单单元元个个数即数即存储容量存储容量。第22页，共46页，编辑于2022年，星期六一
19、、一、SRAM的结构和工作原理的结构和工作原理行行地地址址译译码码器器：将将输输入入的的地地址址代代码码的的若若干干位位译译成成某某一一条条字字线线上上的的输输出出高高、低低电电平平信信号号，使使连连接接在在这这条条字字线线上上的的一一行行存存储储单单元元被选中。被选中。列列地地址址译译码码器器：将将输输入入的的地地址址代代码码的的其其余余位位译译成成某某一一条条输输出出线线上上的的高高、低低电电平平信信号号，从从字字线线选选中中的的一一行行存存储储单单元元中中再再选选中中1位位（或或几几位位），使使被被选选中中的的单单元元经经读读/写写控控制制电电路路与与输输入入/输输出出端端（I/O）接接
20、通通，以以便便对这些单元进行读写操作。对这些单元进行读写操作。第23页，共46页，编辑于2022年，星期六读读/写控制电路：对电路的工作状态进行控制写控制电路：对电路的工作状态进行控制一、一、SRAM的结构和工作原理的结构和工作原理片选信号片选信号CS的作用：的作用：执行读操作，将存储单元里的内容送到输入执行读操作，将存储单元里的内容送到输入/输出端上；输出端上；执行写操作，输入执行写操作，输入/输出线上的数据被写入存储器；输出线上的数据被写入存储器；CS=0时时RAM的输入的输入/输出端与外部输出端与外部总线接通，总线接通，RAM处于正常工作状态；处于正常工作状态；CS=1时时RAM的输入的
21、输入/输出端呈高阻态，输出端呈高阻态，不能与总线交换数据，此时不能对不能与总线交换数据，此时不能对RAM进行读写操作；进行读写操作；第24页，共46页，编辑于2022年，星期六1024 4位位RAM（2114）的结构框图）的结构框图4096个个存储单元存储单元由地址码指定的四个存储单元由地址码指定的四个存储单元中的数据被送到中的数据被送到I/O1I/O4，实，实现读操作。现读操作。加到加到I/O1I/O4上的数据被写上的数据被写入指定的四个存储单元。入指定的四个存储单元。从从64行存储单元中选行存储单元中选中一行。中一行。从已选中的一行中选从已选中的一行中选出要进行读出要进行读/写的写的4个个
22、存储单元。存储单元。所有所有I/O端均被禁止，将存储器端均被禁止，将存储器内部电路与外部连线隔离。内部电路与外部连线隔离。第25页，共46页，编辑于2022年，星期六二、二、SRAM的静态存储单元的静态存储单元静态存储单元在静态触发器的基础上附加门控管而静态存储单元在静态触发器的基础上附加门控管而构成，它构成，它靠触发器的自保功能存储数据靠触发器的自保功能存储数据。六管六管NMOS静态存静态存储单元储单元六管六管CMOS静态存静态存储单元储单元第26页，共46页，编辑于2022年，星期六7.3.2 动态随机存储器（动态随机存储器（DRAM）一、一、DRAM的动态存储单元的动态存储单元动态存储单
23、元利用动态存储单元利用MOS管栅极电容可管栅极电容可以存储电荷的原理制成。电路结构可以存储电荷的原理制成。电路结构可以做得非常简单，因此被普遍应用于以做得非常简单，因此被普遍应用于大容量、高集成度的大容量、高集成度的RAM中。中。缺点缺点：由于：由于MOS管栅极电容的容量很小管栅极电容的容量很小（通常仅为几皮法），且存在漏电流，所以（通常仅为几皮法），且存在漏电流，所以存储在电容上的电荷保存的时间有限，需要存储在电容上的电荷保存的时间有限，需要及时补充电荷，这种操作称为及时补充电荷，这种操作称为刷新刷新或或再生再生。第27页，共46页，编辑于2022年，星期六单管动态存储单元单管动态存储单元写
24、操作写操作时，字线给时，字线给高高电平，使电平，使T导通导通，位线，位线上的上的数据通过数据通过T被存入被存入CS中中。读操作读操作时，字线仍然给时，字线仍然给高高电平，使电平，使T导通导通。CS通过通过T向位线上的电容向位线上的电容CB提供电荷提供电荷，使，使位位线获得读出的信号电平线获得读出的信号电平。设设CS上原来存有正电荷，电压上原来存有正电荷，电压vCS为高电平，而位线电位为高电平，而位线电位vB=0，则执行，则执行读操作后位线电平读操作后位线电平vB上升为：上升为：实际存储器的位线上总是同时接有很多存储单元，使实际存储器的位线上总是同时接有很多存储单元，使CB CS，因此位线读出的
25、电压信号很小。而且，因此位线读出的电压信号很小。而且CS上的电上的电压也会下降很多，因此是一种破坏性读出。压也会下降很多，因此是一种破坏性读出。第28页，共46页，编辑于2022年，星期六二、灵敏恢复二、灵敏恢复/读出放大器读出放大器灵敏恢复灵敏恢复/读出放大器读出放大器的作用：的作用：1、将读出信号放大将读出信号放大。2、将存储单、将存储单元里原来存储的元里原来存储的信号恢复信号恢复。灵敏恢复灵敏恢复/读出放大器每次读出放大器每次读出数据的同时完成对存读出数据的同时完成对存储单元原来所存数据的刷储单元原来所存数据的刷新。新。第29页，共46页，编辑于2022年，星期六三、三、DRAM的总体结
26、构的总体结构地址分时从同一组地址分时从同一组引脚输入引脚输入输入地址代码输入地址代码A0A7进行读操作进行读操作输入地址代码输入地址代码A8A15行行地地址址译译码码器器的的输输出出从从存存储储矩矩阵阵1和和2中中各各选选一一行行存存储储单单元元，由由A7从从两两行行中中选选出出一一行行，列列地地址址译译码器的输出从码器的输出从256列中列中选中一列选中一列。进行写操作进行写操作第30页，共46页，编辑于2022年，星期六7.4 存储器容量的扩展存储器容量的扩展7.4.1 位扩展方式位扩展方式适用于字数够用而位数不够的情况适用于字数够用而位数不够的情况每个每个I/O端作为整个端作为整个RAM输
27、入输入/输出数据端的一位。输出数据端的一位。方法方法：将所有的地址线、：将所有的地址线、R/W、CS分别并联起来。分别并联起来。ROM的位扩的位扩展方法与此展方法与此相同相同扩展后容量扩展后容量为为1024 8第31页，共46页，编辑于2022年，星期六7.4.2 字扩展方式字扩展方式适用于位数够用而字数适用于位数够用而字数不够的情况不够的情况A9A8=00时选中时选中RAM（1），其地址为），其地址为0-255A9A8=01时选中时选中RAM（1），其地址为），其地址为256-511扩展后容量为扩展后容量为1024 8保证任何时候只有保证任何时候只有一个一个CS有效。有效。任何时候只任何时候
28、只有一个有一个CS有有效，因此输效，因此输出端可以并出端可以并联。联。第32页，共46页，编辑于2022年，星期六7.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数地地 址址数数 据据A1A0D3 D2 D1 D00 00 11 01 10 1 0 11 0 1 10 1 0 01 1 1 0在在ROM的数据表中，如果将输入地址的数据表中，如果将输入地址A1、A0看成两个输入逻辑变量，而将数据输出看成两个输入逻辑变量，而将数据输出D3、D2、D1、D0看成一组输出逻辑变量，则看成一组输出逻辑变量，则D3、D2、D1、D0就是就是A1、A0的一组逻辑函数，的一组逻辑函数，ROM的的数据表就
29、是这一组多输出组合逻辑函数的真值表，数据表就是这一组多输出组合逻辑函数的真值表，因此该因此该ROM可以实现表中的四个函数可以实现表中的四个函数(D3、D2、D1、D0)，其表达式为：，其表达式为：第33页，共46页，编辑于2022年，星期六7.5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数从从ROM结结构构来来看看，其其地地址址译译码码器器形形成成了了输输入入变变量量的的全全部部最最小小项项，即即每每一一条条字字线线对对应应输输入入地地址址变变量量的的一一个个最最小小项项，而而每每一一位位数数据据输输出出又又都都是是若若干干个个最最小小项项之之和和，因因此此任任何何形形式式的的组组合合逻
30、逻辑辑函函数均可以通过向数均可以通过向ROM中写入相应的数据来实现中写入相应的数据来实现。用用具具有有n位位输输入入地地址址，m位位数数据据输输出出的的ROM可可以以获获得得一一组组最最多多m个个的的任任何何形形式式的的n变变量量组组合合逻逻辑辑函函数数，只只要要根根据据函函数数形形式式向向ROM中中写写入入相相应应的的数数据来即可。据来即可。此原理同样适用于此原理同样适用于RAM第34页，共46页，编辑于2022年，星期六 根根据据逻逻辑辑函函数数的的输输入入、输输出出变变量量数数目目，确确定定ROM的容量，选择合适的的容量，选择合适的ROM。写写出出逻逻辑辑函函数数的的最最小小项项表表达达
31、式式，画画出出ROM的阵列图。的阵列图。根据阵列图对根据阵列图对ROM进行编程。进行编程。用用ROM实现逻辑函数的一般步骤实现逻辑函数的一般步骤第35页，共46页，编辑于2022年，星期六例例7.5.2例例7.5.2 试用试用ROM产生如下一组多输出逻辑函数。产生如下一组多输出逻辑函数。解：解：输入变量输入变量4个个将逻辑函数化为最小项表达式。将逻辑函数化为最小项表达式。输出变量输出变量4个个需要需要16 4的的ROM第36页，共46页，编辑于2022年，星期六例例7.5.2W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10W11W12W13W14W15地地址址译译码码器器（与
32、与逻逻辑辑阵阵列列）存存储储矩矩阵阵（或或逻逻辑辑阵阵列列）Y1Y2Y3Y4注意位序注意位序第37页，共46页，编辑于2022年，星期六例例7.5.2Y1Y2Y3Y4注意位序注意位序第38页，共46页，编辑于2022年，星期六例例7.5.1例例7.5.1 试用试用ROM设计一个八设计一个八段字符显示译码器。段字符显示译码器。数数字字 输输 入入 输输 出出 D C B A a b c d e f g h0.1.2.3.4.5.6.7.8.9.0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0
33、 11 1 1 1 1 1 0 10 1 1 0 0 0 0 1 1 1 0 1 1 0 1 11 1 1 1 0 0 1 10 1 1 0 0 1 1 11 0 1 1 0 1 1 11 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 bcdef 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 11 1 1 1 1 0 1 0 0 0 1 1 1 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 1 0 1 0 1 1 0 1 1 1 1 01 0 0 0 1 1
34、 1 0解：解：输入变量输入变量4个个以地址端以地址端A3、A2、A1、A0作为作为BCD代码代码D、C、B、A的输入端，以数据输出端的输入端，以数据输出端D0D7作为作为ah的输出端。的输出端。输出变量输出变量8个个需要需要16 8的的ROM。第39页，共46页，编辑于2022年，星期六例例7.5.1接入二极管表示存入接入二极管表示存入0，未接二极管表示存入，未接二极管表示存入1。第40页，共46页，编辑于2022年，星期六补补 充充 作作 业业试试用用一一片片74LS169、一一片片容容量量为为164（四四位位地地址址，字字宽宽为为4）的的ROM接接成成一一个个脉脉冲冲分分配配器器电电路路
35、。输输入入信信号号频频率率为为f0=15kHz,要要得得到到的的四四个个脉脉冲冲信信号号频频率率fi(i=1,2,3,4)和和占占空空比比qi(i=1,2,3,4)分别为：分别为：要求：要求：（1）画出输出信号的波形图（在下面给定的波形图上）；画出输出信号的波形图（在下面给定的波形图上）；（2）画出画出ROM的点阵图（在下面给定的图上）；的点阵图（在下面给定的图上）；（3）画出画出74LS169和和ROM组成逻辑电路图的输入、输出连线。组成逻辑电路图的输入、输出连线。注：（注：（1）占空比：在一个周期内，高电平时间所占整个周期的百分比。）占空比：在一个周期内，高电平时间所占整个周期的百分比。（
36、2）用）用74LS169的加法计数功能，在进入的加法计数功能，在进入1111状态后由状态后由CO端输出负脉冲。端输出负脉冲。第41页，共46页，编辑于2022年，星期六补补 充充 作作 业业 CP D C B AQD QC QB QA100 1 0 1 0 1 1 d c b a 保持原状态保持原状态d c b a 二进制加计数二进制加计数 二进制减计数二进制减计数74LS169功能表功能表 第42页，共46页，编辑于2022年，星期六补补 充充 作作 业业波波形形图图 第43页，共46页，编辑于2022年，星期六补补 充充 作作 业业点阵图点阵图 第44页，共46页，编辑于2022年，星期六
37、小小 结结半导体存储器半导体存储器是一种能够是一种能够存储大量二值信息存储大量二值信息（二值数据）（二值数据）的半导体器件。的半导体器件。存储器的结构存储器的结构中必须包含中必须包含地址译码器地址译码器、存储矩阵存储矩阵和和输入输入/输出电路输出电路（或读写控制电路）三个部分。（或读写控制电路）三个部分。存储器存储器的的基本工作原理、分类基本工作原理、分类和每种存储器的和每种存储器的特点特点。存储器存储器容量的扩展方法容量的扩展方法：字扩展字扩展和和位扩展位扩展。用用存储器设计组合逻辑电路存储器设计组合逻辑电路的的原理原理和和方法方法。第45页，共46页，编辑于2022年，星期六第46页，共46页，编辑于2022年，星期六