《数字电路第五章 集成触发器幻灯片.ppt》由会员分享，可在线阅读，更多相关《数字电路第五章 集成触发器幻灯片.ppt（73页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电路第五章集成触发器第1页，共73页，编辑于2022年，星期六序言序言 组合逻辑电路：组合逻辑电路：门电路门电路是组合逻辑电路的基础。是组合逻辑电路的基础。时序逻辑电路：时序逻辑电路：触发器触发器是时序逻辑电路的基础。是时序逻辑电路的基础。要存储一些数字信息，如何存储呢？要存储一些数字信息，如何存储呢？触发器具有记忆功能，是能存储数字信息的最常触发器具有记忆功能，是能存储数字信息的最常 用的一种基本单元电路。用的一种基本单元电路。本章主要讲述几种集成触发器的逻辑功能及工作本章主要讲述几种集成触发器的逻辑功能及工作 特性。特性。第2页，共73页，编辑于2022年，星期六章节要求章节要求熟练掌
2、握：触发器的逻辑功能，触发方式，特熟练掌握：触发器的逻辑功能，触发方式，特 性和参数。性和参数。正确理解：触发器的工作原理。正确理解：触发器的工作原理。一般了解：触发器的电路结构。一般了解：触发器的电路结构。第3页，共73页，编辑于2022年，星期六2.触发器特点触发器特点:3.触发器分类触发器分类:本章重点本章重点触发器外部逻辑功能、触发方式。触发器外部逻辑功能、触发方式。时序逻辑电路的最基本单元；能够存储一位二进制时序逻辑电路的最基本单元；能够存储一位二进制信息的基本单元。信息的基本单元。1.1.有两个能够保持的稳定状态，分别用来表示有两个能够保持的稳定状态，分别用来表示逻辑逻辑0 0和逻
3、辑和逻辑1 1。2.2.在在适适当当输输入入信信号号作作用用下下，可可从从一一种种状状态态翻翻转转到到另另一一种种状状态态；在在输输入入信信号号取取消消后后，能能将将获获得得的的新新状状态态保保存下来。存下来。按按触发方式触发方式分：电位触发方式、主从触发方式及边沿触发方式分：电位触发方式、主从触发方式及边沿触发方式按按逻辑功能逻辑功能分：分：R-SR-S触发器、触发器、D D触发器、触发器、J-KJ-K触发器和触发器和T T触发器触发器1.触发器触发器:概概 述述第4页，共73页，编辑于2022年，星期六第一节第一节 基本触发器基本触发器一一 基本触发器基本触发器 电路组成和工作原理。电路组
4、成和工作原理。1 组成：由两个组成：由两个与非门与非门交叉耦合组成。也可交叉耦合组成。也可 由两个由两个或非门或非门交叉耦合组成。交叉耦合组成。如下图所示如下图所示 第5页，共73页，编辑于2022年，星期六由与非门构成的基本触发器由与非门构成的基本触发器电路有两个稳定工作状态：电路有两个稳定工作状态：正常工作状态下，正常工作状态下，RD，SD：输入输入；Q，：输出：输出Q和和应保持应保持相反的状态。相反的状态。当当Q=0，=1时，称触发器状态为时，称触发器状态为0，当当Q=1，=0时，称触发器状态为时，称触发器状态为1。1 组成：组成：第6页，共73页，编辑于2022年，星期六1110110
5、1当当RD=SD=1时，时，输出保持不变。输出保持不变。与非门构成的基本触发器与非门构成的基本触发器2、工作原理：工作原理：第7页，共73页，编辑于2022年，星期六RD=SD=1：输出不变输出不变101001010011 RD=0，SD=1：=1，Q=0 RD=1，SD=0：=0，Q=1RD=0，SD=0：=Q=1，不稳定，不稳定与非门构成的基本触发器与非门构成的基本触发器第8页，共73页，编辑于2022年，星期六分析分析：触发器触发器置置0 触发器触发器置置1 触发器状态不变，触发器状态不变，保持保持功能。功能。若同时发生由若同时发生由0到到1的变化，则两个与的变化，则两个与 非门输出都要
6、由非门输出都要由1到到0转变转变,出现了竞争。出现了竞争。总结：基本触发器具有总结：基本触发器具有置置0、置、置1及及保持保持的功能。的功能。端低电平有效，称为置端低电平有效，称为置1端。端。端低电平有效，称为置端低电平有效，称为置0端。端。基本触发器基本触发器 又称又称置置0置置1触发器，或称为触发器，或称为 触发器触发器。RD SD Q Q 0 1 0 1 1 0 1 0 1 1 保持保持 0 0 1 1第9页，共73页，编辑于2022年，星期六工作波形工作波形 画工作波形的方法：画工作波形的方法：根据触发器动作特征确定状态变化的时刻根据触发器动作特征确定状态变化的时刻 根据触发器的逻辑功
7、能确定新状态根据触发器的逻辑功能确定新状态0 01 11 11 10 01 11 11 10 01 11 11 10 01 11 11 10 00 0不不定定不变不变不定不定置置1 1不变不变置置1 1不变不变置置0 0不变不变工作波形能直观地表示触发器输入工作波形能直观地表示触发器输入信号与输出信号之间的时序关系信号与输出信号之间的时序关系波形图波形图基本基本RS触发器没有时钟输入，本质上还是组触发器没有时钟输入，本质上还是组合逻辑电路合逻辑电路第10页，共73页，编辑于2022年，星期六 基本触发器功能描述。基本触发器功能描述。描述方法：描述方法：1、状态转移真值表。、状态转移真值表。2、
8、特征方程（状态方程）。、特征方程（状态方程）。3、状态转移图。、状态转移图。4、激励表。、激励表。1、状态转移真值表状态转移真值表 定义：触发器原稳定状态（定义：触发器原稳定状态（现态现态）用）用 表示，触发器的下一稳表示，触发器的下一稳 定状态（定状态（次态次态）用）用 表示。若将表示。若将 、输入信号、输入信号 之间的关系用表格的形式描述，称为触发器状态转移真值之间的关系用表格的形式描述，称为触发器状态转移真值 表。表。上述对触发器分析的结论用表格的形式来描述，如下：上述对触发器分析的结论用表格的形式来描述，如下：第11页，共73页，编辑于2022年，星期六RDSD 0 1 0 0 0 1
9、 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 0 0 0不确定不确定 0 0 1不确定不确定 RD SD 0 1 0 1 0 1 1 1 0 0不确定不确定（a）基本触发器状态转移真值表）基本触发器状态转移真值表 （b）简化真值表）简化真值表第12页，共73页，编辑于2022年，星期六2、特征方程（状态方程）、特征方程（状态方程）逻辑函数表达式。逻辑函数表达式。描述触发器逻辑功能的描述触发器逻辑功能的函数表达式函数表达式称为特征方程或称状态转移称为特征方程或称状态转移 方程，简称状态方程。由（方程，简称状态方程。由（a）表可得基本触发器卡诺图如下：）表可得基本触发器
10、卡诺图如下：SD RD 00 01 11 10 0 1 可得可得：=SD+RD SD+RD=1 （约束条件）（约束条件）3、状态转移图状态转移图图形方法图形方法 下图为基本触发器的状态转移图下图为基本触发器的状态转移图:1 0 0 1 1 0 第13页，共73页，编辑于2022年，星期六 RD=1,SD=0 RD=RD=1 SD=1 SD=RD=0,SD=1状态转移图状态转移图4激励表激励表 由上图可以得出基本触发器激励表（如下表）由上图可以得出基本触发器激励表（如下表）它表示触发器由当前状态它表示触发器由当前状态 转移到下一状态转移到下一状态 ，对对 输入信号的要求输入信号的要求。（实质上是
11、状态转移真值表的派生表）。（实质上是状态转移真值表的派生表）01第14页，共73页，编辑于2022年，星期六状态转移激励输入0010110100111 1S R QQ基本触发器逻辑符号基本触发器逻辑符号小圆圈表示小圆圈表示低电平置零低电平置零小圆圈表示小圆圈表示低电平置低电平置1激励表激励表第15页，共73页，编辑于2022年，星期六二二、钟控触发器钟控触发器 基本触发器的不足：基本触发器的不足：只要只要输入信号发生变化，触发器状态就输入信号发生变化，触发器状态就 会根据其逻辑功能发生相应的变化。会根据其逻辑功能发生相应的变化。输输 入信号入信号SD和和RD之间有之间有约束关系约束关系。钟控触
12、发器：在基本触发器的基础上加上钟控触发器：在基本触发器的基础上加上触发导引电路，触发导引电路，构成构成 时钟控制的触发器。时钟控制的触发器。时钟触发器对于具有多个触时钟触发器对于具有多个触 发器的数字系统特别重要，因为它可使各触发器发器的数字系统特别重要，因为它可使各触发器 受同一时钟来控制，使它们步调一致地协同工受同一时钟来控制，使它们步调一致地协同工 作。作。钟控触发器的特点：只有在钟控触发器的特点：只有在出现时钟的时刻出现时钟的时刻，触发器才有，触发器才有可能可能 发生翻转，而翻转成什么输出状态，由其发生翻转，而翻转成什么输出状态，由其 输入信号输入信号决定。决定。第16页，共73页，编
13、辑于2022年，星期六 钟控钟控RS触发器触发器逻辑符号逻辑符号 电路结构电路结构1.1.电路结构及逻辑符号电路结构及逻辑符号电路结构：由电路结构：由基本触发器和时钟脉冲控制门电路组成。基本触发器和时钟脉冲控制门电路组成。RDSD第17页，共73页，编辑于2022年，星期六2.2.工作原理工作原理 S=0；R=0：Qn+1=Qn S=1；R=0：Qn+1=1 S=0；R=1：Qn+1=0 S=1；R=1：Qn+1=CP=1CP=1：CP=0CP=0：状态不变：状态不变0 01 1&在触发器状态改变的描述中，引入了时间的顺序：在触发器状态改变的描述中，引入了时间的顺序：n n 和和 n+1n+1
14、。这是时序电路的特征。这是时序电路的特征状态发生变化状态发生变化时钟（同步）时钟（同步）RSRS触发器触发器RDSD第18页，共73页，编辑于2022年，星期六SRQn+1 说说 明明0 00 0Qn状态不变状态不变0 01 10 0置置0 01 10 01置置1 11 11 1状态不定状态不定3.3.逻辑功能描述方法逻辑功能描述方法（在（在CP=1）：真值表真值表RS RS 触发器次态卡诺图触发器次态卡诺图特征方程特征方程（约束条件）（约束条件）时钟（同步）时钟（同步）RSRS触发器触发器第19页，共73页，编辑于2022年，星期六状态转换图状态转换图 S=0R=1S=1R=0S=xR=0S
15、=0R=x时钟触发器逻辑功能：时钟触发器逻辑功能：4 4种描述方式种描述方式+波形图波形图QnQn+1SR 说说 明明0 00 00 0X0 0状态不变状态不变0 01 11 10 0置置1 11 10 00 01置置0 01 11 1X X01 1状态不变状态不变激励表激励表时钟（同步）时钟（同步）RSRS触发器触发器第20页，共73页，编辑于2022年，星期六 SRQn+1 00Qn 01 0 10 1 11 同步同步RSRS触发器真值表触发器真值表在在CPCP为低电平期间其状态不变。为低电平期间其状态不变。在在CPCP为高电平期间的为高电平期间的R R、S S信号影响触发器的状态。信号影
16、响触发器的状态。3.3.工作波形工作波形时钟（同步）时钟（同步）RSRS触发器触发器第21页，共73页，编辑于2022年，星期六钟控钟控RS触发器工作波形触发器工作波形不定不定CPRSSRQn+1 00Qn 01 0 10 1 11 第22页，共73页，编辑于2022年，星期六RDSDCPDQQ触发导引电路基本触发器 D 0 0 1 1 D 0 0 0 0 1 1 1 0 0 1 1 1 CP=1时，状态转移图：时，状态转移图：激励表：激励表：钟控钟控D触发器触发器1组成：如图组成：如图2分析：分析：当当CP=0时，时，Q维持不变。维持不变。当当CP=1时，时，=D第23页，共73页，编辑于2
17、022年，星期六 状态转移图：第24页，共73页，编辑于2022年，星期六S(R)钟控钟控D D触发器触发器第25页，共73页，编辑于2022年，星期六 钟控钟控JK触发器触发器1 组成：如图组成：如图2 分析：当分析：当CP=0时，时，Q状态保持不变。状态保持不变。当当CP=1时，时，Q状态发生变化。状态发生变化。RDSDKCPJQQ基本触发器触发导引电路第26页，共73页，编辑于2022年，星期六CP=1时，状态转移表：激励表：J K 0 0 保持保持 0 1 0 置置 1 0 1 置置 1 1 翻转翻转001K=，J=1K=1，J=K=0 J=K=J=0CP=1时，状态转移图：第27页，
18、共73页，编辑于2022年，星期六v钟控触发器钟控触发器v将将J,K 连在一起，改做，作为输入信连在一起，改做，作为输入信v 号，构成钟控触发器。号，构成钟控触发器。v因此在因此在CP=1时，触发器状态方程为：时，触发器状态方程为：v v特点：时，翻转；特点：时，翻转；v 时，不变。时，不变。v 第28页，共73页，编辑于2022年，星期六 电位触发方式的工作特性电位触发方式的工作特性电位触发方式：电位触发方式：当钟控信号当钟控信号CP=0时，触发器不接受输入时，触发器不接受输入 激励激励 信号，触发器状态保持不变。当钟控信号信号，触发器状态保持不变。当钟控信号CP=1时，触发时，触发 器接受
19、输入激励信号，触发器状态发生改变。这种钟控方器接受输入激励信号，触发器状态发生改变。这种钟控方 式称为式称为电位触发方式。电位触发方式。特点：特点：在约定钟控信号电平周期在约定钟控信号电平周期(CP=1或），触发器状态受输或），触发器状态受输 入激励信号影响；在非约定钟控信号电平周期，触发器状入激励信号影响；在非约定钟控信号电平周期，触发器状 态不受输入激励信号影响。态不受输入激励信号影响。缺点：缺点：空翻。在空翻。在CP=1且脉冲宽度较宽时，触发器将会出现连续且脉冲宽度较宽时，触发器将会出现连续 不停的多次翻转。不停的多次翻转。第29页，共73页，编辑于2022年，星期六时钟时钟RS触发器接
20、成计数触发器，触发器接成计数触发器，在在CPCP的高电平期间，的高电平期间，R R、S S可多次变化，触发器的状态也随着变化多次。触可多次变化，触发器的状态也随着变化多次。触发发器没有实现器没有实现一个时钟只变化一次状态的计数设计要求。对信号的敏感时间一个时钟只变化一次状态的计数设计要求。对信号的敏感时间长，抗干扰能力差长，抗干扰能力差5.5.时钟时钟RSRS触发器存在的空翻现象触发器存在的空翻现象解决思路：主从结构解决思路：主从结构 边沿型边沿型第30页，共73页，编辑于2022年，星期六三三、主从触发器、主从触发器 主从触发器的基本原理主从触发器的基本原理 1、主从、主从RS触发器触发器
21、第31页，共73页，编辑于2022年，星期六主从主从RSRS触发器（实用的触发器（实用的RSRSFFFF）（1 1）由两个钟控）由两个钟控RS触发器组成主从触发器组成主从RSRS触发器触发器 SCPRG 8G7G 9G 5G 6&1QQG 3G1G 2G4主触发器主触发器 从触发器从触发器 1 1&QQCP=1CP=1时：主触发器根据时：主触发器根据R R、S S的状态触发翻转的状态触发翻转 0 0从触发器的状态不变从触发器的状态不变 0 01 1&CP=0CP=0时：主触发器的状态不受时：主触发器的状态不受R R、S S的影响的影响 从触发器据从触发器据Q Q、Q Q的状态翻转的状态翻转 触
22、发器在时钟脉冲的负跳沿触发翻转，输入信号在触发器在时钟脉冲的负跳沿触发翻转，输入信号在CPCP正跳沿前加入正跳沿前加入1 SC11RQQ逻辑符号逻辑符号 从触发器只是在从触发器只是在CPCP为为0 0时将主触发器的状态表现出来。所以主从时将主触发器的状态表现出来。所以主从RSRS触发器的描述触发器的描述与主触发器相同，即与时钟与主触发器相同，即与时钟RSRS触发器的功能描述相同。触发器的功能描述相同。时序动作特征：时序动作特征：CPCP的高电平期间主触发器存储信号，在的高电平期间主触发器存储信号，在CPCP的低电平到来时从触发器的低电平到来时从触发器状态变化状态变化第32页，共73页，编辑于2
23、022年，星期六 分析：主从触发器工作分两步进行。分析：主从触发器工作分两步进行。当当CP=1时时，主主触发器接受激励信号，其触发器接受激励信号，其 状态为：状态为：S R=0 而而从从触发器状态不变。触发器状态不变。当当CP=0时时，从从触发器接受激励信号，其触发器接受激励信号，其 状态跟随状态跟随主主触发器状态。触发器状态。而而主主触发器状态不变。触发器状态不变。第33页，共73页，编辑于2022年，星期六 主从主从RS触发器工作波形。触发器工作波形。RSQ主主QCP第34页，共73页，编辑于2022年，星期六2 主从主从JK触发器触发器 、电路结构、电路结构:将主从将主从RS触发器的输入
24、信号接法改触发器的输入信号接法改 变一下，就构成了主从变一下，就构成了主从JK触发器电触发器电 路。将路。将S=J ，R=K ，可得主从可得主从 JK触发器的状态方程：触发器的状态方程：第35页，共73页，编辑于2022年，星期六主从主从JKJK触发器触发器主从主从RSRS触发器触发器 S SR R（2）利用两个输出端互补的特点，实现自我约束）利用两个输出端互补的特点，实现自我约束主触发器主触发器 从触发器从触发器 逻辑符号逻辑符号 1)1)从主从从主从RSRS触发器到主从触发器到主从JKJK触发器触发器（1）主从）主从RS触发器有约束条件：触发器有约束条件：RS=0第36页，共73页，编辑于
25、2022年，星期六 在在CP=1期间主触发器的状态方程为：期间主触发器的状态方程为：由上式可见，一旦在由上式可见，一旦在CP=1期间，主触发器接受输期间，主触发器接受输入激励信号发生一次翻转，主触发器状态就一直保入激励信号发生一次翻转，主触发器状态就一直保持不变，也不再随输入激励信号持不变，也不再随输入激励信号J，K的变化而变化。的变化而变化。这就是主触发器的一次翻转特性。这就是主触发器的一次翻转特性。主从主从JK触发器主触发器的一次翻转现象触发器主触发器的一次翻转现象第37页，共73页，编辑于2022年，星期六 主从主从JK触发器的工作波形：触发器的工作波形：CPJKQ主主Q第38页，共73
26、页，编辑于2022年，星期六 这种主从这种主从JK触发器要与表达式触发器要与表达式 状态转移一状态转移一 致，要求在致，要求在CP=1期间期间J，K 信号信号不发生变化，这就使它不发生变化，这就使它 的使用受到一定的使用受到一定限制。而且这种触发器抗干扰能力差。限制。而且这种触发器抗干扰能力差。第39页，共73页，编辑于2022年，星期六 主从主从JK触发器集成单元：触发器集成单元：单单 74H71，双，双 74107，74H781、双极型、双极型JK触发器集成单元。触发器集成单元。图图535 第40页，共73页，编辑于2022年，星期六2、分析：若、分析：若SD=1，RD=1。CP=0时，从
27、触发器的状态为时，从触发器的状态为Qn+1=Q主主，跟随主触发器的状态。跟随主触发器的状态。CP上升沿及上升沿及CP=1期间，期间，从从触发器的状态保持不触发器的状态保持不变变;主主触发器接受输入信号，发生状态转移。主触触发器接受输入信号，发生状态转移。主触发器具有发器具有JK触发器的逻辑功能。触发器的逻辑功能。RD和和SD的作用：的作用：RD为异步置为异步置0端或清除端；端或清除端；SD为异步置为异步置1端或置位端。端或置位端。第41页，共73页，编辑于2022年，星期六注意：为了达到可靠地置注意：为了达到可靠地置0或置或置1的目的，的目的，RD和和SD信号不仅要作用于信号不仅要作用于从从触
28、发触发 器，还要同时作用于器，还要同时作用于主主触发器。触发器。3 主从主从JK触发器功能表及逻辑符号（书上触发器功能表及逻辑符号（书上165页）页）第42页，共73页，编辑于2022年，星期六主从主从JK触发器功能表及逻辑符号触发器功能表及逻辑符号功能表功能表逻辑符号逻辑符号第43页，共73页，编辑于2022年，星期六 JKQn+1 00Qn 01 0 10 1 11Q Qn n JKJK触发器真值表触发器真值表低电平触发低电平触发在高电平处接收输入信号在高电平处接收输入信号在在CPCP脉冲的高电平期间将输入信号存储于主触发脉冲的高电平期间将输入信号存储于主触发器。器。在在CPCP脉冲的低电
29、平到来时发生状态脉冲的低电平到来时发生状态变化。变化。主从主从JKJK触发器触发器主从主从JK 触发器触发器工作波形工作波形第44页，共73页，编辑于2022年，星期六例例 设负跳沿触发的设负跳沿触发的JKJK触发器的时钟脉冲和触发器的时钟脉冲和J J、K K信号的波形如图所示，画出输出端信号的波形如图所示，画出输出端Q Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0 0。在在CPCP脉冲的高电平期间信号存储脉冲的高电平期间信号存储于主触发器。于主触发器。在在CPCP脉冲的低电平到来时脉冲的低电平到来时发生状态变化。发生状态变化。C1 J CP 1J 1K Q Q K 主从主从J
30、KJK触发器触发器第45页，共73页，编辑于2022年，星期六四四、边沿触发器、边沿触发器 边沿触发器不仅可以克服电位触发方式的多边沿触发器不仅可以克服电位触发方式的多 次翻转现象，而且仅在次翻转现象，而且仅在时钟时钟CP的上升沿的上升沿或或下下 降沿时刻降沿时刻才对输入激励信号响应，这样大才对输入激励信号响应，这样大 大提高了抗干扰能力。大提高了抗干扰能力。边沿触发器：边沿触发器：上升沿（前沿）触发上升沿（前沿）触发 下降沿（后沿）触发下降沿（后沿）触发第46页，共73页，编辑于2022年，星期六 维持维持阻塞触发器阻塞触发器1、维持维持阻塞触发器的基本工作原理阻塞触发器的基本工作原理(1)
31、电路结构：电路结构：在钟控在钟控RS触发器基础上，增加了触发器基础上，增加了置置0维持，置维持，置1维持维持和和置置 0阻塞，置阻塞，置 1阻塞阻塞4条条连线。由于增加了这连线。由于增加了这4条线，使得触发器条线，使得触发器仅在仅在CP上升沿时刻发生状态转移，而在其上升沿时刻发生状态转移，而在其余时间触发器状态保持不变。余时间触发器状态保持不变。第47页，共73页，编辑于2022年，星期六维持维持阻塞阻塞RS触发器触发器011011001第48页，共73页，编辑于2022年，星期六(2)分析维持，阻塞线的作用。分析维持，阻塞线的作用。A 假设假设CP=0时，时，S=0，R=1。由于由于CP=0
32、，使，使SD=1，RD=1，触发器状态不变，触发器状态不变.此时，此时，F门输出门输出 a=0，G门输出门输出 b=1。CP上升沿时上升沿时，由于，由于a=0，门，门C输出输出RD=1，门，门E输出输出SD=0。SD=0后有三个作用：后有三个作用：（1）使）使Q=1;（2）通过置通过置0阻塞线封锁了阻塞线封锁了C门，阻塞了门，阻塞了Q置置0；（3)通过置通过置1维持线反馈至维持线反馈至G门输入端，维持了门输入端，维持了Q 置置1。CP=1期间期间，由于置，由于置0阻塞线和置阻塞线和置1维持线的作用，触发器状态维持线的作用，触发器状态 不会再发生变化。不会再发生变化。CP下降沿及下降沿及CP=0
33、期间期间，由于，由于RD=1，SD=1，触发器状态，触发器状态 也不会再发生变化。也不会再发生变化。第49页，共73页，编辑于2022年，星期六维持维持阻塞阻塞RS触发器触发器101010101第50页，共73页，编辑于2022年，星期六B 假设假设CP=0时，时，S=1，R=0 得出得出a=1，b=0 当当CP上升沿上升沿时，由于时，由于b=0，使得，使得RD=0。RD=0以后有三个作用：以后有三个作用：将将Q=0 通过置通过置1阻塞线使阻塞线使SD=1，阻塞触发器为，阻塞触发器为1。通过置通过置0维持线使维持线使a=1，维持，维持RD=0，置，置Q=0。总结：由以上分析可见，由于维持总结：
34、由以上分析可见，由于维持阻塞的阻塞的作用，使得触发器仅在作用，使得触发器仅在CP上升沿时刻发生状态转上升沿时刻发生状态转移，而在其余时间，状态均保持不变，移，而在其余时间，状态均保持不变，是是CP上升沿触发。上升沿触发。第51页，共73页，编辑于2022年，星期六（1 1）维持阻塞型）维持阻塞型D D触发器触发器电路结构和逻辑符号电路结构和逻辑符号 逻辑图逻辑图逻辑符号逻辑符号预预置置端端清清零零端端1 10 01 10 00 01 11 11 11 11 11 11 11 10 0S SD D、R RD D分别为直接置分别为直接置1 1和置和置0 0 信号，低电平有效。信号，低电平有效。基本
35、RS触发器2 2、维持阻塞型、维持阻塞型D D触发器触发器第52页，共73页，编辑于2022年，星期六SD=RD=1&0 01 11 11 11 1Qn+1=Qn&D DD DCP=0 CP=0 期间期间D信号存于信号存于Q62 2、维持阻塞型、维持阻塞型D D触发器触发器（2 2）工作原理）工作原理 11第53页，共73页，编辑于2022年，星期六CPCP由由0 0变变1 1&D DD DD DD DD DD D在在CPCP脉冲的上升沿到来时触发器的状态改变，并与脉冲的上升沿到来时触发器的状态改变，并与D D端信号相同端信号相同SD=RD=1 2 2、维持阻塞型、维持阻塞型D D触发器触发器
36、11第54页，共73页，编辑于2022年，星期六SD=RD=1 CP=1&D DD D1 1若若Q3=0，Q4=1 0 01 11 10 0置置0维持线维持线1 10 01 12 2、维持阻塞型、维持阻塞型D D触发器触发器置置1阻塞线阻塞线11第55页，共73页，编辑于2022年，星期六CP=1&D DD D1 1若若Q3=1，Q4=0 1 10 00 0置置1维持线维持线1 1&1 1SD=RD=1 1 12 2、维持阻塞型、维持阻塞型D D触发器触发器置置0阻塞线阻塞线11第56页，共73页，编辑于2022年，星期六2维持维持阻塞阻塞D触发器触发器（3）分析结果：）分析结果：SD和和RD
37、为直接异步置为直接异步置1和置和置0端。端。当当RD=0，SD=1，保证触发器可靠置，保证触发器可靠置0。当当RD=1，SD=0，保证触发器可靠置，保证触发器可靠置1。当当RD=1，SD=1时：时：CP=0时，触发器状态保持不变。时，触发器状态保持不变。CP上升沿时，触发器上升沿时，触发器 的状态发生转移，的状态发生转移，其次态取决于其次态取决于CP脉冲上升沿到达前瞬间脉冲上升沿到达前瞬间D端的信号端的信号：CP 第57页，共73页，编辑于2022年，星期六 RD SD CP D Q Q 0 1 0 1 1 0 1 0 1 1 0 0 1 1 1 1 1 0 状态方程：状态方程：Qn+1=D
38、CP（4）功能表及逻辑符号、状态方程：）功能表及逻辑符号、状态方程：维维阻阻D触发器功能表触发器功能表第58页，共73页，编辑于2022年，星期六 QQDCPRDSD维维阻阻D触发器触发器逻辑符号逻辑符号第59页，共73页，编辑于2022年，星期六维持维持阻塞阻塞D触发器工作波形触发器工作波形Q第60页，共73页，编辑于2022年，星期六1)D信号是提前2tpd建立时间2)D信号保持一个tpd保持时间3）基本RSFF翻转要12tpd cp=0:tcp=02tpdcp=1:tcp13tpd3.维持维持阻塞阻塞D触发器触发器脉冲工作特性脉冲工作特性T5tpd f 1/(5tpd)=fcpmax 4
39、.维阻FF特点cp前接收信号;后输出信号第61页，共73页，编辑于2022年，星期六 下降沿触发的边沿触发器。下降沿触发的边沿触发器。下降沿触发下降沿触发JK触发器，其中触发器，其中RD，SD为直接为直接 置置0和置和置1输入端。输入端。1基本工作原理基本工作原理 当当RD=0，SD=1时，时，Q=0，实现置，实现置0。当当RD=1，SD=0时，时，Q=1，实现置，实现置1。当当RD=1，SD=1时：时：a CP=1，Q保持不变保持不变 为触发器状态转移准备条件。为触发器状态转移准备条件。第62页，共73页，编辑于2022年，星期六b 当当CP下降沿时，得下降沿时，得 此后，触发器状态保持不变
40、，此后，触发器状态保持不变，触发器在完成一次状态转移后，不会再发触发器在完成一次状态转移后，不会再发生多次翻转现象。生多次翻转现象。2下降沿触发下降沿触发JK触发器功能表，状态方程：触发器功能表，状态方程：CP 第63页，共73页，编辑于2022年，星期六下降沿触发下降沿触发JK触发器功能表触发器功能表第64页，共73页，编辑于2022年，星期六 下降沿触发的下降沿触发的JK触发器逻辑符号触发器逻辑符号小结小结：在稳定：在稳定CP=0及及CP=1期间，触发器状态均维期间，触发器状态均维 持不变，只有在持不变，只有在 CP下降沿下降沿到达时刻，触发到达时刻，触发 器状态才发生转移。器状态才发生转
41、移。第65页，共73页，编辑于2022年，星期六下降沿触发的下降沿触发的JK触发器工作波形触发器工作波形Q第66页，共73页，编辑于2022年，星期六v一一、触发器功能小结：、触发器功能小结：v 1、触发器有、触发器有 v 异步：基本异步：基本R-S触发器触发器 同步：（时钟控制）同步：（时钟控制）RS、JK、D、T 触发器触发器v 2、触发器分类：、触发器分类：a.按功能分类：按功能分类：RS、JK、D、T 触发器触发器 b.按结构和触发方式分类：按结构和触发方式分类：第67页，共73页，编辑于2022年，星期六 b.按结构和触发方式分类：按结构和触发方式分类：基本触发器基本触发器(无时钟）
42、无时钟）与非门构成：负脉冲触发与非门构成：负脉冲触发 或非门构成：正脉冲触发或非门构成：正脉冲触发 同步触发器：电平触发（同步触发器：电平触发（有空翻有空翻）(2)钟控触发器主从触发器：主从触发（钟控触发器主从触发器：主从触发（无空翻有误翻无空翻有误翻)（有时钟）（有时钟）边沿触发器边沿触发器 上升沿触发（上升沿触发（无空翻无空翻，下降沿触发下降沿触发无误翻无误翻）第68页，共73页，编辑于2022年，星期六v二二、触发器的组成及动作特点：、触发器的组成及动作特点：、触发器必须具备和两个稳态、触发器必须具备和两个稳态、触发器的状态要能够预置。（、）、触发器的状态要能够预置。（、）、触发器必须能
43、在外部信号激励下进行状态、触发器必须能在外部信号激励下进行状态的转换，激励作用必须在同步控制作用的转换，激励作用必须在同步控制作用下进行。下进行。v三三、触发器的控制信号：、触发器的控制信号：、置位（）、复位（）、置位（）、复位（）、时钟脉冲信号：决定触发器状态何时、时钟脉冲信号：决定触发器状态何时转换转换第69页，共73页，编辑于2022年，星期六v（）对于主从型触发器：（）对于主从型触发器：在信号完整的一个周期内，在信号完整的一个周期内，正跳取样，负跳转换正跳取样，负跳转换v（）对于维持阻塞型触发器：（）对于维持阻塞型触发器：正跳转换正跳转换v（）对于边沿型触发器：状态仅在信（）对于边沿型
44、触发器：状态仅在信号号正边沿或负边沿正边沿或负边沿到来时刻进行转换到来时刻进行转换、外部激励信号：外部激励信号：如果说信号的作用是决定触发器状态如果说信号的作用是决定触发器状态何时何时转转换，那么外部激励信号则决定了触发器状态换，那么外部激励信号则决定了触发器状态如何如何转换。转换。第70页，共73页，编辑于2022年，星期六类型类型 特性方程特性方程 逻辑功能逻辑功能RS触发器触发器 具有置具有置0、置、置1、保持、保持 J-K触发器触发器 置置0、置、置1、保持、计数、保持、计数D触发器触发器 置置0、置、置1、锁存、锁存T触发器触发器 保持、计数保持、计数T触发器触发器 计数计数触发方式触发方式：电位触发方式、主从触发方式及边沿触发方式：电位触发方式、主从触发方式及边沿触发方式小 结第71页，共73页，编辑于2022年，星期六试画出下图电路在试画出下图电路在6个个cp信号作用下信号作用下Q1、Q2的输出波的输出波形。假定触发器的初始状态均为形。假定触发器的初始状态均为0。CP作用下：Q1=1（RD=1时），第72页，共73页，编辑于2022年，星期六如下图所示电路，如下图所示电路，F1是是JK触发器，触发器，F2是是D触发器，起始触发器，起始态均为态均为0，试画出在，试画出在CP操作下操作下Q1、Q2的波形的波形第73页，共73页，编辑于2022年，星期六