关注高速PCB设计.pdf

上传人:赵** 文档编号:46686883 上传时间:2022-09-27 格式:PDF 页数:11 大小:265.43KB
返回 下载 相关 举报
关注高速PCB设计.pdf_第1页
第1页 / 共11页
关注高速PCB设计.pdf_第2页
第2页 / 共11页
点击查看更多>>
资源描述

《关注高速PCB设计.pdf》由会员分享,可在线阅读,更多相关《关注高速PCB设计.pdf(11页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、“关注高速 PCB 设计”“关注高速“关注高速 PCB 设计”设计”奥肯思(北京)科技有限公司奥肯思(北京)科技有限公司 2004 年年 6 月月 AcconSys Confidential 2004-6-8 第 1 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”一一.摘要摘要.3 二二.高速高速 PCB 设计中的问题设计中的问题.3 三三.高速高速 PCB 设计策略设计策略.3 四四.高速高速 PCB 设计方法设计方法.4 五五.选择合适的传输线描述和分

2、析方法选择合适的传输线描述和分析方法.5 六六.高速高速 PCB 设计技术设计技术.6 1 终端匹配技术终端匹配技术.6 2 阻抗控制技术阻抗控制技术.7 3 设计空间探测技术设计空间探测技术.8 4 高速高速 PCB 中的芯片设计技术中的芯片设计技术.8 5 板级、系统级板级、系统级 EMC 设计技术设计技术.9 七七.建立企业内部的建立企业内部的 SI 部门部门.9 AcconSys Confidential 2004-6-8 第 2 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公

3、司 “关注高速 PCB 设计”关注高速关注高速 PCB 设计设计 一一.摘要 摘要 半导体芯片技术飞速发展、Internet 深入千家万户、人们对高质量实时处理的要求越来越苛刻,这些都导致高速 PCB 的应用日益普及。本文探讨高速 PCB设计中的有关问题和技术,提供相关的信息帮助设计工程师选择合适的手段和设计技术,确保高速 PCB 的成功实现。关键字:关键字:EDA;信号完整性;EMI/EMC;阻抗匹配;阻抗控制;设计空间探测 二二.高速 高速 PCB 设计中的问题设计中的问题 美国一家著名的影象探测系统制造商他们的电路板设计工程师最近碰到一个十分奇特的现象:一个七年前就已经成功设计、制造并且

4、上市的产品一直以来都能够非常稳定可靠地工作,而最近从生产线上下线的产品却出现了问题,产品不能正常运行。这是一个 20MHz 的系统设计,似乎无需考虑高速设计方面的问题,没有任何的设计修改,采用的元器件型号同原始设计的要求一致。系统为何失效?设计工程师们感得十分困惑:没有任何的设计修改,生产制造基于原始设计中一致的电子元器件。唯一的区别是由于今天不断进步的 IC 制造技术,所以新采购的电子元器件实现了小型化也更加快速。新的器件工艺技术使得新近生产的每一个芯片都成为高速器件,正是这些高速器件应用中的信号完整性问题导致了系统的失效。随着 IC 输出开关速度的提高,信号的上升和下降时间迅速缩减,不论信

5、号频率,系统都将成为高速系统并且会出现各种各样的信号完整性方面的问题。高速 PCB 方面的问题突出体现为以下的类型:1)时序问题总是第一位的,工作频率的提高和信号上升下降时间的缩短,首先会使设计系统的时序余量缩小甚至出现时序方面的问题。2)传输线效应导致的信号振铃(震荡)、过冲和下冲都会对设计系统的故障容限、噪声容限以及单调性造成很大的威胁。3)信号沿时间下降到 1ns 以后信号之间的串扰就成为很重要的一个问题。4)当信号沿的时间接近 0.5ns 时电源系统的稳定性问题和电磁干扰(EMI)问题也变得十分关键。三三.高速 高速 PCB 设计策略设计策略 目前高速 PCB 的设计在通信、计算机、图

6、形图像处理等领域应用广泛。而在这些领域工程师们采取的高速 PCB 设计策略也不一样。在电信领域,设计非常复杂,在数据、语音和图像的传输应用中传输速度已经远远高于 500Mbps,在通信领域人们追求的是更快地推出更高性能的产品,而AcconSys Confidential 2004-6-8 第 3 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”成本并不是第一位的。他们会使用更多的板层、足够的电源层和地层、在任何可能出现高速问题的信号线上他们都会使用分离元器件

7、来实现匹配。他们有 SI(信号完整性)和 EMC(电磁兼容)专家来进行布线前的仿真和分析,每一个设计工程师都遵循企业内部严格的设计规定。所以通信领域的设计工程师通常采用一种称之为“过度设计”的高速 PCB 设计策略。家用计算机领域的主板设计是另一个极端,成本和实效性高于一切,设计师们总是采用最快、最好、最高性能的 CPU 芯片、存储器技术和图形处理模块来实现日益复杂的计算机。而家用计算机主板通常都是 4 层板,一些高速 PCB 设计技术很难应用到这一领域,所以家用计算机领域的工程师通常都依赖称之为“过度研究”的方法来设计高速 PCB 板,他们要充分研究设计的具体情况解决那些真正存在的高速电路问

8、题。而通常的高速 PCB 设计情况可能又不一样。高速 PCB 中关键元器件(CPU、DSP、FPGA、行业专用芯片等)厂商会提供有关芯片的设计资料,这些设计资料通常以参考设计和设计指南的方式给出。然而这里存在两个问题:首先器件厂商对于信号完整性的了解和应用也存在一个过程,而系统设计工程师总是希望在第一时间使用最新型的高性能芯片,这样器件厂商给出的设计指南可能并不成熟。所以有的器件厂商不同时期会给出多个版本的设计指南。其次,器件厂商给出的设计约束条件通常都是非常苛刻的,因而总是存在“过渡约束”的嫌疑。对设计工程师来说要满足所有的设计规则可能非常困难。而在缺乏仿真分析工具和对这些约束规则的背景不了

9、解或者了解不够的情况下,满足所有的约束条件就成为唯一的高速 PCB 设计手段,这样的设计策略通常称之为过度约束。有资料显示,一个背板设计采用表面贴装的电阻来实现终端匹配。电路板上使用了 200 多个这样的匹配电阻。试想如果要设计 10 个原型样板通过改变这 200个电阻确保最佳的终端匹配效果,这将是巨大的工作量。而在此设计中没有任何一个电阻值的改变得益于 SI 软件的分析结果,这的确令人吃惊。所以需要在原有的设计流程中加入高速 PCB 的设计仿真和分析,使之成为完整的产品设计和开发中一个不可或缺的部分。四四.高速 高速 PCB 设计方法设计方法 高速 PCB 的设计要求全员参与,设计仿真和分析

10、要贯穿产品的设计过程:系统设计工程师在考虑系统的体系结构、模块划分时要充分考虑信号的噪声容限、时序余量、EMC 以及电源等诸多高速 PCB 和系统方面的问题;电路设计工程师可以考察和优化元器件选择、拓扑结构、匹配方案、匹配元器件的值,并最终开发出确保信号完整性的 PCB 布局布线规则;FPGA 和 ASIC 设计工程师也必须将芯片同高速系统进行统一的考虑,芯片设计不再成为独立于系统以外的工作;PCB 工程师依据设计规则完成 PCB 的布局和布线;SI 工程师主要负责板级和系统级的分析和验证以及单板的 EMC 分析和地弹分析。甚至元器件采购部门也应将元器件模型的获取同器件采购紧密结合并且提到议事

11、日程上来。目前有许多的 EDA 工具支持高速 PCB 的设计和分析。首先是布局布线后的分析和验证,这是一个必不可少的过程,应该选择高性能的“Sign-Off”仿真工具确保 PCB 的质量。其次是高速 PCB 的设计和前期的规划探测工具,设计工程师应该主要集中AcconSys Confidential 2004-6-8 第 4 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”在这一阶段,借助这些工具来分析可行的高速解决方案并且以设计约束的方式传递给 PCB 设

12、计工程师。未来的高速硬件设计中逻辑功能设计方面的开销要越来越小,而开发设计规则等高速设计方面的开销将达到 80%甚至更高。EMC 的设计目前主要采用设计规则检查的方式,很重要的一点就是企业必须逐步建立和日益完善适合企业特定领域产品的设计规范,形成一整套的 EMC设计规则集,这些在国外的大公司非常普及,如 SAMSUNG 和 SONY。这些规则由人或者由 EDA 软件来检查核对。五五.选择合适的传输线描述和分析方法 选择合适的传输线描述和分析方法 元器件和传输线的建模以及传输线分析方法成为高速设计和分析工具最关键的因素。元器件模型通常包括 IBIS 模型和 SPICE 模型,IBIS 模型容易得

13、到但是可能存在精确性甚至正确性方面的问题,而 SPICE 模型非常精确但是不容易得到。所以要区别对待,通常高速接插件和自己设计的 ASIC 芯片 SPICE 模型可能更有效,而器件厂商处通常仅提供 IBIS 模型,应有专门的 SI 工程师对获得的模型进行验证和确认,方可在企业内部发布和使用。关于传输线的分析,通常主要考虑信号沿传输线传播时反射波信号对它的影响,一般有两种方法:一种是使用传统的电压/电流比(U/I)模式来描述,另一种是用前向波/反向波(Forward/Reverse)模式来描述。无论采用哪一种方式,都能得到同样的结论。但是,用何种表达方式,将会影响最终结论的效果。电压/电流比(U

14、/I)模式表示的是沿传输线流过的电流,以及在各点上电压的情况。前向波/反向波(Forward/Reverse)模式表示前向电磁波沿传输线传播在各点的强度,以及反向电磁波沿传输线传播在各点的强度。当我们考虑传输线输入阻抗时,U/I 模式更为适合,从公式中,我们可以直接得到在传输线输入端的电压/电流比(即输入阻抗)。当我们考虑快速信号沿在传输线上传播的影响时,Forward/Reverse 模式更合适一些,在第一时间,电磁波到达传输线终端之前,我们只计算前向波(不考虑反向波),这样可以简化计算。无论使用那种方法,都可以得到正确的结果。=+u t xxi t x GCi t xt(,)(,)(,)按

15、照传输线分布参数定义,以及基尔霍夫定律,可以推导出传输线电报方程公式如下:=+i t xxu t x GCu t xt(,)(,)(,)使用(a)方法,我们可以用解偏微分方程的方法,设定初试条件计算出传输线上各点的电流电压,从而可以得到输入阻抗(U/I)。现在,我们用另一种方法,即前向波/反向波模式来得到最终答案。在使用(b)方法推导前,我们先假定有一个驱动器沿着传输线驱动信号,信号从驱动器到负载沿一个方向传播。在到达负载后反射的信号电磁波到达驱动器之前,有且只有一个电磁波在传输线上传播(即正向波)。当只有一个波在一个方向传递时,电压与电流比(波阻抗)是一个定值。而AcconSys Confi

16、dential 2004-6-8 第 5 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”且等于传输线的特征阻抗。的确,特征阻抗也是这样定义的。如果传输线上保持只有一个波,这个特征阻抗将保持不变。也就是说,在反射波到达驱动器之前,驱动器端保持一个不变的电压/电流比。相当于驱动器驱动一个纯电阻,电阻的阻值等于传输线的阻抗。在某个时间,输出信号波遇到负载,反射,返回驱动端。当反射波返回驱动端,反向波叠加在输出信号上,下面是反射波叠加在驱动端后的电压电流方程:V(

17、x,t)=Fwd(x,t)+Rev(x,t)I(x,t)=Fwd(x,t)-Rev(x,t)/Z0 在驱动端,电压是叠加后增强,而电流是减小的(因为反射波为反向波)。如您所见,当反射波到达驱动端,不为零项Rev(0,t)会在x=0处(驱动端)改变电压和电流值。换句话说,会增加驱动端的电压/电流比,传输线及负载的输入阻抗不再是个电阻,或者是个变化的电阻。这一点后,传输线于负载的输入阻抗成为一个线与负载的函数。总的来说,如果远端负载的阻值大于Z0,当反射信号到达驱动端时,最初的反应会提高传输线有效阻抗;如果远端负载的阻值小于Z0,最初的反应会减小传输线有效阻抗。如果研究传输线上时延大于信号上升沿1

18、0%90%的上升时间,用这个例子很容易帮你计算信号波形的反应。对比较短的传输线,这个例子也适用,但是,正向波反向波很快就混杂在一起,很难看出真正的作用。对于更短的传输线,负载对传输线输入阻抗的作用很可能在信号上升到10%的时候就感受到了。六六.高速 高速 PCB 设计技术设计技术 以下介绍常用的高速PCB设计技术:1 终端匹配技术终端匹配技术 终端匹配(也称为端接)技术是最简单而且有效的高速PCB设计技术,合理的使用终端匹配技术可以有效降低信号反射和信号振荡,从而极大地提高信号的时序余量和噪声余量,因而改善了产品的故障容限。单端信号的终端匹配技术通常包括:驱动端串行连接的终端匹配技术,接收端并

19、行连接的终端匹配技术、戴维南终端匹配技术、AC终端匹配技术、二极管终端匹配技术等。而更高性能的信号驱动技术的使用对于终端匹配技术也提出了更高的要求,比如LVDS(低电压差分信号)器件就要差分信号线对在满足单线阻抗匹配的情况下,还要满足差分阻抗的匹配,这甚至比单线阻抗的匹配更重要。终端匹配方式和元器件的值也要和电路芯片的驱动能力和功耗结合起来考虑。比如接收端下拉到地的匹配电阻的值就必须考虑IOH和VOH的值,也就是说必须考虑驱动器的负载能力,而不能一味地考虑阻抗的匹配。再比如当网络上信号的占空比大50%时匹配电阻应该上拉到电源,而当网络上的信号占空比小于或者等于50%时匹配电阻应该下拉到地。In

20、noveda公司(Innoveda公司已为Mentor Graphics公司收购,其相关产品、研发队伍以及销售和服务机构都已整合进Mentor Graphics公司)的Scratchpad(图一)是一个高速电路互连设计规划和设计空间探测工具,Scratchpad可以综合考虑电路网络的方方面面来评估不同的终端匹配技术,对于每一类型的终端匹配技术还可以对匹配元器件的值进行扫描分析,得到一组曲线,设计工程师可以AcconSys Confidential 2004-6-8 第 6 页 共 11 页 a service company Mentor Graphics Authorized Distrib

21、utor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”从中挑选符合要求最合适的元器件值,同时Scratchpad 也对所有的匹配方案进行打分,设计工程师很省事地挑选最高分的匹配方案,而这通常也就是设计网络最佳的匹配方案(图二)。图一 Scratchpad高速电路设计规划工具 图二 终端匹配技术 2 阻抗控制技术阻抗控制技术 所以阻抗控制技术在高速PCB设计中显得尤其重要。阻抗控制技术包括两个含义:1)阻抗控制的PCB信号线是指沿高速PCB信号线各处阻抗连续,也就是说同一个网络上阻抗是一个常数。2)阻抗控制的PCB板是指PCB板上所AcconSys Confidential 2004-

22、6-8 第 7 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”有网络的阻抗都控制在一定的范围以内如2075。设计工程师需要用到传输线理论或者借助EDA工具来实现阻抗控制。而PCB加工厂商则要依靠先进的工艺和高性能的仪器和测试技术来保证阻抗控制技术的精确性。所以PCB厂商可能需要通过改变设计中的尺寸和间距来实现阻抗控制。分析和测量是阻抗控制技术中很重要的一环,光板测试尤其重要而且精确。所以PCB设计工程师必须在设计中制定关键信号线的阻抗以及允许的误差并且密切

23、协调PCB加工厂商的工作确保符合所有的设计规范。阻抗控制的PCB信号技术有很多种:嵌入式微带线、非对称带状线、对称带状线、边缘耦合带涂层的微带线、边缘耦合非对称待转线、垂射耦合的带状线等。所以从电路和PCB设计工程师的角度来说,要根据系统设计要求严格计算阻抗控制信号线的几何尺寸,并且将这些关键的阻抗控制信号线的阻抗和误差的要求明确以文档的方式递交给PCB加工厂商,并且要求PCB加工厂商递交实现和加工测试的详细报告。对于设计工程师的特定要求,PCB加工厂商通常采取在PCB设计拼板的外围加上测试卡棒条依据加工工艺运用先进的测试技术来调整关键信号线的几何尺寸和间距。3 设计空间探测技术设计空间探测技

24、术 设计空间探测是应用广泛的的高速设计和规划技术。在设计的早期阶段比如系统设计阶段、原理图设计阶段或者是PCB布线前阶段可以使用EDA工具来考察关键网络的匹配方式、匹配元器件值、拓扑结构、布线长度、材料、板层结构等对信号完整性的影响。并且通过多参数的扫描分析,可以得到符合高速设计信号规范的设计空间。设计工程师可以很方便地找到最佳的信号完整性设计空间并且逐步细化(图三)。图三 设计空间探测技术 4 高速高速 PCB 中的芯片设计技术中的芯片设计技术 在芯片设计中同样需要关注高速PCB的设计和分析。AcconSys Confidential 2004-6-8 第 8 页 共 11 页 a serv

25、ice company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”高性能的FPGA芯片需要考虑以下与高速PCB有关的因素:1)恰当地运用引脚的可重定位特性,限制高速PCB传输线的长度,从而达到控制延时和改善信号质量的目的。2)编程引脚的驱动能力,确保驱动能力不要太强。3)编程引脚的信号变化速率,在满足时序等方面要求的情况下确保信号沿的跳变不要太快。4)编程引脚的工艺技术,如LVTTL、LVCMOS、LVDS、GTL、GTL+等,这样可以减少高速PCB板上元器件的使用。ASIC芯片的设计同样也要关注高速PC

26、B设计方面的情况,突出体现为根据高速PCB板的要求来选择ASIC芯片的I/O缓冲器以及芯片的封装工艺和技术,SI工程师根据ASIC加工厂商提供的I/O缓冲器模型以及封装厂商提供的封装模型,将ASIC芯片放在高速PCB中进行仿真分析,从中选择符合ASIC功能要求、高速PCB性能要求、成本和成品率等综合因素的解决方案。5 板级、系统级板级、系统级 EMC 设计技术设计技术 目前可行的EMC设计技术包括EMC专家系统和EMC设计规则。企业内部建立一整套可行的EMC设计规则,这些规则可能是以文档检查列表的方式给出再由工程师去仔细检查设计的电路图或者PCB版图确保没有任何的规则违反。也有可能将这些设计规

27、则编程到EMC专家系统中,由EDA工具来自动检查。以下是几个这样的设计规则实例:“关于平面层尺寸的规则:电源层四周应该比地层缩进20倍两个平面层之间距离的尺寸,确保设计系统更好的EMC性能。”“关于平面分割的规则:地平面不要分割,高速信号线如果要跨电源平面分割,应该紧靠信号线放置几个低阻抗的桥接电容。”“关于匹配元器件位置的规则:源端匹配器件应该尽量靠近驱动器。末端匹配器件应该尽量接收端。如果网络不是简单的菊花链,那么匹配元器件的位置和匹配值应该由SI工具分析确定。”七七.建立企业内部的 建立企业内部的 SI 部门部门 信号完整性部门的设立可大可小,依具体情况而定。最小的规模可能是设计小组中的

28、一个工程师来运作信号完整性设计和分析。也有的大公司SI部门的工程师可能就多达100人。通常认为SI部门应该具备三种职能:1)SI部门应该有专门的SI软件高手负责SI工具的日常维护、SI工具与设计方法和设计流程的集成以及培训新人。这些SI软件高手必须熟悉设计和布局布线过程使用的所有工具,并且是企业内部使用的SI分析和设计工具的专家。2)SI部门应该有专人来支持仿真分析过程中使用的库文件。包括同器件厂商的沟通、从别的渠道收集、整理、验证、归档和发布元器件仿真库。3)SI部门还应该有专门的高速PCB设计专家。一旦设计工程师遇到SI的问题这些专家就应该立即帮助他们找到可行的解决方案。这些设计专家最好有

29、模拟电路、RF电路、微波电路和电磁场方面的背景。总之高速PCB的设计是今天系统设计领域面临的严肃挑战,无论是设计方法、设计工具、还是设计队伍的构成以及工程师的设计思路,都需要积极认真地去应对。AcconSys Confidential 2004-6-8 第 9 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”参考文献参考文献 1 High-Speed Digital Design:A Handbook of Black Magic.Howard W.John

30、son and Martin Graham.Prentice Hall,1993:ISBN 0-13-395724-1 2 Termination techniques for high-speed buses.Karthik Ethirajan and John Nemec,PhD,Califonia Micro Devices 3 Innoveda公司ePD2.0高速电路互连规划与设计空间探测工具Scratchpad使用手册 AcconSys Confidential 2004-6-8 第 10 页 共 11 页 a service company Mentor Graphics Auth

31、orized Distributor 奥肯思(北京)科技有限公司 “关注高速 PCB 设计”联络 Mentor Graphics 公司联络 Mentor Graphics 公司 关于明导公司关于明导公司 Mentor Graphics 公司拥有世界一流的电子软/硬件设计解决方案,为全球最成功的电子与半导体公司提供电子设计自动化的产品与咨询服务。公司成立于1981 年。过去 12 个月的营业收入约 6.75 亿美元,全球约 3,600 名员工。公司总部位于美国俄勒冈州(Oregon),地址为 8005 S.W.Boeckman Road,Wilsonville,Oregon 97070-7777

32、,硅谷总公司位于 1001 Ridder Park Drive,San Jose,California 95131-2314。全 球 信 息 网 网 址:http:/ Mentor Graphics Mentor Graphics Corporation(Nasdaq:MENT)is a world leader in electronic hardware and software design solutions,providing products,consulting services and award-winning support for the worlds most succ

33、essful electronics and semiconductor companies.Established in 1981,the company reported revenues over the last 12 months of about$675 million and employs approximately 3,600 people worldwide.Corporate headquarters are located at 8005 S.W.Boeckman Road,Wilsonville,Oregon 97070-7777;Silicon Valley hea

34、dquarters are located at 1001 Ridder Park Drive,San Jose,California 95131-2314.World Wide Web site:http:/ 奥肯思(北京)科技有限公司是由国际高科技投资公司在中国投资成立的高科技专业服务咨询公司。奥肯思公司在中国与 Mentor Graphics 公司紧密合作,专注于为中国的电子设计行业提供先进完善的 EDA 解决方案;同时,针对客户在电子设计中的不同需求,提供专业的技术咨询、设计服务、培训服务。公司网址:http:/ AcconSys AcconSys Beijing Technology

35、 Ltd.is a specialized high-tech service and consulting company,established in China by international high-tech investment institutions.Closely cooperated with Mentor Graphics,AcconSys provides state of the art EDA solutions for electronic design industry in China.Focusing on different needs of clien

36、ts in this area,AcconSys delivers specialized technical consulting,design services and training services.World Wide Web site:http:/ Mentor Graphics 中国公司 奥肯思(北京)科技有限公司 Tel:010-68058081 Fax:010-68018085 奥肯思公司成都办事处 Tel:028-86527552 Fax:028-86527553 奥肯思公司上海办事处Tel:021-50471380 Fax:021-50471379 Mentor 中国公司 Tel:021-50471380 Fax:021-50471379 AcconSys Confidential 2004-6-8 第 11 页 共 11 页 a service company Mentor Graphics Authorized Distributor 奥肯思(北京)科技有限公司

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 教育专区 > 高考资料

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁