《复杂可编程逻辑器件第2章PLD基础.pdf》由会员分享，可在线阅读，更多相关《复杂可编程逻辑器件第2章PLD基础.pdf（76页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、中国矿大信电学院中国矿大信电学院编写：编写：FHS第二章第二章可编程逻辑器件基础可编程逻辑器件基础中国矿大信电学院中国矿大信电学院编写：编写：FHS2.1 数字电路的基本组成数字电路的基本组成?数字电路分为:组合逻辑电路时序逻辑电路两大类。数字电路分为:组合逻辑电路时序逻辑电路两大类。?构成组合逻辑电路的基本电路元件是构成组合逻辑电路的基本电路元件是“与门与门”电路、电路、“或门或门”电路和电路和“非门非门”电路。电路。?任何组合逻辑电路都可表示为其任何组合逻辑电路都可表示为其所有输入信号的最小项的和所有输入信号的最小项的和或者或者最大项的积最大项的积的形式。的形式。中国矿大信电学院中国矿大信
2、电学院编写：编写：FHS2.1.1 组合逻辑电路的基本构成框图组合逻辑电路的基本构成框图?图中X1Xn是输入信号（也可称为输入变量），Z1Zm是输出信号，即输入信号的函数。其中：Z1=f1(X1、X2、Xn)Z2=f2(X1、X2、Xn)-Zm=fm(X1、X2、Xn)图中X1Xn是输入信号（也可称为输入变量），Z1Zm是输出信号，即输入信号的函数。其中：Z1=f1(X1、X2、Xn)Z2=f2(X1、X2、Xn)-Zm=fm(X1、X2、Xn)中国矿大信电学院中国矿大信电学院编写：编写：FHS?时序逻辑电路:在组合逻辑电路的基础上，加上存储与反馈（使用触发器作存储元件）而形成。时序逻辑电路:
3、在组合逻辑电路的基础上，加上存储与反馈（使用触发器作存储元件）而形成。?时序逻辑电路时序逻辑电路使用触发器作为存储元件使用触发器作为存储元件。?触发器触发器记忆电路的状态。记忆电路的状态。?触发器的反馈输出原始输入信号通过逻辑关系再决定电路的输出。触发器的反馈输出原始输入信号通过逻辑关系再决定电路的输出。?由于触发器也是用门电路实现的，所以由于触发器也是用门电路实现的，所以门电路(包括与门、或门、非门)是构成数字电路的基本部件。门电路(包括与门、或门、非门)是构成数字电路的基本部件。中国矿大信电学院中国矿大信电学院编写：编写：FHS2.1.2 时序逻辑电路的基本构成框图时序逻辑电路的基本构成框
4、图图中：X1Xn是时序逻辑电路的输入信号，Z1Zm是时序逻辑电路的输出信号，Y1Yr为内部输出（即存储电路的输入驱动信号）y1ys为存储电路的状态输出图中：X1Xn是时序逻辑电路的输入信号，Z1Zm是时序逻辑电路的输出信号，Y1Yr为内部输出（即存储电路的输入驱动信号）y1ys为存储电路的状态输出（即电路的内部输入信号）（即电路的内部输入信号）若Z1Zm输出信号不仅与y1ys信号有关,也与X1Xn信号有关，则这种时序逻辑电路可称为Mealy电路;若Z1Zm输出信号不仅与y1ys信号有关,也与X1Xn信号有关，则这种时序逻辑电路可称为Mealy电路;若Z1Zm输出信号只取决于y1ys信号，则这种
5、时序逻辑电路可称为Moore电路。显然,Moore电路是若Z1Zm输出信号只取决于y1ys信号，则这种时序逻辑电路可称为Moore电路。显然,Moore电路是Mealy电路Mealy电路的一个特例。的一个特例。中国矿大信电学院中国矿大信电学院编写：编写：FHS2.1.3 通用型数字逻辑电路的构成通用型数字逻辑电路的构成由于任何组合逻辑电路都可表示为其由于任何组合逻辑电路都可表示为其所有输入信号的最小项的和所有输入信号的最小项的和或者或者最大项的积，最大项的积，故要得到一个可产生任意逻辑输出的通用型数字逻辑电路，可按以下思路来设计这个通用型数字逻辑电路:1、设计一个故要得到一个可产生任意逻辑输出
6、的通用型数字逻辑电路，可按以下思路来设计这个通用型数字逻辑电路:1、设计一个有n个输入端的与门阵列有n个输入端的与门阵列。该与门阵列可由用户按要求编程控制，以产生需要的输出乘积项（最小项）。2、设计一个最多有2n个输入端的。该与门阵列可由用户按要求编程控制，以产生需要的输出乘积项（最小项）。2、设计一个最多有2n个输入端的或门阵列或门阵列，该或门阵列可按用户要求对与门阵列输出的乘积项进行逻辑加，以产生满足用户需要的组合逻辑函数输出。3、对或门阵列的输出信号按用户要求进行存储，并将存储信号反馈连接至与门阵列，以作为其内部输入信号。，该或门阵列可按用户要求对与门阵列输出的乘积项进行逻辑加，以产生满
7、足用户需要的组合逻辑函数输出。3、对或门阵列的输出信号按用户要求进行存储，并将存储信号反馈连接至与门阵列，以作为其内部输入信号。中国矿大信电学院中国矿大信电学院编写：编写：FHS通用数字逻辑电路的构成通用数字逻辑电路的构成中国矿大信电学院中国矿大信电学院编写：编写：FHS由于这种通用型可编程逻辑器件主要是利用由于这种通用型可编程逻辑器件主要是利用“与与”阵列和阵列和“或或”阵列来实现数字逻辑功能，故称这种可编程逻辑器件为阵列来实现数字逻辑功能，故称这种可编程逻辑器件为阵列型(ARRAY)PLD阵列型(ARRAY)PLD。阵列型简单阵列型简单PLD器件可分成器件可分成4大类型：大类型：含存储器,
8、含存储器,组态功能强组态功能强固定可编程通用阵列逻辑GAL可组态固定可编程可编程阵列逻辑PAL可组态可编程可编程可编程逻辑阵列PLA固定可编程固定可编程只读存储器PROM输出电路或阵列与阵列名称分 类固定可编程通用阵列逻辑GAL可组态固定可编程可编程阵列逻辑PAL可组态可编程可编程可编程逻辑阵列PLA固定可编程固定可编程只读存储器PROM输出电路或阵列与阵列名称分 类中国矿大信电学院中国矿大信电学院编写：编写：FHS2.2 PLD中逻辑符号与电路的简化表示方法中逻辑符号与电路的简化表示方法中国矿大信电学院中国矿大信电学院编写：编写：FHSPLD中与门、或门的逻辑符号表示和连接表示方式PLD中与
9、门、或门的逻辑符号表示和连接表示方式?黑点黑点“?”：表示行线与列线在该点是固定连通，用户不能对该点进行编程控制使之断开。：表示行线与列线在该点是固定连通，用户不能对该点进行编程控制使之断开。?星花星花“*”：表示可对该点进行编程控制，使行线与列线在该点按需求：表示可对该点进行编程控制，使行线与列线在该点按需求接通接通或者或者断开断开?交叉点无任何标记;表示行线与列线在该点处不予连接。用户不能对该点进行交叉点无任何标记;表示行线与列线在该点处不予连接。用户不能对该点进行通/断通/断控制。控制。中国矿大信电学院中国矿大信电学院编写：编写：FHS2.3 PROM的结构的结构?PROM的与阵列PRO
10、M的与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2为全译码阵列，器件的规模将随着输入信号数量n的增加成2n n指数级增长。指数级增长。因此PROM一般只用作数据存储器，因此PROM一般只用作数据存储器，不用作可编程逻辑器件！不用作可编程逻辑器件！?PROM的或阵列PROM的或阵列为可编程的阵列。用来选取需要的最小项。为可编程的阵列。用来选取需要的最小项。?EPROM和EEPROM和E2 2PROM的结构与PROM相同，只是PROM的结构与PROM相同，只是这两者可反复多次编这两者可反复多次编中国矿大信电学院中国矿大信电学院编写：编写：FHS用PROM实现组合逻辑电路功能用PROM
11、实现组合逻辑电路功能实现的函数为：实现的函数为：BABAF+=1BABAF+=2BAF=3固定连接点（与）固定连接点（与）编程连接点（或）编程连接点（或）中国矿大信电学院中国矿大信电学院编写：编写：FHS?从以上例子中可看出，用PROM可以很方便的输出组合逻辑函数。从以上例子中可看出，用PROM可以很方便的输出组合逻辑函数。?从组合逻辑电路的角度来看，电路的的输入变量就是PROM的输入地址信号，电路的的输出函数就是PROM中存储的数据。从组合逻辑电路的角度来看，电路的的输入变量就是PROM的输入地址信号，电路的的输出函数就是PROM中存储的数据。中国矿大信电学院中国矿大信电学院编写：编写：FH
12、S2.4 PAL结构结构?是一种与阵列可编程、或阵列固定的器件。是一种与阵列可编程、或阵列固定的器件。?与阵列可编程使输入项增多，或阵列固定使器件简化。与阵列可编程使输入项增多，或阵列固定使器件简化。?或阵列固定明显影响了器件编程的灵活性。或阵列固定明显影响了器件编程的灵活性。中国矿大信电学院中国矿大信电学院编写：编写：FHS用用PAL实现全加器实现全加器?1位全加器的输入与输出：1位全加器的输入与输出：An、Bn 加数，被加数An、Bn 加数，被加数Cn低位的进位Cn低位的进位Cn+1 本位的进位值Cn+1 本位的进位值Sn本位的和Sn本位的和?全加器的真值表为：全加器的真值表为：输入变量输
13、出函数输入变量输出函数an bn cn sn cn1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 中国矿大信电学院中国矿大信电学院编写：编写：FHS用用PAL实现全加器实现全加器?全加器的全加器的真值表真值表：nnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS+=+=+1?全加器的全加器的与或逻辑表达式是与或逻辑表达式是：an bn cn sn cn1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0
14、 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 中国矿大信电学院中国矿大信电学院编写：编写：FHSBnAn“或”阵列（固定）SnCn+1“与”阵列(可编程)CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS+=+=+1AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn用PAL实现全加器用PAL实现全加器中国矿大信电学院中国矿大信电学院编写：编写：FHS一个一个3输入端输入端PAL的内部结构图与逻辑图的内部结构图与逻辑图该电路包括一个可编程的该电路包括一个可编程的“与与”阵列和一个固定的阵列和一个固定的“或或”阵列，每个输出中
15、只包含有两个乘积项，没有附加其他的逻辑电路。阵列，每个输出中只包含有两个乘积项，没有附加其他的逻辑电路。中国矿大信电学院中国矿大信电学院编写：编写：FHSPAL器件的输出结构器件的输出结构1、专用输出基本门阵列结构、专用输出基本门阵列结构输出是与或门或互补输出的与或门。输出是与或门或互补输出的与或门。中国矿大信电学院中国矿大信电学院编写：编写：FHSPAL器件的输出结构器件的输出结构2、可控极性输出结构2、可控极性输出结构通过对异或门的一个输入端进行编程控制（置0或置1），可以从该异或门的输出端得到原变量或反变量的输出,也就达到了控制输出极性的目的。通过对异或门的一个输入端进行编程控制（置0或
16、置1），可以从该异或门的输出端得到原变量或反变量的输出,也就达到了控制输出极性的目的。中国矿大信电学院中国矿大信电学院编写：编写：FHSPAL器件的输出结构器件的输出结构3、可编程输入/输出结构(简称可编程I/0结构)3、可编程输入/输出结构(简称可编程I/0结构)输出端是一个带有可编程控制端的三态缓冲器。控制端由与逻辑阵列的一个乘积项控制，同时三态缓冲器的输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列上。输出端是一个带有可编程控制端的三态缓冲器。控制端由与逻辑阵列的一个乘积项控制，同时三态缓冲器的输出端又经过一个互补输出的缓冲器反馈到与逻辑阵列上。中国矿大信电学院中国矿大信电学院编写：编写
17、：FHSPAL器件的输出结构器件的输出结构4、寄存器输出结构寄存器输出结构在输出三态缓冲器与或阵列的输出之间串进了由D触发器组成的数据寄存器。同时，D触发器的/Q端又经过互补输出的缓冲器反馈到了与逻辑阵列的输入端。这种输出结构不仅可以存储与或门的输出状态，而且能方便地组成各种时序逻辑电路。在输出三态缓冲器与或阵列的输出之间串进了由D触发器组成的数据寄存器。同时，D触发器的/Q端又经过互补输出的缓冲器反馈到了与逻辑阵列的输入端。这种输出结构不仅可以存储与或门的输出状态，而且能方便地组成各种时序逻辑电路。中国矿大信电学院中国矿大信电学院编写：编写：FHSPAL器件的命名规则如下：器件的命名规则如下
18、：?例如：PAL例如：PAL 1616 L L 8 8.2.2 C C J J?PAL 表示熔丝型可编程阵列逻辑系列器件PAL 表示熔丝型可编程阵列逻辑系列器件?16 表示阵列输入数16 表示阵列输入数?L 表示输出形式。L=低电平有效输出；C=互补输出；R=寄存器输出;A=算术寄存器输出;X=异或寄存器输出L 表示输出形式。L=低电平有效输出；C=互补输出；R=寄存器输出;A=算术寄存器输出;X=异或寄存器输出?8 输出数8 输出数?2 速度/功率。A=高速；21/2瓦；41/4瓦2 速度/功率。A=高速；21/2瓦；41/4瓦?C 温度范围。C=0+75C 温度范围。C=0+75O O C
19、;M=-75+125C;M=-75+125O OC C?J 封装。N=塑料DIP封装;J=陶瓷DIP封装;F=扁平封装J 封装。N=塑料DIP封装;J=陶瓷DIP封装;F=扁平封装?PAL器件的引脚数量主要有20脚和24脚。对于20脚PAL，其10号引脚接地，20号引脚接正5V；对于24脚PAL，其12号引脚接地，24号引脚接正5V；PAL器件的引脚数量主要有20脚和24脚。对于20脚PAL，其10号引脚接地，20号引脚接正5V；对于24脚PAL，其12号引脚接地，24号引脚接正5V；?可见，PAL 16 L 8.2 C J就是最多有16个输入、8个低电平有效输出、功耗为1/2瓦、工作温度范围
20、为0+75可见，PAL 16 L 8.2 C J就是最多有16个输入、8个低电平有效输出、功耗为1/2瓦、工作温度范围为0+75O OC、陶瓷DIP封装、20个引脚、工作电压为5V的与或门阵列熔丝型可编程逻辑器件。C、陶瓷DIP封装、20个引脚、工作电压为5V的与或门阵列熔丝型可编程逻辑器件。中国矿大信电学院中国矿大信电学院编写：编写：FHSPALl6L8的内部逻辑结构图PALl6L8的内部逻辑结构图该芯片是一种OTP器件，具有一个3264的可编程与阵列。该芯片是一种OTP器件，具有一个3264的可编程与阵列。但其输出结构较简单，没有寄存器，不能用于时序逻辑设计。但其输出结构较简单，没有寄存器
21、，不能用于时序逻辑设计。中国矿大信电学院中国矿大信电学院编写：编写：FHS2.5 PLA结构结构?在简单PLD中,PLA内部的与阵列和或阵列皆可编程，故其内部结构灵活性最高！在简单PLD中,PLA内部的与阵列和或阵列皆可编程，故其内部结构灵活性最高！?但这带来了编程控制的复杂性，其开发工具也较难设计。但这带来了编程控制的复杂性，其开发工具也较难设计。?所以PLA未得到普遍推广应用。所以PLA未得到普遍推广应用。中国矿大信电学院中国矿大信电学院编写：编写：FHS2.6 通用阵列逻辑GAL2.6 通用阵列逻辑GAL?美国美国LatticeLattice公司在PAL器件与或门阵列的基础上于1985年
22、推出了另一种高性能、高应用灵活性的可编程逻辑器件公司在PAL器件与或门阵列的基础上于1985年推出了另一种高性能、高应用灵活性的可编程逻辑器件通用阵列逻辑GAL。通用阵列逻辑GAL。?GAL器件采用了浮栅存储E2CMOS工艺，具有电写、电擦、反复编程的特性。GAL器件采用了浮栅存储E2CMOS工艺，具有电写、电擦、反复编程的特性。?GAL的基本逻辑部分与PAL相同，也是与阵列可编程、或阵列固定的PAL结构，但它与PAL的不同之处是在其输出端设置了可编程的GAL的基本逻辑部分与PAL相同，也是与阵列可编程、或阵列固定的PAL结构，但它与PAL的不同之处是在其输出端设置了可编程的输出逻辑宏单元OL
23、MC(Output Logic Macro Cell)。输出逻辑宏单元OLMC(Output Logic Macro Cell)。中国矿大信电学院中国矿大信电学院编写：编写：FHS通用阵列逻辑GAL通用阵列逻辑GAL?通过编程写入，用户可将OLMC设置为不同的工作状态，这样一种型号的GAL器件就能具备PAL器件先前讨论过的全部四种输出模式及其派生类型.通过编程写入，用户可将OLMC设置为不同的工作状态，这样一种型号的GAL器件就能具备PAL器件先前讨论过的全部四种输出模式及其派生类型.?这就为实现组合逻辑电路和时序逻辑电路的分块设计提供了方便，从而显著的增强了器件的通用性，因而GAL被称为这就
24、为实现组合逻辑电路和时序逻辑电路的分块设计提供了方便，从而显著的增强了器件的通用性，因而GAL被称为“通用通用”可编程逻辑器件。可编程逻辑器件。中国矿大信电学院中国矿大信电学院编写：编写：FHS1、GAL 16V8器件的引脚1、GAL 16V8器件的引脚中国矿大信电学院中国矿大信电学院编写：编写：FHS2 GAL结构结构(以以GAL16V8为例为例)GAL器件与PAL器件的GAL器件与PAL器件的区别在于:区别在于:用可编程的输出逻辑宏单元(OLMC)代替固定连接的或阵列,用可编程的输出逻辑宏单元(OLMC)代替固定连接的或阵列,强化了电路的输出功能。故能够方便的实现各种组合与时序逻辑电路强化
25、了电路的输出功能。故能够方便的实现各种组合与时序逻辑电路。OLMC中国矿大信电学院中国矿大信电学院编写：编写：FHS1个可编程的与阵列个可编程的与阵列8个输入缓冲器个输入缓冲器8个输出个输出/反馈缓冲器反馈缓冲器8个三态输出缓冲器个三态输出缓冲器8个输出逻辑宏单元个输出逻辑宏单元1个时钟输入个时钟输入CLK 缓冲器缓冲器1个输出使能缓冲器个输出使能缓冲器GAL结构GAL结构中国矿大信电学院中国矿大信电学院编写：编写：FHSGAL16V8的逻辑电路结构图的逻辑电路结构图?GAL16V8内含：GAL16V8内含：1、一个32X64位的可编程与逻辑阵列；2、l0个输入缓冲器。3、8个三态输出缓冲器。
26、4、8个输出反馈输入缓冲器。5、一个时钟CLK输入缓冲器。6、一个输出使能且低电平有效缓冲器OE。7、8个输出逻辑宏单元OLMC。1、一个32X64位的可编程与逻辑阵列；2、l0个输入缓冲器。3、8个三态输出缓冲器。4、8个输出反馈输入缓冲器。5、一个时钟CLK输入缓冲器。6、一个输出使能且低电平有效缓冲器OE。7、8个输出逻辑宏单元OLMC。?组成或逻辑阵列的8个或门分别包含于8个OLMC中，它们和与逻辑阵列的连接是固定的。组成或逻辑阵列的8个或门分别包含于8个OLMC中，它们和与逻辑阵列的连接是固定的。中国矿大信电学院中国矿大信电学院编写：编写：FHS输出逻辑宏单元（OLMC）结构1个或门
27、个或门1个异或门个异或门1个个D触发器触发器4个多路开关个多路开关结构控制字结构控制字SYN中国矿大信电学院中国矿大信电学院编写：编写：FHS异或门的作用异或门的作用?让用户可选择或门是原量输出还是非量输出。让用户可选择或门是原量输出还是非量输出。?异或门的特点：异或门的特点：当输入端的一个输入为0时，其输出等于另一个输入；而当输入端中的一个固定为1时，其输出等于另一个输入的非量。当输入端的一个输入为0时，其输出等于另一个输入；而当输入端中的一个固定为1时，其输出等于另一个输入的非量。?异或门的引入使得用原函数实现函数困难时可以较简单的通过反函数加以实现。异或门的引入使得用原函数实现函数困难时
28、可以较简单的通过反函数加以实现。中国矿大信电学院中国矿大信电学院编写：编写：FHS输出逻辑宏单元OLMC(n)的5种组态输出逻辑宏单元OLMC(n)的5种组态?不同的可编程器件，其输出结构也略所区别。不同的可编程器件，其输出结构也略所区别。?GALGAL16V816V8器件中器件中的OLMC具有5种组态输出电路。的OLMC具有5种组态输出电路。?OLMC的功能取决于熔丝状态SYN、ACOLMC的功能取决于熔丝状态SYN、AC0 0及AC及AC1 1(n n)?选取不同的SYN、AC0及AC1(n)组合，可以使OLMC得到不同的等效输出电路或称不同的组态。选取不同的SYN、AC0及AC1(n)组
29、合，可以使OLMC得到不同的等效输出电路或称不同的组态。中国矿大信电学院中国矿大信电学院编写：编写：FHS(a)专用输入模式(b)专用组合输出模式(c)反馈组合输出模式(d)时序电路中的组合输出模式(e)寄存器输出模式(a)专用输入模式(b)专用组合输出模式(c)反馈组合输出模式(d)时序电路中的组合输出模式(e)寄存器输出模式中国矿大信电学院中国矿大信电学院编写：编写：FHS(a)专用输入模式专用输入模式在专用输入模式下，引脚I/O(n)只能作为输入使用，连接到I/O(n)上的输入信号作用于相邻的OLMC，来自邻级输出的(m)信号接到与逻辑阵列的输入上。在专用输入模式下，引脚I/O(n)只能
30、作为输入使用，连接到I/O(n)上的输入信号作用于相邻的OLMC，来自邻级输出的(m)信号接到与逻辑阵列的输入上。中国矿大信电学院中国矿大信电学院编写：编写：FHS(b)专用组合输出模式专用组合输出模式这时输出三态缓冲器处于连通(工作)状态，异或门的输出经过输出三态缓冲器送到引脚端。这时输出三态缓冲器处于连通(工作)状态，异或门的输出经过输出三态缓冲器送到引脚端。中国矿大信电学院中国矿大信电学院编写：编写：FHS(C)反馈组合输出模式(C)反馈组合输出模式在反馈组合输出模式下，由第1乘积项来控制输出三态缓冲器的通/断，且输出信号又反送到逻辑阵列中去。在反馈组合输出模式下，由第1乘积项来控制输出
31、三态缓冲器的通/断，且输出信号又反送到逻辑阵列中去。中国矿大信电学院中国矿大信电学院编写：编写：FHS(d)时序电路中的组合输出模式时序电路中的组合输出模式?这时GALl6V8构成一个时序逻辑电路，这个OLMC是该时序逻辑电路中的组合逻辑部分的输出。相邻的OLMC中至少会有一个是寄存器输出模式。这时GALl6V8构成一个时序逻辑电路，这个OLMC是该时序逻辑电路中的组合逻辑部分的输出。相邻的OLMC中至少会有一个是寄存器输出模式。?在这种工作模式下，异或门的输出不经过触发器而直接送到输出端。在这种工作模式下，异或门的输出不经过触发器而直接送到输出端。中国矿大信电学院中国矿大信电学院编写：编写：
32、FHS(e)寄存器输出模式(e)寄存器输出模式?这时异或门的输出连接到触发器的D输入端，触发器的Q端经三态缓冲器送到输出端，同时/Q端又经过互补输出的缓冲器反馈到了与逻辑阵列的输入端。输出三态缓冲器由外加的OE信号控制。这时异或门的输出连接到触发器的D输入端，触发器的Q端经三态缓冲器送到输出端，同时/Q端又经过互补输出的缓冲器反馈到了与逻辑阵列的输入端。输出三态缓冲器由外加的OE信号控制。?时钟信号由引脚1输入，11号引脚接三态控制信号。时钟信号CLK和控制信号是给工作在寄存器输出模式下的那些OLMC公共使用。时钟信号由引脚1输入，11号引脚接三态控制信号。时钟信号CLK和控制信号是给工作在寄
33、存器输出模式下的那些OLMC公共使用。中国矿大信电学院中国矿大信电学院编写：编写：FHS?用户只要给GAL器件写入不同的结构控制字，就可使输出电路具有不同的类型结构。用户只要给GAL器件写入不同的结构控制字，就可使输出电路具有不同的类型结构。?这样，用户用一个OLMC就能够完全取代PAL器件的多种结构的输出电路，不仅简化了电路设计，也方便了GAL器件的应用。这样，用户用一个OLMC就能够完全取代PAL器件的多种结构的输出电路，不仅简化了电路设计，也方便了GAL器件的应用。中国矿大信电学院中国矿大信电学院编写：编写：FHSGAL的设计开发?GAL的设计开发一般采用美国DATA I/O公司于198
34、3年推出ABEL开发系统(语言)来进行。GAL的设计开发一般采用美国DATA I/O公司于1983年推出ABEL开发系统(语言)来进行。?ABEL也是一种硬件描述语言(也称为ABEL-HDL)，是开发SPLD常用的一种程序设计语言。ABEL也是一种硬件描述语言(也称为ABEL-HDL)，是开发SPLD常用的一种程序设计语言。?ABEL语言支持逻辑方程、真值表和状态图三种逻辑描述方式。ABEL语言支持逻辑方程、真值表和状态图三种逻辑描述方式。?ABEL语言具有简单易学的特点，对GAL器件有很好的支持。ABEL语言具有简单易学的特点，对GAL器件有很好的支持。?若要经常使用GAL器件，最好要学习、
35、掌握ABEL语言！若要经常使用GAL器件，最好要学习、掌握ABEL语言！?注意：注意：ABEL语言对ALTERA公司的CPLD/FPGA器件并不支持。ABEL语言对ALTERA公司的CPLD/FPGA器件并不支持。中国矿大信电学院中国矿大信电学院编写：编写：FHSGAL器件的命名：器件的命名：中国矿大信电学院中国矿大信电学院编写：编写：FHSGAL器件的特性器件的特性1、通用性和应用灵活性较高。1、通用性和应用灵活性较高。GAL器件的每个逻辑宏单元可以根据需要任意组态既可实现组合电路，又可实现时序电路。所以器件的通用性和应用灵活性较高GAL器件的每个逻辑宏单元可以根据需要任意组态既可实现组合电
36、路，又可实现时序电路。所以器件的通用性和应用灵活性较高2、GAL器件100可编程。2、GAL器件100可编程。GAL器件可以随时擦除、重新编程、反复修改，直到结果正确。通常GAL可改写百次以上。GAL器件可以随时擦除、重新编程、反复修改，直到结果正确。通常GAL可改写百次以上。3、GAL器件100可测试。3、GAL器件100可测试。GAL在编程后，对编程结果100可测试。GAL在编程后，对编程结果100可测试。4、高速度和低功耗4、高速度和低功耗存取速度为1240ns,功耗仅为双极型PAL器件的12或14，编程数据可保存20年以上。存取速度为1240ns,功耗仅为双极型PAL器件的12或14，
37、编程数据可保存20年以上。5、编程设计可以加密，以保护知识产权。5、编程设计可以加密，以保护知识产权。正是由于这些良好的特性，使GAL成为SPLD器件中应用最广泛的器件。目前GAL仍旧获得广泛的应用。正是由于这些良好的特性，使GAL成为SPLD器件中应用最广泛的器件。目前GAL仍旧获得广泛的应用。中国矿大信电学院中国矿大信电学院编写：编写：FHS2.7 PLD器件的分类器件的分类?按集成度分:按集成度分:?低密度低密度PLD（SPLD）（SPLD）?PAL,PLA,GAL；PAL,PLA,GAL；?只能实现较小规模(1000门)的逻辑电路！只能实现较小规模(1000门)的逻辑电路！?高密度高密
38、度PLD（CPLD/FPGA）（CPLD/FPGA）?目前已经已有集成度超过1千万门的FPGA器件；目前已经已有集成度超过1千万门的FPGA器件；?可用于设计大规模的数字系统集成度高，甚至可以实现SOC（System On a Chip）。可用于设计大规模的数字系统集成度高，甚至可以实现SOC（System On a Chip）。中国矿大信电学院中国矿大信电学院编写：编写：FHS?按结构特点分按结构特点分:?基于与或阵列结构的器件阵列型基于与或阵列结构的器件阵列型?PAL、GAL、CPLDPAL、GAL、CPLD?CPLD的代表芯片如：Altera的MAX系列芯片CPLD的代表芯片如：Alte
39、ra的MAX系列芯片?基于门阵列结构的器件单元型基于门阵列结构的器件单元型?FPGAFPGA?FPGA的代表芯片有：Altera的FLEX/ACEX系列芯片 XILINX的XC3000/4000/5200系列芯片 XILINX的SPARTAN/VIRTEX系列芯片FPGA的代表芯片有：Altera的FLEX/ACEX系列芯片 XILINX的XC3000/4000/5200系列芯片 XILINX的SPARTAN/VIRTEX系列芯片中国矿大信电学院中国矿大信电学院编写：编写：FHS?按编程工艺分按编程工艺分:?EEPROM大多数CPLD器件EEPROM大多数CPLD器件(非易失性器件)(非易失性
40、器件)?可反复编程使用，实现系统功能的动态重构；可反复编程使用，实现系统功能的动态重构；?不用每次上电重新下载，但相对速度慢，功耗较大不用每次上电重新下载，但相对速度慢，功耗较大?SRAM大多数公司的FPGA器件(易失性器件)。SRAM大多数公司的FPGA器件(易失性器件)。?可反复编程使用，实现系统功能的动态重构；可反复编程使用，实现系统功能的动态重构；?每次上电需重新下载，实际应用时需外挂EEPROM用于保存配置数据。每次上电需重新下载，实际应用时需外挂EEPROM用于保存配置数据。?熔丝或反熔丝编程器件：一次性编程的PLD器件熔丝或反熔丝编程器件：一次性编程的PLD器件?体积小，集成度高
41、，速度高，易加密，抗干扰，耐高温；体积小，集成度高，速度高，易加密，抗干扰，耐高温；?只能一次编程(OTP器件)，不适宜在设计阶段使用只能一次编程(OTP器件)，不适宜在设计阶段使用中国矿大信电学院中国矿大信电学院编写：编写：FHS2.8 PLD中的编程元件2.8 PLD中的编程元件?可编程逻辑器件要实现编程应用,其编程信息必须存储在芯片内部的编程元件中。可编程逻辑器件要实现编程应用,其编程信息必须存储在芯片内部的编程元件中。?或者说PLD（包括全部SPLD、CPLD、FPGA）必须使用某些特定的电子开关或能够存储逻辑配置数据的存储器来作为它的编程元件。或者说PLD（包括全部SPLD、CPLD
42、、FPGA）必须使用某些特定的电子开关或能够存储逻辑配置数据的存储器来作为它的编程元件。中国矿大信电学院中国矿大信电学院编写：编写：FHSPLD中的编程元件PLD中的编程元件?现代PLD使用的内部编程元件主要有如下三种类型：(1)现代PLD使用的内部编程元件主要有如下三种类型：(1)一次性编程的一次性编程的熔丝或反熔丝开关熔丝或反熔丝开关(Fuse or AntifuseSwitcher)(Fuse or AntifuseSwitcher);(2);(2)基于浮栅技术的基于浮栅技术的非易失性存储器非易失性存储器;包括紫外线电擦除和电擦除的EPROM、E;包括紫外线电擦除和电擦除的EPROM、E
43、2 2PROM与Flash Memory(简称为闪存);(3)允许无限次编程使用的PROM与Flash Memory(简称为闪存);(3)允许无限次编程使用的静态存储器SRAM静态存储器SRAM。中国矿大信电学院中国矿大信电学院编写：编写：FHS?熔丝或反熔丝开关为一次性编程使用的非易失性元件，编程后即使系统断电，它们中存储的编程信息不会丢失。但它们只能写一次，故称之为熔丝或反熔丝开关为一次性编程使用的非易失性元件，编程后即使系统断电，它们中存储的编程信息不会丢失。但它们只能写一次，故称之为OTP(One Time Programming)编程元件OTP(One Time Programmin
44、g)编程元件。?基于浮栅技术的E基于浮栅技术的E2 2PROM和快闪存储器也是非易失性的编程元件，但它们允许多次反复编程写入，并可为器件设置保密位，以防止对PLD的非法复制。PROM和快闪存储器也是非易失性的编程元件，但它们允许多次反复编程写入，并可为器件设置保密位，以防止对PLD的非法复制。中国矿大信电学院中国矿大信电学院编写：编写：FHS?静态存储器SRAM属于易失性的编程元件，掉电后它存储的配置数据将立即消失，但它能在工作过程中快速编程。静态存储器SRAM属于易失性的编程元件，掉电后它存储的配置数据将立即消失，但它能在工作过程中快速编程。?浮栅型编程元件和SRAM都可以多次、反复进行编程
45、应用。尤其是SRAM,其编程应用的次数几乎无限。浮栅型编程元件和SRAM都可以多次、反复进行编程应用。尤其是SRAM,其编程应用的次数几乎无限。中国矿大信电学院中国矿大信电学院编写：编写：FHS熔丝开关元件的结构与编程原理熔丝开关元件的结构与编程原理中国矿大信电学院中国矿大信电学院编写：编写：FHS?编程时，若需要在某处存放信息编程时，若需要在某处存放信息“0 0”，则只要按地址提供一定的脉冲电流，将该处熔丝烧断即可。，则只要按地址提供一定的脉冲电流，将该处熔丝烧断即可。?未熔断熔丝的地方则表示存放了信息未熔断熔丝的地方则表示存放了信息“1 1”。最后留在器件内的熔丝模式决定了相应的器件逻辑功
46、能。最后留在器件内的熔丝模式决定了相应的器件逻辑功能。?熔丝编程的特性：熔丝编程的特性：只能一次性编程；编程速度较高；熔丝开关占用较多的芯片面积，影响到PLD器件集成度的提高。较难测试熔丝开关的可靠性。只能一次性编程；编程速度较高；熔丝开关占用较多的芯片面积，影响到PLD器件集成度的提高。较难测试熔丝开关的可靠性。采熔编艺的采熔编艺的有有件极数件极数中国矿大信电学院中国矿大信电学院编写：编写：FHS通过击穿介质来达到连通线路的反熔丝开关通过击穿介质来达到连通线路的反熔丝开关?反熔丝开关的结构反熔丝开关的结构在未编程时，夹在两层导体之间的PLICE介质在未编程时，显现很高的阻抗(约100 M)，
47、开关处于反熔丝开路状态；在未编程时，夹在两层导体之间的PLICE介质在未编程时，显现很高的阻抗(约100 M)，开关处于反熔丝开路状态；?在编程时，在介质上、下的扩散层加上较高的电压，介质将被击穿，从而把两旁的导电材料连通(连通电阻值约为100600)。反熔丝就会由高阻抗变为低阻抗，从而实现两个极间的连通。在编程时，在介质上、下的扩散层加上较高的电压，介质将被击穿，从而把两旁的导电材料连通(连通电阻值约为100600)。反熔丝就会由高阻抗变为低阻抗，从而实现两个极间的连通。?介质的击穿是不可恢复的，故编程电压撤除后开关也一直处于导通状态。故PLICE反熔丝是非易失性的OTP可编程元件。介质的击
48、穿是不可恢复的，故编程电压撤除后开关也一直处于导通状态。故PLICE反熔丝是非易失性的OTP可编程元件。中国矿大信电学院中国矿大信电学院编写：编写：FHS浮栅存储元件的结构与工作原理浮栅存储元件的结构与工作原理?用浮栅技术生产的编程元件包括：1、紫外线擦除、电编程的EPROM；2、电擦除电编程的E2PROM3、快闪存储器(Flash Memory,即闪存)。用浮栅技术生产的编程元件包括：1、紫外线擦除、电编程的EPROM；2、电擦除电编程的E2PROM3、快闪存储器(Flash Memory,即闪存)。?这三种存储器都是用浮栅存储电荷的方法来保存编程数据，断电后存储的数据不会丢失。这三种存储器
49、都是用浮栅存储电荷的方法来保存编程数据，断电后存储的数据不会丢失。中国矿大信电学院中国矿大信电学院编写：编写：FHS浮栅雪崩注入型PMOS晶体管(FAMOS管)浮栅雪崩注入型PMOS晶体管(FAMOS管)浮栅管相当于一个电子开关，当浮栅中没有注入电子时，浮栅管呈截止状态；当浮栅中注入电子后，浮栅管导通,即呈现浮栅管相当于一个电子开关，当浮栅中没有注入电子时，浮栅管呈截止状态；当浮栅中注入电子后，浮栅管导通,即呈现“0 0”状态。状态。中国矿大信电学院中国矿大信电学院编写：编写：FHS?为提高EPROM的工作速度、降低编程工作电压，人们已多改用叠栅注入MOS管(SIMOS管)来制作EPROM的存
50、储单元。为提高EPROM的工作速度、降低编程工作电压，人们已多改用叠栅注入MOS管(SIMOS管)来制作EPROM的存储单元。?漏/源间加上脉冲电压后在沟道中发生雪崩击穿，使浮栅Gf带上负电荷，这就相当于存储了漏/源间加上脉冲电压后在沟道中发生雪崩击穿，使浮栅Gf带上负电荷，这就相当于存储了“0 0”；当浮栅Gf无电子积累时，该管相当于存储了；当浮栅Gf无电子积累时，该管相当于存储了“1 1”。?浮栅编程器件能够多次编程应用。但需要专门的紫外光来擦除存储的数据。浮栅编程器件能够多次编程应用。但需要专门的紫外光来擦除存储的数据。中国矿大信电学院中国矿大信电学院编写：编写：FHS?编程时，源、漏极